CN103531441B - 基于分叉纳米线的多端量子调控器件的制备方法 - Google Patents

基于分叉纳米线的多端量子调控器件的制备方法 Download PDF

Info

Publication number
CN103531441B
CN103531441B CN201310503797.2A CN201310503797A CN103531441B CN 103531441 B CN103531441 B CN 103531441B CN 201310503797 A CN201310503797 A CN 201310503797A CN 103531441 B CN103531441 B CN 103531441B
Authority
CN
China
Prior art keywords
gaas
preparation
nano
wire
multiterminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310503797.2A
Other languages
English (en)
Other versions
CN103531441A (zh
Inventor
喻颖
李密锋
贺继方
査国伟
徐建星
尚向军
王莉娟
倪海桥
贺振宏
牛智川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201310503797.2A priority Critical patent/CN103531441B/zh
Publication of CN103531441A publication Critical patent/CN103531441A/zh
Application granted granted Critical
Publication of CN103531441B publication Critical patent/CN103531441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides

Abstract

一种基于分叉纳米线的多端量子调控器件的制备方法，包括如下步骤：步骤1：取一Si衬底，该Si衬底的表面存在自然形成的二氧化硅薄层；步骤2：对Si衬底进行清洗；步骤3：采用自催化的方法，在二氧化硅层上生长GaAs纳米线，对该GaAs纳米线选择性进行N型或P型掺杂；步骤4：采用高As压处理消耗GaAs纳米线顶端的Ga液滴，抑制GaAs纳米线的顶端VLS生长；步骤5：在低As压的环境中，在GaAs纳米线的侧壁上低速淀积InAs量子点；步骤6：在InAs量子点上生长GaAs层，形成分叉结构基片；步骤7：在分叉结构基片上覆盖AlGaAs势垒层；步骤8：在AlGaAs势垒层的表面生长GaAs保护层，进行工艺制备形成可调控多端量子器件，完成制备。

Description

基于分叉纳米线的多端量子调控器件的制备方法
技术领域
本发明属于半导体材料与器件技术领域，涉及一种基于分叉纳米线的多端量子调控器件的制备方法。
背景技术
半导体自组织量子点因其具有“类原子”特性，是目前量子物理和量子信息器件研究最重要的固态量子结构之一。基于量子点的高品质单光子的发射、读取、操纵、存储以及并行计算等是热点研究方向。而单量子点的可控制备(如精确定位、有序扩展、与光学谐振腔耦合等)并实现可调控的光电器件的制备是目前面临的挑战性问题。
采用传统S-K模式生长的量子点存在位置随机性的问题而影响其与微腔的有效耦合，图形法生长量子点中，其传统的图形化衬底均是通过电子束光刻的技术实现的，不可避免的机械应力性非复合中心导致目前所获得的定位量子点存在发光效率低、光谱半宽过大的问题。采用分子束外延生长自催化生长的III-V族纳米线及其纳米光电器件研究成为新型纳米光电器件和量子信息研究领域的热点。将量子点与纳米线结合，不仅能够极大地改善量子点光电特征，产生新奇量子效应，而且在一定程度上实现了对量子点的定位。
然而，自催化生长的纳米线量子点结构由于界面结合能的差异，很难将量子点垂直嵌入纳米线中，不可避免的应力导致分叉纳米线的形成而影响发光效率。因而克服图形法制备量子点光电性质有限的局限性，提出新型的可控的结构，避免繁琐的制备工艺实现隔离单个量子点的制备，同时有效地实现纳米线与量子点的结合与电调控，具有很重要的理论研究与实践应用的价值。
另一方面，Si基互联光电器件的研究也进入一个瓶颈。通过纳米线的异质兼容优势，将Si基与三五族光电器件结合起来，为将来的Si基网络集成系统掀开了崭新的篇章。
发明内容
为解决上述的一个或多个问题，本发明的目的在于提供一种基于分叉纳米线的多端量子调控器件的制备方法，它的制备工艺简单，结构新颖可控，易隔离出单个量子点，并提供了Si基量子网络集成系统的一种实现方案。
本发明提供一种基于分叉纳米线的多端量子调控器件的制备方法，包括如下步骤：
步骤1：取一Si衬底，该Si衬底的表面存在自然形成的二氧化硅薄层；
步骤2：对Si衬底进行清洗；
步骤3：采用自催化的方法，在二氧化硅层上生长GaAs纳米线，对该GaAs纳米线选择性进行N型或P型掺杂；
步骤4：采用高As压处理消耗GaAs纳米线顶端的Ga液滴，抑制GaAs纳米线的顶端VLS生长；
步骤5：在低As压的环境中，在GaAs纳米线的侧壁上低速淀积InAs量子点；
步骤6：在InAs量子点上生长GaAs层，形成分叉结构基片；
步骤7：在分叉结构基片上覆盖AlGaAs势垒层；
步骤8：在AlGaAs势垒层的表面生长GaAs保护层，进行工艺制备形成可调控多端量子器件，完成制备。
从上述技术方案可以看出，本发明制备纳米线量子点多端量子调控器件具有以下有益效果：
(1)本发明采用自催化方法形成分叉纳米线量子点结构，其密度与位置均能定量的控制，可以实现单根分叉纳米线上生长单个量子点，避免了传统制备量子器件过程中繁琐的隔离工艺。
(2)本发明将量子点与具有二维限制作用的纳米线结合起来，对载流子具有更好的三维限制作用，预示更好的光电学性质。
(3)本发明在MBE中利用自催化生长纳米线的成熟技术，具有流程简单、重复性高的优点，同时纳米线的特征尺寸均匀，具备大规模制备量子器件的可能；
(4)这种分叉纳米线量子点是生长在Si衬底上的，这为实现Si基光子互联、波导耦合等量子器件提供了新思路：通过控制分叉点位置实现多通道量子器件，在量子点周围掺杂实现多端调控量子电学器件等等。
附图说明
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明，其中：
图1为本发明的制备流程图；
图2为采用本方法生长的纳米线结构示意图；
图3为采用本方法的进行工艺制备的量子多端器件的结构示意图。
具体实施方式
需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。此外，以下实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本发明。
在本发明的一个示例性实施例中，提供了一种基于分叉纳米线的多端量子调控器件的制备方法。如图1和图2所示，本实施例包括如下步骤：
步骤1：取一Si衬底1，该Si衬底1的表面存在自然形成的二氧化硅薄层2。需要说明的是，该Si衬底1的材料为Si(001)或Si(111)。表面的二氧化硅薄层2的形成方式有多种，一为Si衬底1自然氧化形成的，一为溅射或蒸发后用HF浸泡形成的。基本原则为能够控制该二氧化硅薄层2的厚度并保证表面存在一些孔洞，此处所采用的二氧化硅薄层2厚度在10nm左右。
步骤2：对Si衬底1进行清洗，清洗所采用的有机试剂依次是三氯乙烯、丙酮、无水乙醇，清洗过程包括水煮并超声各5min，清洗后使用氮气吹干。
步骤3：采用自催化的方法，在二氧化硅层2上生长GaAs纳米线3，对该GaAs纳米线3选择性进行N型或P型掺杂。
需要说明的是，首先，为去除表面的杂质分子，需将清洗后的Si衬底1放入MBE真空系统中，经过烘烤、除气以及生长前的进一步高温处理。具体如下：将Si衬底1置于190℃的环境中烘烤2小时，主要在于去除表面的水汽成分；将Si衬底1置于420℃的环境中进一步除气处理，除气的标准为Si衬底1周围的真空度降到2.5E-7Torr以下，主要为去除Si衬底1吸附的杂质分子，所需时间大致为2小时；对Si衬底1进行700℃的高温10min处理，该步骤对于GaAs纳米线3的成核至关重要，主要目的在于去除二氧化硅层2表面孔洞中的Si-O键，形成后续Ga液滴4成核点。
其次，关闭As挡板，在低As的环境中淀积若干量的Ga液滴4；打开As与Ga源挡板，进行GaAs纳米线3的生长。该GaAs纳米线3主要采用VLS自催化方式生长，催化煤质为Ga液滴4。该GaAs纳米线3的生长温度在600-670℃左右，依赖于GaAs材料的共晶固融点温度；生长时间控制在60-90min；生长速率为0.275ML/s，V/III为20，典型长度在4-7um，直径约为200-300nm。其中，掺杂的设计一是为了给之后叙述的InAs量子点5提供电子/空穴库，进行电荷调控；二是为了制备欧姆接触，与电极连接。N型的掺杂剂为Si，P型的掺杂剂为Be，掺杂浓度为2E17-5E18，掺杂类型可为梯度掺杂或者delta掺杂。
步骤4：采用高As压处理消耗GaAs纳米线3顶端的Ga液滴4，抑制GaAs纳米线3的顶端VLS生长。目的为抑制以Ga液滴4为催化剂的VLS生长模式继续往顶端生长，处理时间主要以顶端残余Ga液滴4完全消耗成为GaAs为准。
步骤5：在低As压的环境中，在GaAs纳米线3的侧壁上低速淀积InAs量子点5，该InAs量子点5的生长温度为500℃，生长时间为5-10min；生长速率为0.005ML/s。需要说明的是，由于界面能的差异，InAs材料更多在GaAs纳米线3的侧壁迁移、扩散、集聚、成核，形成InAs量子点5。此分叉结构基片6具有一定的应力分布。通过控制淀积InAs量子点5的温度以及淀积量，可以有效地控制分叉的数量。
步骤6：在InAs量子点5上生长GaAs层，形成分叉结构基片6，其中，分叉结构基片6中分叉的长度一般为1-3μm，生长时间控制在10-20min，生长速率仍为0.275ML/s，砷压从5E-7Torr上升到8E-6Torr(20倍)。需要说明的是，由于InAs量子点5淀积处存在应力使Ga液滴集聚，导致侧壁优先生长，形成分叉GaAs纳米线，而InAs量子点5正好位于分叉结构基片6中的两根GaAs纳米线的分支点上。
步骤7：在分叉结构基片6上覆盖AlGaAs势垒层7，其中AlGaAs势垒层7采用的是高温高砷压，使其充分迁移，形成良好的势垒结构并隔绝表面态对InAs量子点5的影响。
步骤8：在AlGaAs势垒层7的表面生长GaAs保护层8，进行工艺制备形成可调控多端量子器件，完成制备。其中GaAs保护层8的生长温度为670℃；生长时间为10min；生长速率与GaAs纳米线3一致，其作用是保护其表面使其不受氧化影响。其中进行工艺制备的过程包括：纳米线的转移、光刻掩膜、N型P型接触电极制备、封装引线等。
参考图3，进行工艺制备成量子多端器件图3(a)-图3(e)，如Si基单光子、多光子发射器件，Si基单电子晶体管，Si基电荷调控器件(FET，Spin-FET)等。
首先，无需工艺加工的基片可用以Si基单光子、多光子发射器件，如图3(a)-图3(e)所示，InAs量子点5与分叉纳米微腔结合，具有很高的发射效率。其次，可以在InAs量子点5下5-20nm进行N型或P型体掺杂，为InAs量子点5提供电子、空穴的电荷库，用以量子信息的存储，如图3(b)所示。也可在三端进行电极制备，形成电调控器件，如图3(c)-图3(d)所示。其实图3(d)为与二维电子气相结合的电荷调控器件。
需要说明的是，其工艺制备过程包括：纳米线的转移、光刻掩膜、N型P型接触电极制备、封装引线等。转移的衬底可以是Si，也可以是GaAs。光刻掩膜没有严格的要求，只需大于50微米足够压焊便好。N型电极所需的材料是Au/Ge/Ni，而P型电极一般采用Ti/Au或Pt/Au。
至此，制备过程介绍完毕。
本发明可用于基于Si基中量子点的类原子体系中光电子性质研究，同时具备作为基于Si基集成纳米线-量子点的多端量子调控器件的巨大潜质。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于分叉纳米线的多端量子调控器件的制备方法，包括如下步骤：
步骤1：取一Si衬底，该Si衬底的表面存在自然形成的二氧化硅薄层；
步骤2：对Si衬底进行清洗；
步骤3：采用自催化的方法，在二氧化硅层上生长GaAs纳米线，对该GaAs纳米线选择性进行N型或P型掺杂，使用的掺杂源分别为Si和Be，掺杂类型为梯度掺杂或者delta掺杂；
步骤4：采用高As压处理消耗GaAs纳米线顶端的Ga液滴，抑制GaAs纳米线的顶端VLS生长；
步骤5：在低As压的环境中，在GaAs纳米线的侧壁上淀积InAs量子点，该淀积InAs量子点的生长速率为0.005ML/s；
步骤6：在InAs量子点上生长GaAs层，形成分叉结构基片；
步骤7：在分叉结构基片上覆盖AlGaAs势垒层；
步骤8：在AlGaAs势垒层的表面生长GaAs保护层，进行纳米线的转移、光刻掩膜、N型P型接触电极制备和封装引线的工艺形成可调控多端量子器件，完成制备。
2.根据权利要求1所述的基于分叉纳米线的多端量子调控器件的制备方法，其中该Si衬底的材料为Si(001)或Si(111)。
3.根据权利要求1所述的基于分叉纳米线的多端量子调控器件的制备方法，其中对Si衬底清洗所采用的有机试剂依次是三氯乙烯、丙酮、无水乙醇，清洗后使用氮气吹干。
4.根据权利要求1所述的基于分叉纳米线的多端量子调控器件的制备方法，其中自然形成的二氧化硅层的厚度为5-10nm，且存在一些自然的孔洞适用于外延。
5.根据权利要求1所述的基于分叉纳米线的多端量子调控器件的制备方法，其中在二氧化硅层上生长GaAs纳米线的温度为600-670℃；生长时间为60-90min；生长速率为0.2-0.5μm/h；该GaAs纳米线的长度为5-7μm。
6.根据权利要求1所述的基于分叉纳米线的多端量子调控器件的制备方法，其中InAs量子点的生长温度为500℃，生长时间为5-10min。
7.根据权利要求1所述的基于分叉纳米线的多端量子调控器件的制备方法，其中分叉结构基片中分叉的长度为1-3μm，分叉的数目由InAs量子点的沉积量决定。
8.根据权利要求1所述的基于分叉纳米线的多端量子调控器件的制备方法，其中GaAs保护层的生长温度为670℃；生长时间为10min；生长速率与GaAs纳米线一致，其作用是保护其表面使其不受氧化影响。
CN201310503797.2A 2013-10-23 2013-10-23 基于分叉纳米线的多端量子调控器件的制备方法 Active CN103531441B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310503797.2A CN103531441B (zh) 2013-10-23 2013-10-23 基于分叉纳米线的多端量子调控器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310503797.2A CN103531441B (zh) 2013-10-23 2013-10-23 基于分叉纳米线的多端量子调控器件的制备方法

Publications (2)

Publication Number Publication Date
CN103531441A CN103531441A (zh) 2014-01-22
CN103531441B true CN103531441B (zh) 2016-05-04

Family

ID=49933366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310503797.2A Active CN103531441B (zh) 2013-10-23 2013-10-23 基于分叉纳米线的多端量子调控器件的制备方法

Country Status (1)

Country Link
CN (1) CN103531441B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109962010B (zh) * 2018-11-08 2022-05-27 中国科学院半导体研究所 圆晶级大面积半导体纳米片及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165418A (zh) * 2013-03-13 2013-06-19 中国科学院半导体研究所 在GaAs纳米线侧壁生长同质量子结构的MBE方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102098B1 (ko) * 2005-11-07 2012-01-02 삼성전자주식회사 가지형 나노 와이어의 제조방법
GB201021112D0 (en) * 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165418A (zh) * 2013-03-13 2013-06-19 中国科学院半导体研究所 在GaAs纳米线侧壁生长同质量子结构的MBE方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Single InAs quantum dot grown at the junction of branched gold-free GaAs nanowire";Ying Yu, et al.;《NANO LETTERS》;20130306;第13卷;PP1399-1404 *

Also Published As

Publication number Publication date
CN103531441A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
Wang et al. Piezotronics and Piezo-phototronics
KR20110057989A (ko) 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
Fukui et al. Position-controlled III–V compound semiconductor nanowire solar cells by selective-area metal–organic vapor phase epitaxy
CN104685637A (zh) 太阳能电池
JP5409707B2 (ja) 半導体素子、半導体素子の製造方法、発光ダイオード、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
He et al. Effects of nanowire texturing on the performance of Si/organic hybrid solar cells fabricated with a 2.2 μm thin-film Si absorber
TW201001726A (en) Techniques for enhancing efficiency of photovoltaic devices using high-aspect-ratio nanostructures
CA2680025A1 (en) Graphite-based photovoltaic cells
KR20110054317A (ko) 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
JP2015216379A (ja) ナノワイヤ構造を製造する方法
CN104016294B (zh) 一种硅基iii-v族纳米管与微米管及其制备方法
WO2010144551A2 (en) Carbon nanotube-based solar cells
CN112151629B (zh) 一种微管式三维异质结器件结构及其制备方法和应用
CN102376817A (zh) 一种半导体光电器件的制备方法
CN103311305B (zh) 硅基横向纳米线多面栅晶体管及其制备方法
JP2007115806A (ja) カーボンナノチューブを用いた太陽電池
JP5379811B2 (ja) 高アスペクト比ナノ構造体を用いた光起電デバイス及びその作成方法
TW200952194A (en) Photovoltaic devices with enhanced efficiencies using high-aspect-ratio nanostructures
CN101486439B (zh) 锗纳米点/硅纳米线阵列结构薄膜的制备方法
CN102040187A (zh) 一种核壳结构ZnO纳米线阵列的生长方法
CN103531441B (zh) 基于分叉纳米线的多端量子调控器件的制备方法
Shen et al. 1-D hetero-nanostructures: from growth to devices
Zhang et al. Fabrication of two types of ordered InP nanowire arrays on a single anodic aluminum oxide template and its application in solar cells
CN103367588A (zh) 在GaAs纳米线侧壁利用纳米环作为掩膜生长量子点的方法
CN105529242B (zh) 一种制备珠串形单晶硅纳米线的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Yu Ying

Inventor after: He Zhenhong

Inventor after: Niu Zhichuan

Inventor after: Ni Haiqiao

Inventor after: Shang Xiangjun

Inventor after: Li Mifeng

Inventor after: He Jifang

Inventor after: Cha Guowei

Inventor after: Xu Jianxing

Inventor after: Wang Lijuan

Inventor before: Yu Ying

Inventor before: Niu Zhichuan

Inventor before: Li Mifeng

Inventor before: He Jifang

Inventor before: Cha Guowei

Inventor before: Xu Jianxing

Inventor before: Shang Xiangjun

Inventor before: Wang Lijuan

Inventor before: Ni Haiqiao

Inventor before: He Zhenhong

CB03 Change of inventor or designer information