CN109962010B - 圆晶级大面积半导体纳米片及其制备方法 - Google Patents

圆晶级大面积半导体纳米片及其制备方法 Download PDF

Info

Publication number
CN109962010B
CN109962010B CN201910219690.2A CN201910219690A CN109962010B CN 109962010 B CN109962010 B CN 109962010B CN 201910219690 A CN201910219690 A CN 201910219690A CN 109962010 B CN109962010 B CN 109962010B
Authority
CN
China
Prior art keywords
semiconductor
dimensional
dimensional semiconductor
alloy catalyst
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910219690.2A
Other languages
English (en)
Other versions
CN109962010A (zh
Inventor
潘东
赵建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Publication of CN109962010A publication Critical patent/CN109962010A/zh
Application granted granted Critical
Publication of CN109962010B publication Critical patent/CN109962010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种圆晶级大面积半导体纳米片及其制备方法。该制备方法通过调节合金催化剂的组分、利用合金催化剂的偏析来实现半导体材料从一维纳米线到二维纳米片的转变，整个过程无需借助光刻及电子束曝光等微纳加工设备，工艺简单，易于实现二维半导体纳米片材料的大规模生产。此外，本公开制备的二维半导体纳米片密度可控，在衬底上可以得到超高密度的二维高质量纳米片，可以大大节约片状半导体纳米材料的生产成本。

Description

圆晶级大面积半导体纳米片及其制备方法
技术领域
本公开属于半导体材料制备技术领域，涉及一种圆晶级大面积半导体纳米片及其制备方法，主要涉及一种利用合金催化剂的偏析来实现圆晶级大面积半导体纳米片的制备方法。
背景技术
低维半导体材料是下一代高性能纳米电子器件、纳米光子器件及量子器件的重要组成部分。低维半导体材料按照维度可分为零维半导体材料、一维半导体材料及二维半导体材料。与一维半导体纳米线相比，半导体纳米片是一种典型的二维半导体材料。人们通过改变纳米片的厚度，可以实现半导体纳米片的能带结构从三维体材料到二维材料的精确调控。近年来，对于未来的CMOS节点，由堆叠的纳米片构成的纳米片场效应晶体管是鳍型场效应晶体管和平面型场效应器件极具吸引力的替代物。此外，二维半导体纳米片与零维半导体量子点及一维半导体纳米线相比，具有更大的表面积，其在光伏及传感等领域具有重要的应用前景。
为了实现以上应用，人们首先必须可控制备出二维半导体纳米片。目前，人们主要采用微纳加工的方法在半导体衬底上选区外延半导体纳米片。此外，也有课题组报道了采用晶面孪晶诱导的方法制备半导体纳米叶。然而，这些方法存在纳米片产量低、衬底依赖性大以及工艺复杂等问题。为了解决这些问题，人们必须找到一种简单、易于控制、衬底依赖性低且成本低廉的大面积半导体纳米片的制备方法。
发明内容
本公开所要解决的技术问题是提供一种圆晶级大面积半导体纳米片制备方法。本公开利用合金催化剂的偏析在传统半导体、二维层状半导体、金属及氧化物等多种衬底上均可实现二维半导体纳米片的大面积制备。本公开制备的二维半导体纳米片具有产量大、均匀性及重复性好、晶体质量高、尺寸可控性好且材料非常容易从衬底上剥离和转移，易于后续器件加工。同时，本公开是在样品生长过程中通过调节合金催化剂的组分、利用合金催化剂的偏析来实现半导体材料从一维纳米线到二维纳米片的转变，整个过程无需借助光刻及电子束曝光等微纳加工设备，工艺简单，易于实现二维半导体纳米片材料的大规模生产。此外，本公开制备的二维半导体纳米片密度可控，在衬底上可以得到超高密度的二维高质量纳米片，可以大大节约片状半导体纳米材料的生产成本。
技术方案：
根据本公开的一个方面，提供了一种圆晶级大面积半导体纳米片的制备方法，包括：
步骤(a)：在衬底(10)上采用第一合金催化剂(11)催化生长第一一维半导体纳米线(12)；
步骤(b)：调节第一一维半导体纳米线顶端第一合金催化剂(11)的组分，使第一合金催化剂(11)发生偏析；
步骤(c)：从第一合金催化剂(11)中析出第一金属颗粒(13)，析出的第一金属颗粒迁移至衬底(10)上，同时，偏析改变第一一维半导体纳米线(12)晶面的生长速率，使得第一一维半导体纳米线(12)转变为第一二维半导体纳米片(14)，其顶端合金催化剂为第二合金催化剂(15)；
步骤(d)：迁移至衬底上的第一金属颗粒(13)催化生长出新的第二一维半导体纳米线(16)，其顶端合金催化剂为第三合金催化剂(17)，第三合金催化剂(17)也发生与第一合金催化剂(11)相同的偏析；此外，第一二维半导体纳米片(14)顶端的第二合金催化剂(15)再次发生偏析；
步骤(e)：第一二维半导体纳米片(14)顶端的第二合金催化剂(15)偏析后，析出的第二金属颗粒(18)迁移至衬底(10)上，偏析进一步促进第一二维半导体纳米片(14)尺寸变大，其顶端合金催化剂为第四合金催化剂(19)；新生长出的第二一维半导体纳米线(16)顶端的第三合金催化剂(17)析出第三金属颗粒(20)，析出的第三金属颗粒(20)迁移至衬底(10)上；同时，偏析改变第二一维半导体纳米线(16)晶面的生长速率，第二一维半导体纳米线(16)转变为第二二维半导体纳米片(21)，其顶端合金催化剂为第五合金催化剂(22)；
步骤(f)：第一二维半导体纳米片(14)顶端的第四合金催化剂(19)再次偏析，偏析进一步促进第一二维半导体纳米片(14)尺寸变大；第二二维半导体纳米片(21)顶端的第五合金催化剂(22)发生相同的偏析，偏析进一步促进第二二维半导体纳米片(21)尺寸变大；迁移至衬底(10)上的第二金属颗粒(18)和第三金属颗粒(20)分别催化生长出新的第三一维半导体纳米线(23)和第四一维半导体纳米线(25)，纳米线顶端合金催化剂分别为第六合金催化剂(24)和第七合金催化剂(26)；第六合金催化剂(24)和第七合金催化剂(26)发生相同的偏析；以及
步骤(g)：所有合金催化剂在一维半导体纳米线及二维半导体纳米片顶端遵循步骤(a)到步骤(f)中的规律持续发生偏析；最终，在衬底(10)上得到超高密度的第三二维半导体纳米片(27)，完成制备。
在本公开的一些实施例中，衬底包括传统半导体衬底、二维层状半导体衬底、金属衬底、以及氧化物衬底。
在本公开的一些实施例中，合金催化剂的材料为二元或三元金属合金。
在本公开的一些实施例中，一维半导体纳米线为二元及三元化合物半导体。
在本公开的一些实施例中，金属颗粒为单质金属。
在本公开的一些实施例中，二维半导体纳米片为二元及三元化合物半导体。
在本公开的一些实施例中，一维半导体纳米线转变为二维半导体纳米片是由合金催化剂发生偏析引起；
优选的，二维半导体纳米片的密度可通过合金催化剂偏析次数调节；
优选的，合金催化剂析出的金属颗粒会再次催化生长出一维半导体纳米线。
在本公开的一些实施例中，新生长出的一维半导体纳米线顶端的合金催化剂也会发生偏析，使新长出的一维半导体纳米线转变为二维半导体纳米片。
在本公开的一些实施例中，合金催化剂的偏析可多次进行。
根据本公开的另一个方面，提供了一种圆晶级大面积半导体纳米片，由本公开提到的任一项所述的制备方法制备得到。
本公开的有益效果至少为如下内容：采用本公开制备的半导体纳米片具有产量大、均匀性及重复性好、晶体质量高、尺寸可控性好且材料非常容易从衬底上剥离和转移，易于后续器件加工。此外，二维半导体纳米片是在样品制备过程中通过调节合金催化剂的组分，利用合金催化剂的偏析来实现半导体材料从一维纳米线到二维纳米片的转变。整个过程无需借助光刻及电子束曝光等微纳加工设备，工艺简单，易于实现二维半导体纳米片材料的大规模生产。二维半导体纳米片密度可控，在衬底上可以得到超高密度的二维高质量纳米片，可以大大节约片状半导体纳米材料的生产成本。
附图说明
图1是本公开的制备流程结构图。
【符号说明】
10-衬底；11，15，17，19，22，24，26-合金催化剂；
12，16，23，25-一维半导体纳米线； 13，18，20-金属颗粒；
14，21，27-二维半导体纳米片。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。本公开中，“大面积”是指的是在圆晶片的尺寸上制备的半导体纳米片能够完全覆盖衬底，相较于现有的二维半导体纳米片来说，本公开制备得到的二维纳米片相对于衬底平面是立式的，垂直于衬底所在平面，“超高密度”是指由于多级持续偏析，最终得到的立式二维纳米片整体为一连续分布的立式结构，完全覆盖衬底表面。
图1中，(b)、(d)和(f)中虚线标出部分为即将发生偏析的合金催化剂。
本公开提出一种圆晶级大面积半导体纳米片及其制备方法，圆晶级大面积半导体纳米片的制备方法，通过调节合金催化剂的组分、利用合金催化剂的偏析来实现半导体材料从一维纳米线到二维纳米片的转变，整个过程无需借助光刻及电子束曝光等微纳加工设备，工艺简单，易于实现二维半导体纳米片材料的大规模生产。此外，本公开制备的二维半导体纳米片密度可控，在衬底上可以得到超高密度的二维高质量纳米片，可以大大节约片状半导体纳米材料的生产成本。
本公开的圆晶级大面积半导体纳米片的制备方法，包括：在衬底上采用合金催化剂生长一维半导体纳米线；通过调节一维半导体纳米线顶端的合金催化剂组分实现合金催化剂的偏析，该偏析改变一维半导体纳米线晶面的生长速率，基于该偏析实现一维半导体纳米线向二维半导体纳米片的转变；从合金催化剂偏析出来的金属颗粒迁移至衬底，在衬底上持续催化形成新的一维半导体纳米线；以及位于一维半导体纳米线和二维半导体纳米片顶端的所有合金催化剂持续发生偏析，所有偏析出来的金属颗粒在衬底上持续催化产生新的一维半导体纳米线，循环往复，最终形成超高密度的半导体纳米片。
请参阅图1所示，本公开提供一种圆晶级大面积半导体纳米片的制备方法，包括如下步骤：
步骤(a)：在衬底10上采用金属合金催化剂11催化生长一维半导体纳米线12。所述的衬底10可为传统半导体衬底(如Si、GaAs、GaSb、InAs、InSb、InP、GaP和SiC)、二维层状半导体衬底(如石墨烯)、金属衬底(如Mo)以及氧化物衬底(如蓝宝石、MgO及玻璃)。所述衬底10的尺寸可达圆晶级别。所述合金催化剂11用于催化生长一维半导体纳米线，其组成为二元或三元金属合金。所述一维半导体纳米线为二元及三元化合物半导体(如InAsxSb1-x、GaAsxSb1-x或AlAsxSb1-x，其中0≤x≤1)。
步骤(b)：调节半导体纳米线顶端合金催化剂11的组分，使合金催化剂11发生偏析。合金催化剂的组分可以通过改变半导体纳米线生长参数(如束流比)来实现。合金催化剂发生偏析的目的有两方面。其一，偏析改变半导体纳米线晶面的生长速率，使纳米线出现各向异性生长，材料从一维纳米线转变为二维纳米片；其二，合金催化剂发生偏析可以析出金属颗粒，析出的金属颗粒迁移到衬底上，可以催化生长出新的一维纳米线。新的一维纳米线继续发生偏析，材料从一维纳米线转变为二维纳米片，从而增加衬底上二维纳米片的密度。
步骤(c)：从合金催化剂11中析出金属颗粒13，金属颗粒13为单质金属。析出的金属颗粒会发生迁移(例如，迁移至衬底10上)。同时，如步骤(b)所述，偏析改变半导体纳米线12晶面的生长速率，一维半导体纳米线12转变为二维半导体纳米片14，半导体纳米片顶端合金催化剂为15。所述半导体纳米片也为相应二元及三元化合物半导体(如InAsxSb1-x、GaAsxSb1-x或AlAsxSb1-x，其中0≤x≤1)。所述合金催化剂15为析出金属颗粒后的二元或三元金属合金。
步骤(d)：迁移至衬底上的金属颗粒13催化生长出新的一维半导体纳米线16，半导体纳米线顶端合金催化剂为17。随着半导体纳米线16的生长，合金催化剂17的组分也会发生变化，17也发生与11相同的偏析。同时，随着生长继续进行，二维半导体纳米片14顶端合金催化剂15的组分会再次发生变化，并再次发生偏析。所述一维半导体纳米线16的组分与半导体纳米线12及半导体纳米片14组分相同。所述合金催化剂17与合金催化剂15及11组分相同。
步骤(e)：二维半导体纳米片14顶端合金催化剂15偏析后，析出的金属颗粒18迁移至衬底10上，偏析进一步促进二维半导体纳米片14尺寸变大，其顶端合金催化剂为19。所述金属颗粒18的组分与13相同，为单质金属。此外，新生长出的一维半导体纳米线16顶端的合金催化剂17析出金属颗粒20，析出的金属颗粒迁移至衬底10上。同时，偏析改变半导体纳米线16晶面的生长速率，一维半导体纳米线16转变为二维半导体纳米片21，其顶端合金催化剂为22。所述金属颗粒20的组分与13及18相同，为单质金属。所述二维半导体纳米片21与纳米线12及纳米片14组分相同。所述合金催化剂19和22与合金催化剂15及11组分相同。
步骤(f)：二维半导体纳米片14顶端合金催化剂19再次偏析，析出金属颗粒，偏析进一步促进二维半导体纳米片14尺寸变大。二维半导体纳米片21顶端合金催化剂22发生相同的偏析，偏析进一步促进二维半导体纳米片21尺寸变大。迁移至衬底上的金属颗粒18和20分别催化生长出新的一维半导体纳米线23和25，纳米线顶端合金催化剂分别为24和26。合金催化剂24和26发生相同的偏析。所述一维半导体纳米线23和25与半导体纳米线12和16以及半导体纳米片14和21组分相同。所述合金催化剂24和26与合金催化22、19、17、15及11组分相同。
步骤(g)：合金催化剂在半导体纳米线及纳米片顶端遵循步骤(a)到步骤(f)中的规律持续发生偏析。随着偏析的持续进行，二维纳米片的尺寸逐渐变大，密度逐渐增加，其顶端合金催化剂的体积逐渐减小。最终，在衬底10上得到超高密度的立式二维半导体纳米片27，完成制备。所述超高密度二维半导体纳米片，在尺寸为圆晶级的衬底上分布均匀且能完全覆盖衬底表面。所述超高密度二维半导体纳米片晶体质量高、尺寸可控性好且材料非常容易从衬底上剥离和转移，易于后续器件加工。所述超高密度二维半导体纳米片，仅需通过调节合金催化剂的组分、利用合金催化剂的偏析，就可实现材料从一维纳米线到二维纳米片的转变。整个过程无需借助光刻及电子束曝光等微纳加工设备，工艺简单，易于实现二维半导体纳米片材料的大规模生产。所述二维半导体纳米片密度可以通过一维纳米线密度及催化剂合金偏析次数进行调控。利用本技术，在不同类型衬底上均可得到超高密度的二维高质量半导体纳米片，可以大大节约片状半导体纳米材料的生产成本。
实施例1：一种圆晶级大面积InAs纳米片的制备方法
本实施例提供一种圆晶级大面积InAs纳米片制备方法，包括如下步骤：
步骤(a)：利用分子束外延技术，在Si(111)衬底上采用AgIn合金催化剂催化生长一维InAs纳米线。
步骤(b)：改变InAs纳米线生长过程中As/In束流比，使InAs纳米线顶端AgIn合金催化剂处于富In环境，AgIn合金催化剂发生偏析。
步骤(c)：从AgIn合金催化剂中析出单质Ag，析出的单质Ag颗粒迁移至Si衬底上。同时，偏析改变了InAs纳米线不同晶面的生长速率，一维InAs纳米线转变为二维InAs纳米片。
步骤(d)：迁移至衬底上的Ag颗粒催化生长出新的一维InAs纳米线。同时，随着生长继续进行，二维InAs纳米片顶端AgIn合金催化剂再次发生偏析。
步骤(e)：二维InAs纳米片顶端AgIn合金催化剂再次析出的金属Ag颗粒会迁移至衬底上。同时，偏析促进了二维InAs纳米片尺寸变大。此外，新生长出的一维InAs纳米线顶端的AgIn合金催化剂也会发生偏析，偏析改变InAs纳米线晶面的生长速率。新生长出的一维InAs纳米线转变为二维InAs纳米片。
步骤(f)：随着生长继续进行，二维InAs纳米片顶端AgIn合金催化剂再次继续偏析，析出的Ag颗粒迁移至衬底上，偏析进一步促进二维InAs纳米片尺寸变大。新生长出的二维InAs纳米片顶端AgIn合金催化剂也继续偏析，析出的金属Ag颗粒迁移至衬底上，偏析进一步促进新生长出的二维InAs纳米片尺寸变大。迁移至衬底上的新的金属Ag颗粒催化生长出新的一维InAs纳米线。
步骤(g)：AgIn合金催化剂在半导体纳米线及纳米片顶端遵循步骤(a)到步骤(f)中的规律持续发生偏析。最终，在Si衬底上得到超高密度的二维InAs纳米片。InAs纳米片在圆晶级Si(111)衬底上分布均匀，且具有高的晶体质量、高的电子迁移率及长的光电导寿命。
综上所述，本公开公开了一种圆晶级大面积半导体纳米片及其制备方法。该制备方法通过调节合金催化剂的组分、利用合金催化剂的偏析来实现半导体材料从一维纳米线到二维纳米片的转变，整个过程无需借助光刻及电子束曝光等微纳加工设备，工艺简单，易于实现二维半导体纳米片材料的大规模生产。此外，本公开制备的二维半导体纳米片密度可控，在衬底上可以得到超高密度的二维高质量纳米片，可以大大节约片状半导体纳米材料的生产成本。
贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种圆晶级大面积半导体纳米片的制备方法，其特征在于，包括：
在衬底上采用合金催化剂生长一维半导体纳米线；
通过调节一维半导体纳米线顶端的合金催化剂组分实现合金催化剂的偏析，该偏析改变一维半导体纳米线晶面的生长速率，基于该偏析实现一维半导体纳米线向二维半导体纳米片的转变；
从合金催化剂偏析出来的金属颗粒迁移至衬底，在衬底上持续催化形成新的一维半导体纳米线，其中，所述金属颗粒为单质金属；以及
位于一维半导体纳米线和二维半导体纳米片顶端的所有合金催化剂持续发生偏析，所有偏析出来的金属颗粒在衬底上持续催化产生新的一维半导体纳米线，循环往复，最终形成超高密度的半导体纳米片。
2.如权利要求1所述的制备方法，其特征在于，所述衬底包括如下衬底的一种或几种：传统半导体衬底、二维层状半导体衬底、金属衬底、以及氧化物衬底，其中，传统半导体为Si、GaAs、GaSb、InAs、InSb、InP、GaP或SiC中的一种。
3.如权利要求1所述的制备方法，其特征在于，所述合金催化剂的材料为二元或三元金属合金。
4.如权利要求1所述的制备方法，其特征在于，所述一维半导体纳米线为二元化合物半导体及三元化合物半导体。
5.如权利要求1所述的制备方法，其特征在于，所述金属颗粒为单质金属。
6.如权利要求1所述的制备方法，其特征在于，所述二维半导体纳米片为二元化合物半导体及三元化合物半导体。
7.如权利要求1所述的制备方法，其特征在于，合金催化剂的偏析能多次进行。
8.如权利要求7所述的制备方法，其特征在于，所述超高密度的半导体纳米片中二维半导体纳米片的密度通过合金催化剂偏析的次数进行调节。
9.如权利要求1所述的制备方法，其特征在于，新生长出的一维半导体纳米线顶端的合金催化剂也会发生偏析，使新长出的一维半导体纳米线转变为二维半导体纳米片。
10.一种圆晶级大面积半导体纳米片，其特征在于，由权利要求1至9中任一项所述的制备方法制备得到。
CN201910219690.2A 2018-11-08 2019-03-21 圆晶级大面积半导体纳米片及其制备方法 Active CN109962010B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811329582 2018-11-08
CN2018113295822 2018-11-08

Publications (2)

Publication Number Publication Date
CN109962010A CN109962010A (zh) 2019-07-02
CN109962010B true CN109962010B (zh) 2022-05-27

Family

ID=67024781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910219690.2A Active CN109962010B (zh) 2018-11-08 2019-03-21 圆晶级大面积半导体纳米片及其制备方法

Country Status (1)

Country Link
CN (1) CN109962010B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111704105B (zh) * 2020-06-23 2022-06-14 中国科学院半导体研究所 一种半导体/超导体异质结纳米线网络的制备方法
CN113809187B (zh) * 2021-08-19 2022-08-30 长沙理工大学 一种砷化铟纳米结构及基于砷化铟纳米结构的红外探测器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101573778A (zh) * 2006-11-07 2009-11-04 奈米系统股份有限公司 用于纳米线生长的系统与方法
CN103060905A (zh) * 2013-01-22 2013-04-24 中国科学院半导体研究所 一种高晶体质量超细砷化铟纳米线生长方法
CN103531441A (zh) * 2013-10-23 2014-01-22 中国科学院半导体研究所 基于分叉纳米线的多端量子调控器件的制备方法
CN108231542A (zh) * 2018-01-09 2018-06-29 南京大学 一种基于异质叠层非晶薄膜的平面锗硅及相关纳米线生长方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1936666A1 (en) * 2006-12-22 2008-06-25 Interuniversitair Microelektronica Centrum Doping of nanostructures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101573778A (zh) * 2006-11-07 2009-11-04 奈米系统股份有限公司 用于纳米线生长的系统与方法
CN103060905A (zh) * 2013-01-22 2013-04-24 中国科学院半导体研究所 一种高晶体质量超细砷化铟纳米线生长方法
CN103531441A (zh) * 2013-10-23 2014-01-22 中国科学院半导体研究所 基于分叉纳米线的多端量子调控器件的制备方法
CN108231542A (zh) * 2018-01-09 2018-06-29 南京大学 一种基于异质叠层非晶薄膜的平面锗硅及相关纳米线生长方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Free-Standing Two-Dimensional Single-Crystalline InSb Nanosheets";D. Pan;《Nano Letters》;20160120;A-H页 *
"Growth of amorphous SiO2 nanowires on Si using a Pd/Au thin film as a catalyst";J.L. Elechiguerra;《Appl. Phys. A》;20040310;461-467页 *

Also Published As

Publication number Publication date
CN109962010A (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
Geng et al. Recent advances in growth of novel 2D materials: beyond graphene and transition metal dichalcogenides
Fang et al. ZnS nanostructure arrays: a developing material star
Zhu et al. Bottom-up engineering strategies for high-performance thermoelectric materials
CN109962010B (zh) 圆晶级大面积半导体纳米片及其制备方法
CN103325663B (zh) 在纳米线侧壁生长量子点的复合纳异质结构的制备方法
Ghasemi et al. Assembling your nanowire: An overview of composition tuning in ternary III–V nanowires
Pan et al. Si-CdSSe core/shell nanowires with continuously tunable light emission
Zhang et al. Recent research on one-dimensional silicon-based semiconductor nanomaterials: synthesis, structures, properties and applications
Han et al. Crystal orientation controlled photovoltaic properties of multilayer GaAs nanowire arrays
CN106348244B (zh) 一种石墨烯基纳米线复合结构及其制备方法
CN102050426A (zh) 异质纳米线制备方法
Gao et al. Recent advances in Sb-based III–V nanowires
JP2011100779A (ja) 半導体装置及びその製造方法
CN105977788A (zh) 一种量子点带间级联激光器
CN105405745A (zh) 立式iii-v族锑化物半导体单晶薄膜的制备方法
Shen et al. 1-D hetero-nanostructures: from growth to devices
CN101399167B (zh) 硅纳米线装配的方法
CN111704105B (zh) 一种半导体/超导体异质结纳米线网络的制备方法
CN104377279A (zh) 大失配体系硅基无位错异质外延方法
CN103367588A (zh) 在GaAs纳米线侧壁利用纳米环作为掩膜生长量子点的方法
CN111762755A (zh) 一种窄禁带半导体/超导体异质结纳米线的制备方法
CN105152201B (zh) 一种制备半导体氧化锌纳米材料的方法
Li et al. Regular arrays of GaN nanorods
Liu et al. Chemical insights into two-dimensional quantum materials
Miyazaki large-scale DFT study of Ge/Si 3D nanoislands and core-shell nanowires

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant