CN104377279A - 大失配体系硅基无位错异质外延方法 - Google Patents

大失配体系硅基无位错异质外延方法 Download PDF

Info

Publication number
CN104377279A
CN104377279A CN201410526725.4A CN201410526725A CN104377279A CN 104377279 A CN104377279 A CN 104377279A CN 201410526725 A CN201410526725 A CN 201410526725A CN 104377279 A CN104377279 A CN 104377279A
Authority
CN
China
Prior art keywords
silicon substrate
free
tin
silicon
large mismatch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410526725.4A
Other languages
English (en)
Inventor
张大林
李传波
刘智
张东亮
成步文
王启明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201410526725.4A priority Critical patent/CN104377279A/zh
Publication of CN104377279A publication Critical patent/CN104377279A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0054Processes for devices with an active region comprising only group IV elements
    • H01L21/2053
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

一种大失配体系无位错异质外延方法,包括以下步骤:步骤1:取一硅衬底;步骤2:清洗,将清洗干净的硅衬底装入高真空生长室中;步骤3:对硅衬底进行脱氧处理;步骤4:在硅衬底上生长金属催化剂;步骤5:退火;步骤6:在生长了金属催化剂的硅衬底上外延生长TV族半导体材料,完成制备。本发明可以进行大失配体系的无位错异质材料外延,解决了金催化剂杂质引入减小少子寿命的缺陷,同时还有利于降低制造成本,提高器件性能。

Description

大失配体系硅基无位错异质外延方法
技术领域
本发明涉及大失配体系半导体材料异质外延技术领域,特别是涉及一种采用金属锡(Sn)等作为催化剂,使用分子束外延(MBE)技术在Si衬底上外延生长高质量,无穿透位错的单晶锗(Ge)等材料的方法。
背景技术
异质外延技术是实现量子阱和超晶格结构的重要方法,一直以来都是学者们的研究热点(Science,317,355,2007;Phys.Rev.B,88,115312,2013;Appl.Phys.Lett.102,082110,2013;ACS Nano,8,3771,2014)。比如,量子阱和超晶格结构能够提供半导体能带阶跃变化和载流子限制效应,已广泛应用于多种半导体器件(Science,264,553,1994;Appl.Phys.Lett.40,939,1982;Opt.Express,22,A1164,2014;Adv.Mater.26,4173,2014),是能带工程中重要的研究内容。锗等IV族半导体材料与硅材料性质相似,与现有微电子工艺兼容,同时硅基锗材料是准直接带隙半导体,对应近红外光通讯波段,通过能带工程或其他途径能够使其满足高效硅基光电器件制作的要求。因此,实现锗等窄带隙材料在硅衬底上高质量异质外延至关重要。
硅和锗之间在室温下的晶格失配达到4.2%,这给高质量锗异质外延带来很大困难。目前锗,硅大失配体系异质外延的常见方法主要有两种:(1)、缓冲层技术。在硅衬底上先外延一层组分渐变锗硅缓冲层或是低温锗缓冲层,然后在缓冲层上生长高质量的锗薄膜(Appl.Phys.Lett.72,1718,1998;J.Appl.Phys.97,064907,2005)。该方法可以生长出晶格质量较好的锗外延层,位错密度最低可以达到106cm-2量级,但是缓冲层结构的引入使得材料外延及其复杂,也并没有从本质上解决大失配体系较高缺陷密度的缺点,难以实现规模化应用;(2)、利用低维结构的纳米尺寸效应,在纳米界面释放失配应变能,从而得到高质量的锗外延结构:当横向尺寸减小到临界尺寸以下时,可以在弹性应变范围内获得很厚的无位错异质外延层(Phys.Rev.B,74,121302,2006;J.Appl.Phys.97,114325,2005)。缺点是无位错纳米异质外延多利用金作为催化剂,容易引入金等深能级杂质,这在很多要求少子寿命的器件的应用上受到了很大的限制,难于满足多数半导体器件的要求。
本发明提出利用金属锡作为催化剂进行大失配体系异质外延,结合外延材料体系的表面能及纳米界面效应,从而可以进行大失配体系的无位错异质材料外延,解决了金催化剂杂质引入减小少子寿命的缺陷,同时还有利于降低制造成本,提高器件性能。
发明内容
鉴于上述问题,本发明的目的在于,提供了一种硅基大失配体系无位错异质外延的方法,从而可以进行大失配体系的无位错异质材料外延,解决了金催化剂杂质引入减小少子寿命的缺陷,同时还有利于降低制造成本,提高器件性能。
本发明提供一种大失配体系无位错异质外延方法,包括以下步骤:
步骤1:取一硅衬底;
步骤2:清洗,将清洗干净的硅衬底装入高真空生长室中;
步骤3:对硅衬底进行脱氧处理;
步骤4:在硅衬底上生长金属催化剂;
步骤5:退火;
步骤6:在生长了金属催化剂的硅衬底上外延生长IV族半导体材料,完成制备。
本发明的有益效果是:
1、本方法使用IV族材料锡作为金属催化剂,不会引入杂质深能级,有利于硅基光电子器件性能的提升,尤其是光电探测器等依赖于少数载流子寿命的光电器件;
2、本方法外延的材料晶体质量好,仅在异质外延处产生失配位错,穿透位错密度极低;
3、本方法不需要引入虚衬底,降低生产周期和生产成本;
4、本方法外延结构尺寸大,达到微米量级,器件制作可与常规微电子工艺兼容。
附图说明
为进一步说明本发明的技术内容,以下结合实施例及附图详细说明如后,其中:
图1是本发明的方法流程图;
图2是硅衬底上外延锗材料的透射电镜图像;
图3是硅衬底上外延锗材料的扫描电镜图像。
具体实施方式
请参阅图1所示,本发明提供一种大失配体系无位错异质外延方法,包括以下步骤:
步骤1:取一硅衬底,该硅衬底为〈111〉或〈110〉晶向。该晶向的硅衬底表面能低,使得到达硅衬底表面的外延材料的增原子向表面能高于硅衬底表面能的催化剂迁移,形成催化外延生长;
步骤2:清洗,将清洗干净的硅衬底装入高真空生长室中,所述硅衬底的清洗方法为改进的RCA清洗法,最后一步为加热的步骤,是将硅衬底放入H2O∶H2O2∶HCl=7∶2∶1溶液中,在硅衬底上氧化一层保护层。保护层使得硅衬底表面被氧原子钝化,硅氧键更稳定,避免在将硅衬底放入到高真空生长室的过程中产生表面粘污,影响外延生长的晶体质量;
步骤3:对硅衬底进行脱氧处理,该硅衬底脱氧时的温度为1000℃,时间为20min。脱氧处理是将在步骤2中清洗的过程中产生的表面氧化保护层去掉,露出新鲜的硅表面。通过氧化层保护和脱氧处理可以得到原子级洁净的硅表面,有利于得到高质量的外延材料,也有利于金属催化剂发生熟化,形成微米量级的颗粒,催化外延得到大尺寸的IV半导体材料;
步骤4:在硅衬底上生长金属催化剂,所述催化剂的生长采用分子束外延、磁控溅射或催化剂金属纳米颗粒分散方法,所述金属催化剂的材料为金属锡或金属铟,所述金属锡或金属铟催化剂生长时硅衬底温度低于230℃。金属锡或金属铟作为催化剂好处在于其与IV族半导体材料形成合金的固溶度较低,在退火后金属进入到硅衬底中,与表面薄层少量硅材料形成合金的金属较少,不易形成“钉扎”效应,使得金属催化剂可以沿着洁净的硅衬底表面移动,为后续的外延生长提供条件。同时,金属催化剂的表面能大于硅〈111〉或〈110〉衬底的表面能,使得到达硅衬底的外延材料增原子能够向催化剂迁移,形成催化外延生长;
步骤5:退火,该退火时硅衬底的温度与锗、锗锡、硅锗、硅锗锡或硅锡材料外延时的衬底温度相同,退火时间为5min。退火处理使得金属催化剂颗粒由固态转化为液态,同时发生熟化,形成微米量级的催化剂液滴。催化外延生长的机理为气-液-固(VLS)机理,催化剂只有在液态才能起到催化生长的作用;
步骤6:在生长了金属催化剂的硅衬底上外延生长IV族半导体材料,该IV族半导体材料的外延是采用的分子束外延、电子束蒸发或化学气相沉积的方法,外延生长时硅衬底的温度高于230℃,所述IV族半导体材料为锗、锗锡、硅锗、硅锗锡或硅锡,完成制备。外延生长温度高于230℃使得金属催化剂变为液态,这是VLS生长机理所要求的,同时生长温度越高外延材料的增原子在硅表面的迁移能力越强,平均自由程越大,越容易形成催化外延生长,但是当温度升高到一定程度时,催化剂蒸发越发严重,不利于催化外延生长。外延生长的时间越长,所得到的外延结构的长度越大(参阅图2、参阅图3)。
实施例
本发明提供一种大失配体系无位错异质外延方法,包括以下步骤:
步骤1:取一硅衬底,该硅衬底为〈111〉晶向;
步骤2:清洗,将清洗干净的硅衬底装入高真空生长室中,所述硅衬底的清洗方法为改进的RCA清洗法,最后一步为加热的步骤,是将硅衬底放入H2O∶H2O2∶HCl=7∶2∶1溶液中,在硅衬底上氧化一层保护层;
步骤3:对硅衬底进行脱氧处理,该硅衬底脱氧时的温度为1000℃,时间为20min;
步骤4:在硅衬底上生长金属锡,金属锡的生长采用分子束外延方法,所述金属锡催化剂生长时硅衬底温度为200℃;
步骤5:退火,该退火时硅衬底的温度为400℃,退火时间为5min;
步骤6:在生长了金属锡的硅衬底上外延生长锗材料,锗材料的外延是采用分子束外延方法,外延生长时硅衬底的温度是400℃,完成制备(参阅图2、参阅图3)。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种大失配体系无位错异质外延方法,包括以下步骤:
步骤1:取一硅衬底;
步骤2:清洗,将清洗干净的硅衬底装入高真空生长室中;
步骤3:对硅衬底进行脱氧处理;
步骤4:在硅衬底上生长金属催化剂;
步骤5:退火;
步骤6:在生长了金属催化剂的硅衬底上外延生长IV族半导体材料,完成制备。
2.根据权利要求1所述的大失配体系无位错异质外延方法,其中硅衬底为<111>或<110>晶向。
3.根据权利要求1所述的大失配体系无位错异质外延方法,其中硅衬底的清洗方法为改进的RCA清洗法,是将硅衬底放入H2O∶H2O2∶HCl=7∶2∶1溶液中,在硅衬底上氧化一层保护层。
4.根据权利要求1所述的大失配体系无位错异质外延方法,其中催化剂的生长采用分子束外延、磁控溅射或催化剂金属纳米颗粒分散方法。
5.根据权利要求1所述的大失配体系无位错异质外延方法,其中IV族半导体材料的外延是采用的分子束外延、电子束蒸发或化学气相沉积的方法,外延生长时硅衬底的温度高于230℃。
6.根据权利要求5所述的大失配体系无位错异质外延方法,其中IV族半导体材料为锗、锗锡、硅锗、硅锗锡或硅锡。
7.根据权利要求1所述的大失配体系无位错异质外延方法,其中硅衬底脱氧时的温度为1000℃,时间为20min。
8.根据权利要求1所述的大失配体系无位错异质外延方法,其中金属催化剂的材料为金属锡或金属铟。
9.根据权利要求8所述的大失配体系无位错异质外延方法,其中金属锡或金属铟催化剂生长时硅衬底温度低于230℃。
10.根据权利要求1或4所述的大失配体系无位错异质外延方法,其中退火时硅衬底的温度与锗、锗锡、硅锗、硅锗锡或硅锡材料外延时的衬底温度相同,退火时间为5min。
CN201410526725.4A 2014-10-09 2014-10-09 大失配体系硅基无位错异质外延方法 Pending CN104377279A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410526725.4A CN104377279A (zh) 2014-10-09 2014-10-09 大失配体系硅基无位错异质外延方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410526725.4A CN104377279A (zh) 2014-10-09 2014-10-09 大失配体系硅基无位错异质外延方法

Publications (1)

Publication Number Publication Date
CN104377279A true CN104377279A (zh) 2015-02-25

Family

ID=52556056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410526725.4A Pending CN104377279A (zh) 2014-10-09 2014-10-09 大失配体系硅基无位错异质外延方法

Country Status (1)

Country Link
CN (1) CN104377279A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856165A (zh) * 2016-12-29 2017-06-16 浙江合特光电有限公司 一种硅锗低温外延方法
CN111430221A (zh) * 2020-04-02 2020-07-17 中国科学院半导体研究所 锡自催化生长的锗锡合金硅基材料及定向异质外延方法
CN113113512A (zh) * 2021-04-15 2021-07-13 中国科学院半导体研究所 定向异质外延方法及硅基锗锡合金材料

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689484A (zh) * 2007-07-10 2010-03-31 Nxp股份有限公司 失配衬底上的单晶生长
US20110165724A1 (en) * 2006-07-27 2011-07-07 International Business Machines Corporation Techniques for use of nanotechnology in photovoltaics
US20130264687A1 (en) * 2012-04-09 2013-10-10 Canon Kabushiki Kaisha Method for producing columnar structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110165724A1 (en) * 2006-07-27 2011-07-07 International Business Machines Corporation Techniques for use of nanotechnology in photovoltaics
CN101689484A (zh) * 2007-07-10 2010-03-31 Nxp股份有限公司 失配衬底上的单晶生长
US20130264687A1 (en) * 2012-04-09 2013-10-10 Canon Kabushiki Kaisha Method for producing columnar structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EMMA MULLANE 等: "Synthesis of Tin Catalyzed Silicon and Germanium Nanowires in a Solvent−Vapor System and Optimization of the Seed/Nanowire Interface for Dual Lithium Cycling", 《CHEMISTRY OF MATERIALS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856165A (zh) * 2016-12-29 2017-06-16 浙江合特光电有限公司 一种硅锗低温外延方法
CN111430221A (zh) * 2020-04-02 2020-07-17 中国科学院半导体研究所 锡自催化生长的锗锡合金硅基材料及定向异质外延方法
CN113113512A (zh) * 2021-04-15 2021-07-13 中国科学院半导体研究所 定向异质外延方法及硅基锗锡合金材料

Similar Documents

Publication Publication Date Title
Zhang et al. Site-controlled VLS growth of planar nanowires: Yield and mechanism
CN106783948B (zh) 生长在Si衬底上的InN纳米柱外延片及其制备方法
CN103633024B (zh) 一种大规模h-BN介质石墨烯集成电路制备方法
Boucherif et al. Mesoporous germanium morphology transformation for lift-off process and substrate re-use
CN105448675B (zh) 一种GaAs/Si外延材料的MOCVD制备方法
Knoedler et al. Observation of twin-free GaAs nanowire growth using template-assisted selective epitaxy
CN203055915U (zh) 张应变锗薄膜
CN102050426B (zh) 异质纳米线制备方法
CN103165418A (zh) 在GaAs纳米线侧壁生长同质量子结构的MBE方法
CN104576326B (zh) 一种硅基ⅲ-v族砷化镓半导体材料制备方法和系统
CN106480498A (zh) 一种纳米图形衬底侧向外延硅基量子点激光器材料及其制备方法
CN104377279A (zh) 大失配体系硅基无位错异质外延方法
Paszuk et al. Controlling the polarity of metalorganic vapor phase epitaxy-grown GaP on Si (111) for subsequent III-V nanowire growth
Zhao et al. Novel III-V semiconductor epitaxy for optoelectronic devices through two-dimensional materials
Jam et al. Embedded sacrificial AlAs segments in GaAs nanowires for substrate reuse
Gao et al. Recent advances in Sb-based III–V nanowires
CN103500765B (zh) 基于砷阀开关的ii类超晶格结构及制备方法
CN202616233U (zh) 张应变锗薄膜外延结构
Zhao et al. Trapping threading dislocations in germanium trenches on silicon wafer
CN109962010B (zh) 圆晶级大面积半导体纳米片及其制备方法
CN103938178A (zh) 直接在Si衬底上自催化生长InAsSb纳米线的方法
Wen et al. Silver-assisted growth of high-quality InAs1-xSbx nanowires by molecular-beam epitaxy
CN103757693B (zh) 一种GaN纳米线的生长方法
CN202513198U (zh) 一种半导体外延生长结构
CN112210768A (zh) 垂直型β氧化镓纳米线阵列的外延方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150225

RJ01 Rejection of invention patent application after publication