WO2021189523A1 - 一种超柔性透明半导体薄膜及其制备方法 - Google Patents

一种超柔性透明半导体薄膜及其制备方法 Download PDF

Info

Publication number
WO2021189523A1
WO2021189523A1 PCT/CN2020/083148 CN2020083148W WO2021189523A1 WO 2021189523 A1 WO2021189523 A1 WO 2021189523A1 CN 2020083148 W CN2020083148 W CN 2020083148W WO 2021189523 A1 WO2021189523 A1 WO 2021189523A1
Authority
WO
WIPO (PCT)
Prior art keywords
epitaxial
layer
flexible transparent
nanopillars
sacrificial layer
Prior art date
Application number
PCT/CN2020/083148
Other languages
English (en)
French (fr)
Inventor
赵宇坤
陆书龙
邢志伟
张建亚
Original Assignee
中国科学院苏州纳米技术与纳米仿生研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中国科学院苏州纳米技术与纳米仿生研究所 filed Critical 中国科学院苏州纳米技术与纳米仿生研究所
Priority to JP2021532371A priority Critical patent/JP7325850B2/ja
Priority to US17/299,954 priority patent/US11854802B2/en
Priority to DE112020000147.4T priority patent/DE112020000147T5/de
Publication of WO2021189523A1 publication Critical patent/WO2021189523A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/04—Networks or arrays of similar microstructural devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种超柔性透明半导体薄膜及其制备方法，该方法包括：提供一外延衬底（1）；在外延衬底（1）上生长牺牲层（2）；在牺牲层（2）上层叠生长至少一层Al 1-nGa nN外延层（11），其中，0＜n≤1；在Al 1-nGa nN外延层（11）上生长含有GaN材料的纳米柱阵列（12）；刻蚀牺牲层（2），以将牺牲层（2）上的外延结构整体剥离；将剥离后的外延结构转移至柔性透明衬底（100）的表面。相对于传统的平面薄膜，不仅可以通过释放应力提高晶体质量，也能通过纳米柱材料自身的特点提高柔性和透明度。另外，外延结构所需的缓冲层和牺牲层（2）的总厚度可以很小，而且外延生长过程中无需额外的催化剂，有利于降低外延成本和工艺难度，因而实用性强，可为隐形半导体器件和超柔性器件提供技术支持。

Description

一种超柔性透明半导体薄膜及其制备方法 技术领域
本发明涉及半导体制备技术领域，尤其涉及一种超柔性透明半导体薄膜及其制备方法。
背景技术
近几年来，柔性光电子器件在可穿戴智能器件、发光器件、太阳能电池、传感器和生物应用等方面有非常广阔的应用前景，市场十分巨大。氮化镓(GaN)基半导体材料具有耐高温、物理化学性质稳定和抗辐射能力强等优点，同时带隙宽且连续可调，是目前制备光电器件的理想材料。但是GaN材料本身为硬质材料，柔性差，而且一般外延生长GaN基材料所用的衬底不透明，所以目前很难制备超柔性透明GaN基材料。而目前广泛研究的二维材料，如石墨烯，虽然有超柔性且透明的优点，但是其本身无法作为半导体器件使用，因此无法替代GaN基材料制备半导体器件。
目前，有科研人员先在蓝宝石(sapphire)衬底上先外延生长一层2μm厚的非掺杂GaN作为缓冲层，再生长一层2.5μm厚的GaN重掺杂层作为牺牲层，然后再生长器件所需的约0.8μm厚的平面结构外延层(Appl.Phys.Express 2016，9，081003)。该实验中通过刻蚀掉牺牲层，将其上的平面结构层剥离出来，则可以获得柔性的薄膜。此制备方法提供了一种新的制备柔性GaN基外延薄膜的途径，具有创新性和价值，然而也有几点局限：A.在生长器件所需的外延结构层前需要生长4.5μm厚的GaN外延层，增加了外延成本；B.在生长器件所需的外延结构层前生长的2.5μm厚的GaN重掺杂层会增加缺陷密度，降低外延晶体质量；C.剥离所得的约0.8μm厚的平面结构层较厚，透明度未知，该文章没有相关数据，即使GaN和AlGaN材料的禁带宽度对应的波长小于可见光范围(380nm-800nm)，透明度高一些，但InGaN材料的禁带宽度窄，会吸收可见光，透明度则差很多；D.剥离所得的外延薄膜有近1μm的厚度，柔性受到了限制，弯折过程中的挤压很可能会损伤晶体质量。
经检索，有专利(申请号CN201210447350.3)提出采用离子注入形成脆性 气泡层(作为牺牲层剥离衬底)，亦或直接采用激光剥离、机械减薄或者刻蚀减薄衬底的方式来实现柔性(申请号CN201810077260.7，CN201910530501.3)，均无法解决上述A-D的四个问题。也有专利(申请号CN201710516403.5)采用金字塔外延结构(水平尺寸在10μm以上)来提高器件的柔性，但是上述提到的A-C点的局限性依然难以解决。另外，有一项专利(申请号CN201610739608.5)提出先将石墨烯转移至SiO 2/Si表面，然后通过光刻刻蚀出阵列孔，再生长GaN基纳米柱阵列(即一维GaN基材料)，最后将石墨烯与纳米柱同时剥离并转移到柔性衬底上。理论上讲，该方案可以一定程度解决上述A-D四个问题，但是会有新的局限性：E.此方案中采用光刻制备阵列孔作为纳米柱生长的基础，通常制备纳米柱的孔的尺寸需要在0.1μm左右甚至更小，然而一般光刻工艺制备的阵列孔的尺寸在几微米级，如果要缩小这个尺寸的话，则光刻的成本和工艺难度会急剧升高；F.目前直接在石墨烯上直接外延生长一维GaN基材料尚不成熟，其外延晶体质量难以保证，而且在光刻和外延生长过程中，石墨烯均会在一定程度上受到损伤；G.石墨烯本身是极薄的薄膜，单层石墨烯的厚度约0.1nm，石墨烯本身极易被损坏，换言之，将石墨烯与纳米柱同时剥离并转移到柔性衬底的这一步在实际操作中难度大，极易损坏石墨烯或纳米柱阵列的完整性。另外，也有文章报道采用胶带(见Carbon 2018，130，390)或者一种硅氧烷(PDMS)材料(见Nano Lett.2015，15，6958)将纳米柱阵列通过机械力直接剥离。这种机械剥离的方式具有成本低且难度低的优势，一定程度上能够解决上述A-G的问题，但是通过机械力直接剥离的方式会损坏纳米柱阵列的晶体质量和底部的均匀性，同时用于连接纳米柱的胶带或PDMS材料会在一定程度上降低剥离后薄膜的透明度。
就目前的技术来说，想要制备出兼具超柔性且透明特性的GaN基半导体材料，同时还要求制作成本低且工艺难度低是非常困难的。
发明内容
鉴于现有技术存在的不足，本发明提供了一种超柔性透明(隐形)半导体薄膜及其制备方法，可以提高晶体质量，简单且低成本地将半导体薄膜剥离出来，能够为未来隐形半导体器件和超柔性器件提供技术支持。
为了实现上述的目的，本发明采用了如下的技术方案：
一种超柔性透明半导体薄膜的制备方法，包括：
提供一外延衬底；
在所述外延衬底上生长牺牲层；
在所述牺牲层上层叠生长至少一层Al 1-nGa nN外延层，其中，0＜n≤1；
在所述Al 1-nGa nN外延层上生长含有GaN材料的纳米柱阵列；
刻蚀所述牺牲层，以将所述牺牲层上的外延结构整体剥离；
将剥离后的外延结构转移至柔性透明衬底的表面。
作为其中一种实施方式，所述牺牲层上层叠生长有复数层Al 1-nGa nN外延层，相邻的两层Al 1-nGa nN外延层对应的n值不同，所述纳米柱阵列形成于最外层的Al 1-nGa nN外延层上。
作为其中一种实施方式，刻蚀所述牺牲层的步骤包括：
在Al 1-nGa nN外延层上制备与所述牺牲层导通的电极，然后采用电化学的方式刻蚀所述牺牲层。
作为其中一种实施方式，在采用电化学的方式刻蚀所述牺牲层前，先采用光刻的方式在Al 1-nGa nN外延层上刻蚀出图形，将纳米柱阵列的纳米柱分隔在不同区域的图形中。
作为其中一种实施方式，沿外延生长方向，所述牺牲层上的各层Al 1-nGa nN外延层对应的n值大小逐渐减小或者逐渐增大。
作为其中一种实施方式，在所述外延衬底上生长牺牲层的步骤前，还在所述外延衬底上生长缓冲层；所述牺牲层和/或所述缓冲层采用一层或多层Al 1-bGa bN材料，其中，0≤b＜1，相邻的两层所述Al 1-bGa bN材料对应的b值不同。
作为其中一种实施方式，沿外延生长方向，所述外延衬底上的各层所述Al 1-bGa bN材料对应的b值大小逐渐增大。
作为其中一种实施方式，所述纳米柱阵列包括自下而上依次层叠生长在所述Al 1-nGa nN外延层上的第一Al 1-mGa mN纳米柱、第二Al 1-xGa xN纳米柱或In 1-xGa xN纳米柱以及第三Al 1-zGa zN纳米柱，其中，0＜m≤1，0≤x≤1，0＜z≤1。
作为其中一种实施方式，所述第一Al 1-mGa mN纳米柱的高度为100nm～1500nm，所述第二Al 1-xGa xN纳米柱或所述In 1-xGa xN纳米柱的高度为 20nm～500nm，所述第三Al 1-zGa zN纳米柱的高度为20nm～600nm；和/或，所述纳米柱阵列中的单根纳米柱的直径不超过400nm。
作为其中一种实施方式，所述第一Al 1-mGa mN纳米柱包括复数层，相邻的两层第一Al 1-mGa mN纳米柱对应的m值不同；
和/或，所述第二Al 1-xGa xN纳米柱或所述In 1-xGa xN纳米柱包括复数层，相邻的两层第二Al 1-xGa xN纳米柱或相邻的两层In 1-xGa xN纳米柱对应的x值不同；
和/或，所述第三Al 1-zGa zN纳米柱包括复数层，相邻的两层第三Al 1-zGa zN纳米柱对应的z值不同。
作为其中一种实施方式，m值的大小沿第一Al 1-mGa mN纳米柱的生长方向逐渐减小。
本发明的另一目的在于提供一种超柔性透明(隐形)半导体薄膜，根据上述任意一种超柔性透明半导体薄膜的制备方法制成，包括柔性透明衬底和设于所述柔性透明衬底表面的外延结构，所述外延结构包括设于所述柔性透明衬底表面的至少一层Al 1-nGa nN外延层和设于所述Al 1-nGa nN外延层上的含有GaN材料的纳米柱阵列，其中，0＜n≤1。
作为其中一种实施方式，设于所述柔性透明衬底表面的所有Al 1-nGa nN外延层的总厚度H 1满足：1nm≤H 1＜800nm。
本发明通过一维阵列的纳米柱结构可以释放因晶格和热失配造成的应力，从而提高了晶体质量，同时，相对于平面薄膜而言，纳米柱阵列在可见光范围的透射率更高，提高了所需制备样品的透明度。另外，本发明制备超柔性透明半导体薄膜的外延结构所需的缓冲层和牺牲层的总厚度可以很小(＜200nm)，而且纳米柱阵列是在外延过程中直接生长成，无需额外的催化剂，有利于降低外延成本和工艺难度。
附图说明
图1是本发明的一种超柔性透明半导体薄膜的外延结构的制备流程示意图；
图2是本发明实施例1的一种超柔性透明半导体薄膜的外延结构剥离前的结构示意图；
图3是本发明实施例1的一种半导体薄膜的扫描电子显微镜(SEM)的侧视图；
图4是本发明实施例1的剥离并转移后的超柔性透明半导体薄膜的外延结构示意图；
图5是本发明实施例1的一种超柔性透明半导体薄膜的实物图；
图6是本发明实施例1的一种超柔性透明半导体薄膜的透射光谱测试图；
图7是本发明实施例1的一种超柔性透明半导体薄膜在弯折状态下的实物图；
图8是本发明实施例6的一种半导体薄膜表面的光刻结构示意图；
图9是本发明实施例6的一种半导体薄膜剥离并卷曲后的结构示意图。
图中标号说明如下：
1-外延衬底；
100-柔性透明衬底；
2-牺牲层；
11-Al 1-nGa nN外延层；
111-下Al 1-nGa nN外延层；
112-上Al 1-nGa nN外延层；
12-纳米柱阵列；
121-第一Al 1-mGa mN纳米柱；
122-第二Al 1-xGa xN纳米柱或In 1-xGa xN纳米柱；
123-第三Al 1-zGa zN纳米柱；
C-凹槽。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在附图中，为了清楚起见，可以夸大元件的形状和尺寸，并且相同的标号将始终被用于表示相同或相似的元件。
需要理解的是，尽管在这里可使用术语“第一”、“第二”等来描述各种结构，但是这些结构不应受这些术语的限制，这些术语仅用于将一个结构与另一个结构区分开来。其中，术语“上”“下”仅为方便描述本发明实施例中各对象的相对位置关系，文中仅以相应附图所示方位进行区分，并不表示绝对方向。
参阅图1和图2，本发明提供了一种超柔性透明半导体薄膜的制备方法，包括：
S01、提供一外延衬底1。
这里，外延衬底1可以选自硅片(Si)、蓝宝石衬底、GaN自支撑衬底、碳化硅(SiC)、金刚石衬底、金属衬底以及覆盖有二维材料的衬底。
S02、在外延衬底1上生长牺牲层2。
可以在外延衬底1上依次层叠生长缓冲层和牺牲层2，或者只生长牺牲层2。即，在外延衬底1上生长牺牲层2的步骤前，还可在外延衬底1上生长缓冲层。牺牲层2、缓冲层均可以分别采用单层或多层Al 1-bGa bN材料，其中，0≤b＜1，较佳地，外延衬底1上的相邻的两层Al 1-bGa bN材料对应的b值不同，即当牺牲层2或缓冲层为多层Al 1-bGa bN材料时，内部的相邻的两层Al 1-bGa bN材料对应的b值不同，无论是牺牲层2和缓冲层采用单层还是多层Al 1-bGa bN材料，牺牲层2与缓冲层接触的两层Al 1-bGa bN材料对应的b值也不同。
缓冲层和牺牲层2的总厚度为H 0，1nm≤H 0＜200nm，当外延衬底1上只生长牺牲层2而无缓冲层时，牺牲层2厚度为H 0；当外延衬底1上依次层叠生长缓冲层和牺牲层2时，缓冲层和牺牲层2的厚度之和为H 0。进一步地，沿外延生长方向，外延衬底1上的各层Al 1-bGa bN材料对应的b值大小逐渐增大。
S03、在牺牲层2上层叠生长单层或多层Al 1-nGa nN外延层11，其中，0＜n≤1。
当牺牲层2上层叠生长有复数层Al 1-nGa nN外延层11时，相邻的两层Al 1-nGa nN外延层11对应的n值不同，纳米柱阵列12形成于最外层的Al 1-nGa nN外延层11上。设于柔性透明衬底100表面的各层Al 1-nGa nN外延层11的总厚度H 1满足：1nm≤H 1＜800nm。
S04、在Al 1-nGa nN外延层11上生长含有GaN材料的纳米柱阵列12。
Al 1-nGa nN外延层11可用作剥离后纳米柱之间的连接层，也有助于纳米柱进 一步的缓冲和成核作用。薄膜主要是由纳米柱阵列构成，相比于传统的薄膜结构，更有利于释放外延应力，提高晶体质量，且底部生长的缓冲层、牺牲层2有利于进一步缓解晶格和热失配产生的应力，并有助于纳米柱成核层的形成。
当有复数层Al 1-nGa nN外延层11时，沿外延生长方向，牺牲层2上的各层Al 1-nGa nN外延层11对应的n值大小逐渐减小或逐渐增大，呈渐变趋势，这有助于制备卷曲的薄膜。
纳米柱阵列12具体可以包括自下而上依次层叠生长在Al 1-nGa nN外延层11上的第一Al 1-mGa mN纳米柱121、第二Al 1-xGa xN纳米柱或In 1-xGa xN纳米柱122以及第三Al 1-zGa zN纳米柱123，其中，0＜m≤1，0≤x≤1，0＜z≤1。
其中，第一Al 1-mGa mN纳米柱121可以为单层结构，也可以包括复数层结构。当第一Al 1-mGa mN纳米柱121包括复数层结构时，相邻的两层第一Al 1-mGa mN纳米柱121对应的m值不同。较佳地，m值的大小沿第一Al 1-mGa mN纳米柱121的生长方向逐渐减小，呈渐变趋势。
与之类似，第二Al 1-xGa xN纳米柱或In 1-xGa xN纳米柱122可以为单层结构，也可以包括复数层结构。当第二Al 1-xGa xN纳米柱或In 1-xGa xN纳米柱122包括复数层结构时，相邻的两层第二Al 1-xGa xN纳米柱或相邻的两层In 1-xGa xN纳米柱对应的x值不同。
第三Al 1-zGa zN纳米柱123可以为单层结构，也可以包括复数层结构。当第三Al 1-zGa zN纳米柱123包括复数层结构时，相邻的两层第三Al 1-zGa zN纳米柱123对应的z值不同。
更进一步地，第一Al 1-mGa mN纳米柱121、第二Al 1-xGa xN纳米柱122与第三Al 1-zGa zN纳米柱123内各自的Al组分的含量分别均匀分布或呈渐变(例如，沿生长方向逐渐增多或逐渐减小)分布。
例如，第一Al 1-mGa mN纳米柱121的高度可以为100nm～1500nm，第二Al 1-xGa xN纳米柱或In 1-xGa xN纳米柱122的高度可以为20nm～500nm，第三Al 1-zGa zN纳米柱123的高度可以为20nm～600nm，纳米柱阵列12中的单根纳米柱的直径不超过400nm。
S05、刻蚀牺牲层2，以将牺牲层2上的外延结构整体剥离。
作为其中一种实施方式，刻蚀牺牲层2的步骤可以包括：
在Al 1-nGa nN外延层11上制备与牺牲层2导通的电极，然后采用电化学的方式刻蚀牺牲层2。
在采用电化学的方式刻蚀牺牲层2前，还可以先采用光刻的方式在Al 1-nGa nN外延层11上刻蚀出图形，将纳米柱阵列12的纳米柱分隔在不同区域的图形中，以方便地对剥离后半导体薄膜的形状和弯曲度进行调控。电化学方式的刻蚀中采用的电压U满足：0.1V≤U≤500V。光刻工艺中不能大面积损坏纳米柱阵列12，刻蚀图案的形状可以为三角形、矩形、多边形、圆形，径向尺寸在1μm至10000μm之间。即，可以通过在Al 1-nGa nN外延层11上刻蚀出构造为封闭的形状的刻蚀图案，将纳米柱阵列12的众多纳米柱分隔成若干相互间隔的子区域，这有助于调节Al 1-nGa nN外延层11的内部应力，从而对剥离后薄膜的形状和弯曲度进行调控。
上述的缓冲层、牺牲层2、Al 1-nGa nN外延层11和纳米柱阵列12均可以采用分子束外延或者气相沉积的方式形成。
S06、将剥离后的外延结构转移至柔性透明衬底100的表面。
柔性透明衬底100可以包括导电膜、环氧树脂、玻璃、透明胶带、二维薄膜材料。
与上述的制备方法相对应地，本发明还提供一种超柔性透明半导体薄膜，该超柔性透明半导体薄膜包括柔性透明衬底100和设于柔性透明衬底100表面的外延结构，外延结构包括设于柔性透明衬底100表面的至少一层Al 1-nGa nN外延层11和设于Al 1-nGa nN外延层11上的含有GaN材料的纳米柱阵列12，其中，0＜n≤1。
以下将通过具体的实施例来说明本发明的上述制备方法及对应的结构，但下述实施例仅是本发明的具体示例，不限定其全部。
实施例1
如图2所示，本实施例提供了一种超柔性透明半导体薄膜的制备方法。
首先，取一片n型Si衬底作为外延衬底1，用HF酸、丙酮和乙醇溶液分别清洗Si衬底的表面5min。
然后，将该Si衬底置于分子束外延(Molecular beam epitaxy，MBE)生长室中进行外延生长，制作形成外延结构，具体包括如下步骤：
第一步，在Si衬底上生长一层厚度约为3nm的AlN牺牲层2，该牺牲层2即Al 1-bGa bN材料，也可起到缓冲层的作用，这里的b＝0。
第二步，在AlN牺牲层2上生长一层高度约为10nm的GaN外延层，即Al 1-nGa nN外延层11，这里的n＝1。
第三步，在GaN外延层上生长一层高度约为400nm的GaN纳米柱，作为第一Al 1-mGa mN纳米柱121，这里，m＝1。
第四步，在GaN纳米柱上生长一层厚度为30nm的In 0.3Ga 0.7N纳米柱，作为In 1-xGa xN纳米柱122，这里，x＝0.7；再生长一层厚度为10nm的GaN纳米柱，作为第三Al 1-zGa zN纳米柱123，这里，z＝1，即可得到类似图3所示的纳米柱阵列。
第五步，在Si衬底背面(底面)引入电极，在NaOH溶液中进行电化学刻蚀，电压约为5V，刻蚀掉AlN牺牲层2，剥离Si衬底后得到牺牲层2之上的外延薄膜，将该外延薄膜转移至透明胶带表面即可，如图4，透明胶带即作为柔性透明衬底100。
通过上述制备过程，即可得到类似图5所示的超柔性透明半导体薄膜样品，该图中“SINANO”字样是写在了一张纸上，透过该样品依然可以看到“SINANO”字样，充分体现了样品具有较高的透明度，如图6所示，对该样品进行透射率测试后，发现其在可见光波段(380nm-800nm)的透射率大于70％。由图7所示，该薄膜样品有非常好的柔性。
实施例2
本实施例提供了另一种超柔性透明半导体薄膜的制备方法。
首先，取一片n型Si衬底作为外延衬底1，用HF酸、丙酮和乙醇溶液分别清洗Si衬底的表面6min。
然后，将该Si衬底置于MBE生长室中进行外延生长，制作形成外延结构，具体包括如下步骤：
第一步，在Si衬底上生长一层厚度约5nm的AlN牺牲层，即Al 1-bGa bN材料，该牺牲层也可起到缓冲层的作用，这里的b＝0。
第二步，在AlN牺牲层上生长一层高度约为100nm的n型Si掺杂GaN外延层，即Al 1-nGa nN外延层11，这里的n＝1。
第三步，在GaN外延层上生长一层高度约为800nm的n型Si掺杂GaN纳米柱，作为第一Al 1-mGa mN纳米柱121，这里，m＝1。
第四步，在GaN纳米柱上生长一层厚度为100nm的Al 0.3Ga 0.7N纳米柱，作为第二Al 1-xGa xN纳米柱122，这里，x＝0.7；再生长一层厚度为80nm的p型镁(Mg)掺杂GaN纳米柱，作为第三Al 1-zGa zN纳米柱123，这里，z＝1。
第五步，在Si衬底背面(底面)引入电极，在HNO 3溶液中进行电化学刻蚀，电压约为10V，刻蚀掉A1N牺牲层2，并将牺牲层之上的外延薄膜转移至ITO导电膜表面即可。
实施例3
本实施例与实施例1基本一致，不同之处在于本实施例中的第二Al 1-xGa xN纳米柱122包括层叠设置的多个类超晶格结构，每个类超晶格结构中层叠有不同x值的Al 1-xGa xN材料层，这些不同x值的Al 1-xGa xN材料层周期性交替地层叠形成第二Al 1-xGa xN纳米柱122。
具体地，第二Al 1-xGa xN纳米柱122有5个Al 0.1Ga 0.9N(10nm)/GaN(3nm)的类超晶格结构，即Al 0.1Ga 0.9N(10nm)与GaN(3nm)交替设置，共设置有5个周期，其中相邻两层Al 1-xGa xN材料的x的取值分别为0.9和1。
实施例4
本实施例与实施例2基本一致，不同之处在于本实施例中的外延衬底1是表面具有一层500nm厚的TiN金属薄膜的蓝宝石衬底。
实施例5
本实施例与实施例1基本一致，不同之处在于本实施例中的外延设备是金属有机化学气相沉积(MOCVD)设备。
实施例6
本实施例提供了又一种超柔性透明半导体薄膜的制备方法。
首先，取一片n型Si衬底作为外延衬底1，用HF酸、丙酮和乙醇溶液分别清洗Si衬底的表面3min。
然后，将该Si衬底置于MBE生长室中进行外延生长，制作形成外延结构，具体包括如下步骤：
第一步，在Si上生长一层厚度约4nm的AlN牺牲层，即Al 1-bGa bN材料，这里的b＝0。
第二步，在AlN牺牲层上先生长一层高度约为100nm的n型Si掺杂GaN外延层，即下Al 1-nGa nN外延层111，这里的n＝1；再生长一层高度约为80nm的n型Si掺杂Al 0.4Ga 0.6N外延层，即上Al 1-nGa nN外延层112，这里的n＝0.6，用于调控剥离后薄膜的应力，以便于形成卷曲的薄膜。
第三步，在GaN外延层上生长一层高度约为400nm的n型Si掺杂GaN纳米柱，作为第一Al 1-mGa mN纳米柱121，这里，m＝1。
第四步，在GaN纳米柱上生长一层多个周期(例如10个周期)的In 0.1Ga 0.9N(4nm)/GaN(15nm)，作为第二In 1-xGa xN纳米柱122，这里，x分别取0.9和1；再生长一层厚度为120nm的p型镁(Mg)掺杂GaN纳米柱，作为第三Al 1-zGa zN纳米柱123，这里，z＝1。
如图8所示，可以采用光刻的方式在外延样品上刻蚀出矩形阵列形式的栅格，单个矩形的长为30μm，宽为20μm，每个矩形通过刻蚀的凹槽C分开，即形成刻蚀图案，凹槽C刻至外延衬底1，将外延结构分开为相互独立的若干部分。
第五步，在Si衬底背面引入电极，在HNO 3溶液中进行电化学刻蚀，电压约为15V，刻蚀掉AlN牺牲层2，并将牺牲层之上的外延薄膜转移至ITO导电膜表面即可，如图9所示，由于应力的作用，薄膜形成了带有纳米柱的微米卷结构。
实施例7
本实施例与实施例6基本一致，不同之处在于本实施例中采用光刻的方式在外延样品上刻蚀出圆形阵列形式的栅格，单个圆形的直径为50μm，在KOH溶液中进行电化学刻蚀，电压约为20V，并将牺牲层之上的外延薄膜转移至二维材料石墨烯上。
综上所述，与现有技术相比，本发明至少具有以下有益效果：
(1)成本低：本发明制备超柔性透明半导体薄膜的外延结构所需的缓冲层和牺牲层的总厚度小(＜200nm)，而且纳米柱阵列是在外延过程中直接生长成，无需额外的催化剂，有利于降低外延成本；另外，制备方案所需的电化学刻蚀和光刻均是常规刻蚀工艺，成本低廉。
(2)晶体质量高：本发明制备的超柔性透明半导体薄膜主要是由纳米柱阵列构成，相比于传统的薄膜结构，更有利于释放外延应力，提高晶体质量；而且底部生长的缓冲层/牺牲层有利于进一步缓解晶格和热失配产生的应力，并有助于纳米柱成核层的形成。
(3)工艺简易可控，实用性强：超柔性透明薄膜是在外延过程中直接生长成，无需额外的催化剂，降低了工艺难度；制备过程中所需的电化学刻蚀和光刻均是常规刻蚀工艺，精度要求不高，有利于提高实用性。
(4)柔性好且透明度高：本发明制备的纳米柱阵列的连接部分是Al 1-nGa nN外延层，对可见光的吸收率低，透明度高；连接部分Al 1-nGa nN外延层的厚度小，纳米柱阵列之间用较大的空隙，不仅提高了薄膜的柔性，同时在外延过程中也能避免外延结构之间的挤压和损伤；相对于平面薄膜而言，纳米柱阵列在可见光范围的透射率更高，这也提高了所需制备样品的透明度。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (20)

  1. 一种超柔性透明半导体薄膜的制备方法，其中，包括：
    提供一外延衬底；
    在所述外延衬底上生长牺牲层；
    在所述牺牲层上层叠生长至少一层Al 1-nGa nN外延层，其中，0＜n≤1；
    在所述Al 1-nGa nN外延层上生长含有GaN材料的纳米柱阵列；
    刻蚀所述牺牲层，以将所述牺牲层上的外延结构整体剥离；
    将剥离后的外延结构转移至柔性透明衬底的表面。
  2. 根据权利要求1所述的超柔性透明半导体薄膜的制备方法，其中，所述牺牲层上层叠生长有复数层Al 1-nGa nN外延层，相邻的两层Al 1-nGa nN外延层对应的n值不同，所述纳米柱阵列形成于最外层的Al 1-nGa nN外延层上。
  3. 根据权利要求1所述的超柔性透明半导体薄膜的制备方法，其中，刻蚀所述牺牲层的步骤包括：
    在Al 1-nGa nN外延层上制备与所述牺牲层导通的电极，然后采用电化学的方式刻蚀所述牺牲层；
    在采用电化学的方式刻蚀所述牺牲层前，先采用光刻的方式在Al 1-nGa nN外延层上刻蚀出图形，将纳米柱阵列的纳米柱分隔在不同区域的图形中。
  4. 根据权利要求2所述的超柔性透明半导体薄膜的制备方法，其中，沿外延生长方向，所述牺牲层上的各层Al 1-nGa nN外延层对应的n值大小逐渐减小或者逐渐增大。
  5. 根据权利要求1所述的超柔性透明半导体薄膜的制备方法，其中，在所述外延衬底上生长牺牲层的步骤前，还在所述外延衬底上生长缓冲层；所述牺牲层和/或所述缓冲层采用一层或多层Al 1-bGa bN材料，其中，0≤b＜1，相邻的两层所述Al 1-bGa bN材料对应的b值不同。
  6. 根据权利要求5所述的超柔性透明半导体薄膜的制备方法，其中，沿外延生长方向，所述外延衬底上的各层所述Al 1-bGa bN材料对应的b值大小逐渐增大。
  7. 根据权利要求1所述的超柔性透明半导体薄膜的制备方法，其中，所述纳米柱阵列包括自下而上依次层叠生长在所述Al 1-nGa nN外延层上的第一Al 1-mGa mN纳米柱、第二Al 1-xGa xN纳米柱或In 1-xGa xN纳米柱以及第三Al 1-zGa zN纳米柱，其中，0＜m≤1，0≤x≤1，0＜z≤1。
  8. 根据权利要求7所述的超柔性透明半导体薄膜的制备方法，其中，所述第一Al 1-mGa mN纳米柱的高度为100nm～1500nm，所述第二Al 1-xGa xN纳米柱或所述In 1-xGa xN纳米柱的高度为20nm～500nm，所述第三Al 1-zGa zN纳米柱的高度为20nm～600nm；和/或，所述纳米柱阵列中的单根纳米柱的直径不超过400nm。
  9. 根据权利要求7所述的超柔性透明半导体薄膜的制备方法，其中，
    所述第一Al 1-mGa mN纳米柱包括复数层，相邻的两层第一Al 1-mGa mN纳米柱对应的m值不同；
    和/或，所述第二Al 1-xGa xN纳米柱或所述In 1-xGa xN纳米柱包括复数层，相邻的两层第二Al 1-xGa xN纳米柱或相邻的两层In 1-xGa xN纳米柱对应的x值不同；
    和/或，所述第三Al 1-zGa zN纳米柱包括复数层，相邻的两层第三Al 1-zGa zN纳米柱对应的z值不同。
  10. 根据权利要求9所述的超柔性透明半导体薄膜的制备方法，其中，m值的大小沿第一Al 1-mGa mN纳米柱的生长方向逐渐减小。
  11. 一种超柔性透明半导体薄膜，其中，根据超柔性透明半导体薄膜的制备方法制成，所述超柔性透明半导体薄膜的制备方法包括：
    提供一外延衬底；
    在所述外延衬底上生长牺牲层；
    在所述牺牲层上层叠生长至少一层Al 1-nGa nN外延层，其中，0＜n≤1；
    在所述Al 1-nGa nN外延层上生长含有GaN材料的纳米柱阵列；
    刻蚀所述牺牲层，以将所述牺牲层上的外延结构整体剥离；
    将剥离后的外延结构转移至柔性透明衬底的表面；
    所述超柔性透明半导体薄膜包括柔性透明衬底和设于所述柔性透明衬底表面的外延结构，所述外延结构包括设于所述柔性透明衬底表面的至少一层Al 1-nGa nN外延层和设于所述Al 1-nGa nN外延层上的含有GaN材料的纳米柱阵列， 其中，0＜n≤1。
  12. 根据权利要求11所述的超柔性透明半导体薄膜，其中，设于所述柔性透明衬底表面的所有Al 1-nGa nN外延层的总厚度H 1满足：1nm≤H 1＜800nm。
  13. 根据权利要求11所述的超柔性透明半导体薄膜，其中，所述牺牲层上层叠生长有复数层Al 1-nGa nN外延层，相邻的两层Al 1-nGa nN外延层对应的n值不同，所述纳米柱阵列形成于最外层的Al 1-nGa nN外延层上。
  14. 根据权利要求11所述的超柔性透明半导体薄膜，其中，刻蚀所述牺牲层的步骤包括：
    在Al 1-nGa nN外延层上制备与所述牺牲层导通的电极，然后采用电化学的方式刻蚀所述牺牲层；
    在采用电化学的方式刻蚀所述牺牲层前，先采用光刻的方式在Al 1-nGa nN外延层上刻蚀出图形，将纳米柱阵列的纳米柱分隔在不同区域的图形中。
  15. 根据权利要求13所述的超柔性透明半导体薄膜，其中，沿外延生长方向，所述牺牲层上的各层Al 1-nGa nN外延层对应的n值大小逐渐减小或者逐渐增大。
  16. 根据权利要求11所述的超柔性透明半导体薄膜，其中，在所述外延衬底上生长牺牲层的步骤前，还在所述外延衬底上生长缓冲层；所述牺牲层和/或所述缓冲层采用一层或多层Al 1-bGa bN材料，其中，0≤b＜1，相邻的两层所述Al 1-bGa bN材料对应的b值不同；沿外延生长方向，所述外延衬底上的各层所述Al 1-bGa bN材料对应的b值大小逐渐增大。
  17. 根据权利要求11所述的超柔性透明半导体薄膜，其中，所述纳米柱阵列包括自下而上依次层叠生长在所述Al 1-nGa nN外延层上的第一Al 1-mGa mN纳米柱、第二Al 1-xGa xN纳米柱或In 1-xGa xN纳米柱以及第三Al 1-zGa zN纳米柱，其中，0＜m≤1，0≤x≤1，0＜z≤1。
  18. 根据权利要求17所述的超柔性透明半导体薄膜，其中，所述第一Al 1-mGa mN纳米柱的高度为100nm～1500nm，所述第二Al 1-xGa xN纳米柱或所述In 1-xGa xN纳米柱的高度为20nm～500nm，所述第三Al 1-zGa zN纳米柱的高度为20nm～600nm；和/或，所述纳米柱阵列中的单根纳米柱的直径不超过400nm。
  19. 根据权利要求17所述的超柔性透明半导体薄膜，其中，
    所述第一Al 1-mGa mN纳米柱包括复数层，相邻的两层第一Al 1-mGa mN纳米柱对应的m值不同；
    和/或，所述第二Al 1-xGa xN纳米柱或所述In 1-xGa xN纳米柱包括复数层，相邻的两层第二Al 1-xGa xN纳米柱或相邻的两层In 1-xGa xN纳米柱对应的x值不同；
    和/或，所述第三Al 1-zGa zN纳米柱包括复数层，相邻的两层第三Al 1-zGa zN纳米柱对应的z值不同。
  20. 根据权利要求19所述的超柔性透明半导体薄膜，其中，m值的大小沿第一Al 1-mGa mN纳米柱的生长方向逐渐减小。
PCT/CN2020/083148 2020-03-24 2020-04-03 一种超柔性透明半导体薄膜及其制备方法 WO2021189523A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021532371A JP7325850B2 (ja) 2020-03-24 2020-04-03 超可撓性透明半導体薄膜及びその製造方法
US17/299,954 US11854802B2 (en) 2020-03-24 2020-04-03 Super-flexible transparent semiconductor film and preparation method thereof
DE112020000147.4T DE112020000147T5 (de) 2020-03-24 2020-04-03 Ultraflexibler transparenter Halbleiterfilm und Verfahren zu seiner Herstellung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010213156.3 2020-03-24
CN202010213156.3A CN113451108A (zh) 2020-03-24 2020-03-24 一种超柔性透明半导体薄膜及其制备方法

Publications (1)

Publication Number Publication Date
WO2021189523A1 true WO2021189523A1 (zh) 2021-09-30

Family

ID=77806417

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/083148 WO2021189523A1 (zh) 2020-03-24 2020-04-03 一种超柔性透明半导体薄膜及其制备方法

Country Status (5)

Country Link
US (1) US11854802B2 (zh)
JP (1) JP7325850B2 (zh)
CN (1) CN113451108A (zh)
DE (1) DE112020000147T5 (zh)
WO (1) WO2021189523A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382699A (zh) * 2020-10-30 2021-02-19 重庆神华薄膜太阳能科技有限公司 一种柔性薄膜器件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114875493B (zh) * 2022-04-29 2023-08-18 华南理工大学 一种Si衬底上的InN-ⅥA族异质结及其制备方法与应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090068780A1 (en) * 2007-09-12 2009-03-12 Miin-Jang Chen Method of fabricating semiconductor optoelectronic device and recycling substrate during fabrication thereof
CN105103310A (zh) * 2013-04-05 2015-11-25 首尔伟傲世有限公司 与生长衬底分离的紫外线发光装置及其制造方法
CN106803478A (zh) * 2016-12-05 2017-06-06 南京大学 一种GaN纳米结构阵列生长方法
CN108010995A (zh) * 2017-12-01 2018-05-08 北京大学 一种基于石墨烯蓝宝石衬底的高光效led芯片
CN109980054A (zh) * 2019-03-29 2019-07-05 北京石墨烯研究院 一种GaN纳米柱的制备方法以及一种LED器件
CN110061112A (zh) * 2019-02-28 2019-07-26 华灿光电(苏州）有限公司 GaN基发光二极管外延片及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
GB2460898B (en) * 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
US9478699B2 (en) * 2010-08-26 2016-10-25 The Ohio State University Nanoscale emitters with polarization grading
WO2016069766A1 (en) * 2014-10-28 2016-05-06 The Regents Of The University Of California Flexible arrays of micro light emitting diodes using a photoelectrochemical (pec) liftoff technique
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
CA2993884A1 (en) * 2015-07-31 2017-02-09 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
EP3365480A1 (en) * 2015-10-20 2018-08-29 King Abdullah University Of Science And Technology Nanowires-based light emitters on thermally and electrically conductive substrates and of making same
CN106206875B (zh) * 2016-08-16 2018-08-10 西安交通大学 一种柔性金字塔阵列GaN基半导体发光二级管及其制作方法
CN107785355A (zh) * 2016-08-26 2018-03-09 中国科学院金属研究所 透明柔性GaN纳米棒阵列发光二极管器件及其制备方法
EP3800161B1 (en) * 2016-09-08 2023-09-06 King Abdullah University Of Science And Technology Flexible artificial leaves for hydrogen production
JP6841195B2 (ja) * 2016-09-30 2021-03-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP7090861B2 (ja) * 2017-02-28 2022-06-27 学校法人上智学院 光デバイスおよび光デバイスの製造方法
FR3064109A1 (fr) * 2017-03-20 2018-09-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Structure a nanofils et procede de realisation d'une telle structure
WO2019168187A1 (ja) * 2018-03-02 2019-09-06 株式会社 東芝 発光ダイオードシート、表示装置、発光装置、表示装置の製造方法及び発光装置の製造方法
CN108364972A (zh) * 2018-04-03 2018-08-03 中山大学 柔性薄膜GaN基纳米柱LED阵列微显示器件及其制作方法
CN110556453B (zh) * 2018-05-30 2020-11-06 中国科学院苏州纳米技术与纳米仿生研究所 有序Si基Al1-xGaxN量子点的可控外延生长方法
CN109244026B (zh) * 2018-07-23 2022-02-18 西安电子科技大学 一种半导体器件外延层的转移方法
CN110085518B (zh) * 2019-05-06 2022-07-26 南京邮电大学 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090068780A1 (en) * 2007-09-12 2009-03-12 Miin-Jang Chen Method of fabricating semiconductor optoelectronic device and recycling substrate during fabrication thereof
CN105103310A (zh) * 2013-04-05 2015-11-25 首尔伟傲世有限公司 与生长衬底分离的紫外线发光装置及其制造方法
CN106803478A (zh) * 2016-12-05 2017-06-06 南京大学 一种GaN纳米结构阵列生长方法
CN108010995A (zh) * 2017-12-01 2018-05-08 北京大学 一种基于石墨烯蓝宝石衬底的高光效led芯片
CN110061112A (zh) * 2019-02-28 2019-07-26 华灿光电(苏州）有限公司 GaN基发光二极管外延片及其制备方法
CN109980054A (zh) * 2019-03-29 2019-07-05 北京石墨烯研究院 一种GaN纳米柱的制备方法以及一种LED器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382699A (zh) * 2020-10-30 2021-02-19 重庆神华薄膜太阳能科技有限公司 一种柔性薄膜器件及其制备方法

Also Published As

Publication number Publication date
US20220310384A1 (en) 2022-09-29
JP2022529861A (ja) 2022-06-27
JP7325850B2 (ja) 2023-08-15
CN113451108A (zh) 2021-09-28
DE112020000147T5 (de) 2021-12-16
US11854802B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
CN103378238B (zh) 发光二极管
AU2016292850B2 (en) Nanowires or nanopyramids grown on graphitic substrate
JP6147277B2 (ja) グラフェンのトップ及びボトム電極を備えたナノワイヤーデバイス及びそのようなデバイスの製造方法
AU2011269874B2 (en) Substrate with buffer layer for oriented nanowire growth
CN103378234B (zh) 发光二极管
US9385251B2 (en) Flexible semiconductor devices and methods of manufacturing the same
US10566477B2 (en) Manufacturing method for flexible device, flexible device, solar cell, and light emitting device
Seo et al. Low dimensional freestanding semiconductors for flexible optoelectronics: materials, synthesis, process, and applications
US7608530B2 (en) Hetero-crystalline structure and method of making same
EP2940733B1 (en) Nanodevice, transistor comprising the nanodevice, method for manufacturing the nanodevice, and method for manufacturing the transistor
CN101599466B (zh) 一种外延生长用的图形衬底及其制作方法
WO2021189523A1 (zh) 一种超柔性透明半导体薄膜及其制备方法
US20190189840A1 (en) Method of transferring nanostructures and device having the nanostructures
US8558274B2 (en) Light-emitting diode and method of manufacturing the same
CN105225931A (zh) AlN模板及其生长方法、基于AlN模板的Si基GaN外延结构及其生长方法
CN102376817A (zh) 一种半导体光电器件的制备方法
KR20090128447A (ko) 헤테로-결정 반도체 장치 및 그 제조 방법
TW201342472A (zh) 半導體元件及其製造方法
CN103378236A (zh) 具有微构造的外延结构体
KR101309308B1 (ko) 전자소자와 그 제조방법
CN113782646A (zh) 隐形半导体器件及其制备方法和应用
Tarief Elshafiey et al. GaN/InGaN Blue Light‐Emitting Diodes on Polycrystalline Molybdenum Metal Foils by Ion Beam‐Assisted Deposition
CN114899304A (zh) 隐形压力传感器及其制作方法
CN201766094U (zh) 采用纳米压印技术的ⅲ族氮化物半导体发光装置
CN103996607A (zh) 生长在蓝宝石衬底上的金属Al单晶薄膜及其制备方法和应用

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021532371

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20927084

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20927084

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20927084

Country of ref document: EP

Kind code of ref document: A1