CN110556453B - 有序Si基Al1-xGaxN量子点的可控外延生长方法 - Google Patents

有序Si基Al1-xGaxN量子点的可控外延生长方法 Download PDF

Info

Publication number
CN110556453B
CN110556453B CN201810542937.XA CN201810542937A CN110556453B CN 110556453 B CN110556453 B CN 110556453B CN 201810542937 A CN201810542937 A CN 201810542937A CN 110556453 B CN110556453 B CN 110556453B
Authority
CN
China
Prior art keywords
nano
gan
layer
substrate
quantum dot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810542937.XA
Other languages
English (en)
Other versions
CN110556453A (zh
Inventor
赵宇坤
陆书龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201810542937.XA priority Critical patent/CN110556453B/zh
Publication of CN110556453A publication Critical patent/CN110556453A/zh
Application granted granted Critical
Publication of CN110556453B publication Critical patent/CN110556453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种有序Si基Al1‑xGaxN量子点的可控外延生长方法，包括步骤：S1、提供一Si衬底；S2、对Si衬底的表面进行纳米图形化处理，Si衬底的表面向内凹陷形成Si纳米柱阵列，并在Si纳米柱阵列之间的凹槽底部沉积形成抑制层；S3、采用分子束外延法在Si纳米柱阵列上依次叠层生长AlN缓冲层、第一GaN纳米柱、Al1‑xGaxN量子点结构、以及第二GaN纳米柱和/或Al1‑zGazN纳米柱；其中，0＜x＜1，0＜z＜1。根据本发明的可控外延生长方法一方面利用Si纳米柱阵列实现了Al1‑xGaxN量子点结构的选择性生长，增强对Si基量子点结构尺寸与分布的调控能力，另一方面以第一GaN纳米柱作为支撑，也可有利于释放外延应力，提高晶体质量。

Description

有序Si基Al1-xGaxN量子点的可控外延生长方法
技术领域
本发明属于Al1-xGaxN量子点制作技术领域，具体来讲，涉及一种有序Si 基Al1- xGaxN量子点的可控外延生长方法。
背景技术
氮化镓(Gallium nitride,GaN)材料具有带隙宽、热导率高、物理化学性质稳定和抗辐射能力强等优点。GaN材料体系中Al1-xGaxN(俗称铝镓氮)材料的带隙连续可调，其波长可覆盖200nm～365nm的紫外波段，是目前制备紫外发光器件的理想材料，可广泛应用于杀菌消毒和保密通讯等领域，有望成为超百亿的应用市场；但是目前Al1-xGaxN紫外发光器件仍未占据主要市场，原因在于其光提取效率(Light extraction efficiency,LEE)与内量子效率(Internal quantum efficiency,IQE)低，难以达到应用的要求。同时，相比于其他衬底，制备大尺寸单晶Si衬底的成本最低，可以大大降低制备成本，同时Si衬底更有利于实现 LED芯片与集成电路的直接集成；然而Si与GaN的晶格失配与热失配系数较大，所以在Si衬底上获得高质量的Al1-xGaxN材料成为更大的挑战，是目前亟待解决的难题。
量子点(Quantum dot,QD)在三个维度受限，可看成是零维结构，尺寸通常在几纳米或几十纳米。Al1-xGaxN量子点能够有效限制所俘获的载流子，明显增强量子限制效应，同时可缓解因晶格失配和热失配产生的应力问题，减小缺陷密度，提高晶体质量，从而有效地提高内量子效率。另外，Al1-xGaxN量子点结构拥有独特的光学特性，有助于提高紫外光的透射率，从而提高紫外器件的光提取效率。常见的半导体量子点的生长方法是自组装SK(Stranski-Krastanow) 法，该方法简便易行，但是对量子点的可控性较差，难以对量子点阵列结构进行有效地调控。然而，分子束外延(Molecular beam epitaxy,MBE)的精确度可以达到原子层量级。近年来，为了增强对量子点结构的可控性，部分科研人员开始尝试采用MBE基于纳米柱制备量子点的新方法。
在Si衬底上生长低维GaN结构时往往需要先生长一层AlN缓冲层，用于提高GaN纳米柱的晶体质量，但是该缓冲层也能降低用于可控生长的外延限制层的选择性，难以在特定的区域抑制GaN纳米柱的生长；其主要原因在于在MBE外延生长过程中，AlN缓冲层是整片生长(包括生长与抑制区域)，破坏了抑制区域的抑制效果。因此，在Si衬底表面进行Al1- xGaxN量子点的MBE可控生长(如选择性生长)目前仍然是一大科学难题。
目前的文献报道中，在GaN衬底上采用MBE选择性生长(可控生长)纳米柱结构时，往往需要聚焦离子束(Focused ion beam，FIB)或电子束光刻 (E-beam lithography，EBL)等昂贵且复杂的工艺；而在Si衬底上主要采用的依然是自组装生长，具有较大的随机性，难以对纳米柱及量子点的分布和结构进行有效的控制。因此，如何实现采用MBE可控生长有序Si基Al1-xGaxN量子点是亟需解决的问题。
发明内容
为解决上述现有技术存在的问题，本发明提供了一种有序Si基Al1-xGaxN 量子点的可控外延生长方法，该可控外延生长方法通过先行制作形成Si纳米柱以限定Al1-xGaxN量子点的生长区域，而将Si纳米柱之间的凹陷处限定为生长抑制区，由此实现了Al1-xGaxN量子点的可控生长。
为了达到上述发明目的，本发明采用了如下的技术方案：
一种有序Si基Al1-xGaxN量子点的可控外延生长方法，包括步骤：
S1、提供一Si衬底；
S2、对所述Si衬底的表面进行纳米图形化处理，所述Si衬底的表面向内凹陷形成Si纳米柱阵列，并在所述Si纳米柱阵列之间的凹槽底部沉积形成抑制层；其中，所述Si纳米柱阵列中从一个Si纳米柱的顶端到与之相邻的另一个Si纳米柱的底端之间的连线与Si纳米柱的高度方向之间的夹角不超过50°；
S3、采用分子束外延法在所述Si纳米柱阵列上依次叠层生长AlN缓冲层、第一GaN纳米柱、Al1-xGaxN量子点结构、以及第二GaN纳米柱和/或Al1-zGazN 纳米柱；其中，0＜x＜1，0＜z＜1。
进一步地，所述Al1-xGaxN量子点结构包括交替排列的Al1-wGawN间隔层和 Al1-xGaxN量子点；其中，所述Al1-xGaxN量子点结构的第一层和最后一层均为 Al1-wGawN间隔层，0≤w＜1且w＜x。
进一步地，所述Al1-xGaxN量子点的厚度为0.2nm～25nm，且所述Al1-xGaxN 量子点结构的总厚度为1nm～180nm。
进一步地，所述Al1-xGaxN量子点结构中的多个Al1-xGaxN量子点中的Al的组分均匀分布或渐变分布。
进一步地，在所述步骤S3中，还包括在所述第一GaN纳米柱和所述 Al1-xGaxN量子点结构之间生长Al1-yGayN纳米柱；其中，0＜y＜1。
进一步地，所述抑制层的厚度为5nm～100nm，所述抑制层的材料为金属 Ti或SiO2；所述AlN缓冲层的厚度为1nm～20nm；所述第一GaN纳米柱的高度为100nm～3000nm，所述Al1-yGayN纳米柱的高度为50nm～2000nm；所述第二GaN纳米柱的高度为30nm～300nm，所述Al1-zGazN纳米柱的高度为30 nm～300nm。
进一步地，所述Si纳米柱阵列中Si纳米柱的顶面尺寸不超过200nm。
进一步地，所述第一GaN纳米柱的材料为无掺杂GaN和/或n型掺杂GaN；所述Al1- yGayN纳米柱的材料为无掺杂Al1-yGayN和/或n型掺杂Al1-yGayN，和/ 或所述Al1-yGayN纳米柱中的Al的含量按照远离所述第一GaN纳米柱的方向增加；所述第二GaN纳米柱的材料为p型掺杂GaN；所述Al1-zGazN纳米柱的材料为p型掺杂Al1-zGazN，和/或所述Al1-zGazN纳米柱中的Al的含量按照远离所述第一GaN纳米柱的方向降低。
进一步地，所述抑制层的厚度为5nm～100nm，所述抑制层的材料为金属 Ti或SiO2；所述AlN缓冲层的厚度为1nm～20nm；所述第一GaN纳米柱的高度为100nm～3000nm；所述第二GaN纳米柱的高度为30nm～300nm，所述 Al1-zGazN纳米柱的高度为30nm～300nm。
进一步地，在所述步骤S2中，所述Si纳米柱阵列的制作方法为纳米球刻蚀工艺或纳米压印工艺。
有益效果：
(1)本发明提供的有序Si基Al1-xGaxN量子点的可控外延生长方法，其考虑了AlN缓冲层的影响，与传统方法相比，具有成本低和实用性强的优点；可控生长有序Al1-xGaxN量子点的阵列有利于提高紫外光的光提取效率，将制约紫外Al1-xGaxN器件发展的瓶颈问题集中处理在外延生长阶段，可以大量减少器件制备的工艺流程，如Al1-xGaxN外延层出光表面的粗化或光子晶体制备(为了提高传统外延片的光提取效率)等，既有助于提高良品率，也能降低成本，具有较强的实用性。
(2)本发明的可控外延生长方法中的Al1-xGaxN量子点结构是基于纳米柱生长的，有利于释放外延应力，提高晶体质量；同时，基于纳米柱生长的Al1-xGaxN 量子点更有利于增强对量子点结构尺寸与分布的调控能力，具体为首先可以通过图形化Si衬底和分子束外延生长参数调控纳米柱的结构尺寸与分布，然后以此为基础调控Al1-xGaxN量子点结构的尺寸与分布，从而进一步增强其晶体质量和光提取效率。
(3)本发明的可控外延生长方法成本低：大尺寸Si衬底造价低廉，工艺流程简单，且易于后期的集成加工；衬底图形化流程简单易行，成本较为低廉，有利于大规模加工。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1是根据本发明的Si基Al1-xGaxN量子点的可控外延生长方法的步骤流程图；
图2-图8是根据本发明的Si基Al1-xGaxN量子点的可控外延生长方法的工艺流程图；
图9是根据本发明的Si纳米柱阵列的局部结构示意图；
图10-图13是根据本发明的实施例1的Si纳米柱阵列及抑制层的制作方法的工艺流程图；
图14是根据本发明的实施例1的纳米球掩膜的扫描电子显微镜(简称SEM) 图片；
图15是根据本发明的实施例1的Si纳米柱阵列及抑制层的SEM图片；
图16是根据本发明的实施例1的量子点外延结构的SEM图片；
图17是根据本发明的实施例2的Al1-xGaxN量子点结构的透射电子显微镜 (简称TEM)图片；
图18-图21是根据本发明的实施例3的Si纳米柱阵列及抑制层的制作方法的工艺流程图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。在附图中，为了清楚起见，可以夸大元件的形状和尺寸，并且相同的标号将始终被用于表示相同或相似的元件。
将理解的是，尽管在这里可使用术语“第一”、“第二”等来描述各种结构，但是这些结构不应受这些术语的限制。这些术语仅用于将一个结构与另一个结构区分开来。
本发明基于现有技术中Al1-xGaxN量子点外延生长方法中所存在的可控性较差这一问题，提出了一种全新的有序Si基Al1-xGaxN量子点的可控外延生长方法。具体参照图1，该可控外延生长方法包括下述步骤：
在步骤S1中，提供一Si衬底1；如图2所示。
在步骤S2中，对Si衬底1的表面进行纳米图形化处理。
具体来讲，通过图形化处理，Si衬底1的表面向内凹陷形成有序排列的Si 纳米柱阵列11，并在Si纳米柱阵列11之间的凹槽12底部沉积形成抑制层2；如图3和图4所示。
更为具体地，Si纳米柱阵列11的制作方法可以采用纳米球刻蚀工艺或是纳米压印工艺。基于Si纳米柱阵列11的制作工艺，一般应当在制作Si纳米柱阵列11之前先行对Si衬底1的表面进行清洗和亲水性处理；用于清洗Si衬底1 的试剂可以是诸如乙醇、丙酮、N-甲基吡咯烷酮(简称NMP)或氯仿等，而对 Si衬底1进行亲水性处理的一般方法为将清洗后的Si衬底1置于氧离子环境中保持1min～30min。
进一步地，Si纳米柱阵列11中Si纳米柱的顶面尺寸不超过200nm。
一般来讲，控制抑制层2的厚度为5nm～100nm，并且抑制层2的材料为金属Ti或SiO2。同时，当采用纳米球刻蚀工艺来制作Si纳米柱阵列11时，一般搭配抑制层2的材料为金属Ti，而当采用纳米压印工艺来制作Si纳米柱阵列11 时，一般搭配抑制层2的材料为Ti或SiO2；并且，当金属Ti作为抑制层2的材料时，优选采用电子束蒸发、热蒸发或磁控溅射的方式来沉积，而当SiO2作为抑制层2的材料时，优选采用化学气相沉积(简称CVD)的方式来沉积。
值得说明的是，由于在纳米球刻蚀工艺或纳米压印工艺的实施过程中，一般均会涉及到掩膜的作用，由此，抑制层2的形成过程可能与Si纳米柱阵列11 的制作过程存在交叉，而并非在完成Si纳米柱阵列11的制作后，才开始沉积形成抑制层2。
另外需要特别注意的是，此处Si纳米柱阵列11的设置是为了为后续外延生长Al1- xGaxN量子点结构提供一结构可控的生长区域，以便实现选择性生长，即实现量子点的分布可控。由此，需要该Si纳米柱阵列11达到一定的高度，以满足其顶面与凹槽12之间形成明显的高度差，以避免在后续Al1-xGaxN量子点在外延生长的过程中选择性生长效果较差。具体来讲，参见图9，一般控制Si纳米柱111的顶端到Si纳米柱112的底端之间的连线L与Si纳米柱111的高度方向H之间的夹角α不超过50°；也就是说，Si纳米柱阵列11中Si纳米柱的高度需控制为从一个Si纳米柱的顶端到与之相邻的另一个Si纳米柱的底端之间的连线与Si纳米柱的高度方向之间的夹角不超过50°方可；如此，即可保证Si纳米柱的高度不至于太低而导致Al1-xGaxN量子点结构无法良好地选择性生长。
在步骤S3中，采用分子束外延法(简称MBE)在Si纳米柱阵列11上外延生长量子点外延结构。
具体来讲，采用MBE在Si纳米柱阵列11上依次叠层生长AlN缓冲层31、第一GaN纳米柱32、Al1-xGaxN量子点结构34、以及第二GaN纳米柱351和/ 或Al1-zGazN纳米柱352；如图5～图7所示。
具体来讲，Al1-xGaxN量子点结构34包括交替排列的Al1-wGawN间隔层和 Al1-xGaxN量子点；并且，该Al1-xGaxN量子点结构34的第一层和最后一层均为 Al1-wGawN间隔层，0≤w＜1且w＜x。
在该Al1-xGaxN量子点结构34中，Al1-xGaxN量子点可以是单层的，也可以是多层的；也就是说，该Al1-xGaxN量子点结构34的具体结构可以是Al1-wGawN 间隔层-Al1-xGaxN量子点-Al1-wGawN间隔层这种单层量子点结构，也可以是诸如 Al1-wGawN间隔层-Al1-xGaxN量子点-Al1-wGawN间隔层-Al1-xGaxN量子点 -Al1-wGawN间隔层-Al1-xGaxN量子点-Al1-wGawN间隔层(该种结构中Al1-xGaxN 量子点为三层)等多层量子点结构，以此类推。
更为具体地，Al1-xGaxN量子点的厚度为0.2nm～25nm，且Al1-xGaxN量子点结构34的总厚度控制为1nm～180nm。
值得说明的是，若Al1-wGawN间隔层和Al1-xGaxN量子点均处于较小厚度的范围时，如均小于10nm，则可形成超晶格结构，从而展现出更优异的性能。
进一步地，在上述Al1-xGaxN量子点结构34中，多个Al1-xGaxN量子点中的 Al的组分可以是均匀分布的，也可以是渐变分布的。
优选地，在上述分子束外延生长的过程中，还可以在第一GaN纳米柱32 和Al1- xGaxN量子点结构34之间生长Al1-yGayN纳米柱33；以上述图5所示结构为例，则对应获得如图8所示的结构。
一般来讲，控制AlN缓冲层31的厚度为1nm～20nm，第一GaN纳米柱32 的高度为100nm～3000nm，Al1-yGayN纳米柱33的高度为50nm～2000nm，第二GaN纳米351的高度为30nm～300nm，Al1-zGazN纳米柱352的高度为30 nm～300nm。
进一步地，第一GaN纳米柱32的材料为无掺杂GaN和/或n型掺杂GaN， Al1-xGaxN纳米柱33的材料为无掺杂Al1-yGayN和/或n型掺杂Al1-xGaxN，第二 GaN纳米柱351的材料为p型掺杂GaN，Al1-zGazN纳米352的材料为p型掺杂 Al1-zGazN。
更进一步地，Al1-yGayN纳米柱33中的Al的含量可以按照远离第一GaN纳米柱32的方向呈现增加的变化趋势，而Al1-zGazN纳米柱352中的Al的含量则可以按照远离第一GaN纳米柱32的方向呈现降低的变化趋势；也就是说， Al1-yGayN纳米柱33和/或Al1-zGazN纳米柱352中Al的含量可以是均匀分布的，也可以是按照上述变化趋势呈变化分布。
值得说明的是，在上述Al1-yGayN纳米柱33、Al1-xGaxN量子点以及Al1-zGazN 纳米柱352的描述中，0＜x＜1、0＜y＜1、0＜z＜1，且上述三种结构中的x、y、 z的取值可以相同也可不同。
如此，即通过先行制作有序排列的Si纳米柱阵列11的方式，从而形成了外延生长的生长区域(即Si纳米柱阵列11顶端对应的区域)和抑制区域(即凹槽 12对应的区域)，继而通过分子束外延法即可在该生长区域选择性生长AlN缓冲层31及第一GaN纳米柱32，并以此作为支撑选择性生长Al1-xGaxN量子点结构34；该可控外延生长方法一方面利用Si纳米柱阵列11实现了Al1-xGaxN量子点结构34的选择性生长，实现了量子点的可控生长，另一方面以第一GaN纳米柱32作为支撑，也可有利于释放外延应力，提高晶体质量。
以下将通过具体的实施例来说明本发明的上述可控外延生长方法，但下述实施例仅是本发明的具体示例，不限定其全部。
实施例1
首先，取一片Si衬底，用丙酮和乙醇溶液分别清洗Si衬底的表面10min，并将其置于氧离子环境中保持10min，完成亲水性处理。
然后，利用纳米球刻蚀工艺在该Si衬底上进行纳米图形化处理。
具体来讲，第一步，采用自组装工艺在Si衬底1的表面制备一层均匀分散的PS纳米球薄膜1a，PS纳米球的直径为500nm，如图10所示；第二步，用去胶机中的氧等离子体刻蚀PS纳米球，减小其直径，在Si衬底1表面形成纳米球掩膜1b，如图11和图14所示；第三步，用反应离子刻蚀(简称RIE)刻蚀该具有纳米球掩膜1b的Si衬底1约2min，PS纳米球之间的Si衬底1被刻蚀掉形成凹槽12，而位于PS纳米球下未被刻蚀的Si衬底1即形成Si纳米柱阵列11，如图12和图15所示。
在本实施例中，Si纳米柱阵列11中Si纳米柱的高度为460nm，两相邻Si 纳米柱之间的间距为500nm，由此可以推算出从一个Si纳米柱的顶端到与之相邻的另一个Si纳米柱的底端之间的连线与Si纳米柱的高度方向之间的夹角约为 47.4°，未超过50°。
同时，本实施例中Si纳米柱阵列中Si纳米柱的顶面尺寸约为150nm。
再次，生长抑制层2。
具体来讲，第一步，通过电子束蒸发法向该Si衬底1具有Si纳米柱阵列11 的一侧沉积一层厚度约为30nm的金属Ti，沉积在凹槽12内的金属Ti即形成抑制层2，如图13所示；第二步，将该半成品置于氯仿中并超声60min左右，以通过氯仿溶液去除纳米球掩膜1b，沉积于纳米球掩膜1b上的金属Ti一并被去除；第三步，用丙酮和乙醇溶液分别清洗Si衬底1表面10min，并用氩气或氮气吹干，即获得如图4所示的凹槽12内覆盖有抑制层2且具有Si纳米柱阵列 11的Si衬底1。
最后，将具有Si纳米柱阵列的Si衬底置于MBE生长室中进行外延生长。
具体来讲，第一步，在Si纳米柱阵列上生长一层厚度约2nm的AlN缓冲层；第二步，在AlN缓冲层上生长一层高度约为200nm的无掺杂的GaN，以形成第一GaN纳米柱，即可得到具有可控分布(区域选择性)的纳米柱阵列，可作为量子点生长的基础；第一GaN纳米柱在Si纳米柱阵列的顶面生长，而在凹槽对应的抑制生长区域由于抑制层的作用而使生长得到了抑制，如图16所示；第三步，在第一GaN纳米柱上生长一层厚度为3nm的AlN，再生长一层厚度为 1nm的Al1-xGaxN量子点，最后生长一层厚度为2nm的AlN，完成Al1-xGaxN 量子点结构的生长；也就是说，在本实施例的Al1-xGaxN量子点结构中，两层 Al1-wGawN间隔层中w的取值均为0；第四步，在Al1-xGaxN量子点结构上生长高度为30nm的p型掺杂的第二GaN纳米柱；由此，即完成了量子点外延结构的生长。
实施例2
首先，取一片Si衬底，用丙酮和乙醇溶液分别清洗Si衬底的表面10min，并将其置于氧离子环境中保持15min，完成亲水性处理。
然后，利用纳米球刻蚀工艺在该Si衬底上进行纳米图形化处理。
具体来讲，第一步，制备均匀分散的PS纳米球溶液，具体方法为用微量移液器量取PS纳米球分散液(质量百分数为10％，PS纳米球的直径为200nm) 和无水乙醇溶液置于小烧杯中，二者的体积比为1:2，将该溶液超声10min分散均匀，得到了均匀分散的PS纳米球溶液；第二步，PS纳米球在水表面进行预组装，具体方法为准备一个盛满去离子水的培养皿(水的表面积为S)，用微量移液器量取体积为V1的均匀分散的PS纳米球溶液(V1/S＝1μL/cm2)，分散到另一片经亲水性处理后的Si片上，再将该Si片以20°的倾斜角伸入去离子水中，可以观察到PS纳米球滑入水表面，逐渐在水表面形成一层有光泽的PS纳米球单层膜，在培养皿边缘处注入体积为V2的十二烷基硫酸钠溶液(浓度为1g/L， V2/S＝0.05μL/cm2)，使PS纳米球单层膜排列更加紧致和完整；第三步，将PS 纳米球单层膜转移至第一片Si衬底表面，具体方法为将第一片Si衬底以20°的倾斜角度沿着培养皿边缘轻轻插入去离子水中，待该Si衬底完全浸入PS纳米球单层膜下方时，慢慢提拉该Si衬底，将PS纳米球单层膜捞起，静置该Si衬底直至水分自然晾干，即可在Si衬底的表面上得到单层自主装的PS纳米球；第四步，调控PS纳米球中空隙的大小，具体为采用平板加热的方式，将平板加热到130℃，并将具有PS纳米球结构的Si衬底放在平板上加热10s，减小PS 纳米球之间空隙的大小，获得纳米球掩膜；第五步，通过电子束蒸发法(沉积速率为0.05nm/s)在具有纳米球掩膜的Si衬底上沉积厚度为20nm的金属Ni；第六步，用NMP溶液去除纳米球掩膜以及其表面的金属Ni，而沉积于PS纳米球之间的金属Ni则形成金属掩膜；第七步，采用感应耦合等离子体(简称ICP)刻蚀具有金属掩膜的Si衬底，刻蚀深度为500nm，金属掩膜之间的Si衬底被刻蚀掉形成凹槽，而位于金属掩膜下未被刻蚀的Si衬底即形成Si纳米柱阵列。
在本实施例中，Si纳米柱阵列中Si纳米柱的高度即为500nm，两相邻Si 纳米柱之间的间距为200nm，由此可以推算出从一个Si纳米柱的顶端到与之相邻的另一个Si纳米柱的底端之间的连线与Si纳米柱的高度方向之间的夹角约为 21.8°，未超过50°。
同时，本实施例中Si纳米柱阵列中Si纳米柱的顶面尺寸约为50nm。
再次，生长抑制层。
具体来讲，第一步，通过电子束蒸发法(沉积速率为0.1nm/s)向该Si衬底具有Si纳米柱阵列的一侧沉积一层厚度约为20nm的金属Ti，沉积在凹槽内的金属Ti即形成抑制层；第二步，将该半成品置于盐酸中去除金属掩膜；第三步，用丙酮和乙醇溶液分别清洗Si衬底表面10min，并用氩气或氮气吹干。
最后，将具有Si纳米柱阵列的Si衬底置于MBE生长室中进行外延生长。
具体来讲，第一步，在Si纳米柱阵列上生长一层厚度约5nm的AlN缓冲层；第二步，在AlN缓冲层上依次生长一层高度约为200nm的无掺杂GaN以及一层高度为200nm的n型Si掺杂的GaN，以形成第一GaN纳米柱；第三步，在第一GaN纳米柱上生长一层厚度为100nm的Al1- yGayN纳米柱，且该 Al1-yGayN纳米柱中Al的组分按照远离第一GaN纳米柱的方向由0渐变到30％；第四步，在Al1-yGayN纳米柱上先生长一层厚度为7nm的AlN，再生长一层厚度约为25nm的Al1-xGaxN量子点，重复上述AlN-Al1-xGaxN量子点四次后，最后生长一层厚度为7nm的AlN，完成Al1-xGaxN量子点结构的生长；也就是说，在本实施例的Al1-xGaxN量子点结构中，六层Al1-wGawN间隔层中w的取值均为 0；第五步，在Al1-xGaxN量子点结构上生长高度为30nm的p型掺杂的第二GaN 纳米柱；由此，即完成了量子点外延结构的生长。
多层Al1-xGaxN量子点结构的TEM图片如图17所示，其中该图仅用于示意性显示多层Al1-xGaxN量子点结构，其具体制作工艺与本实施例无严格对应关系；并且在该TEM图片中，偏白区域即为Al1-xGaxN量子点，而夹于两相邻的白色区域之间的暗色区域即为Al1-wGawN间隔层(w＝0)。
实施例3
首先，取一片Si衬底，用丙酮和乙醇溶液分别清洗Si衬底的表面12min，并将其置于氧离子环境中保持12min，完成亲水性处理。
然后，利用纳米压印工艺在该Si衬底上进行纳米图形化处理。
具体来讲，第一步，在Si衬底1表面涂覆一层压印胶1c，如图18所示；第二步，用模具将纳米图形转移至压印胶1c，其图形为四方排布的圆整列，直径为50nm，间距为200nm，并用紫外光源将其固化，在Si衬底1上形成压印胶掩膜1d，如图19所示；第三步，通过ICP刻蚀该具有压印胶掩膜1d的Si衬底1，刻蚀深度为400nm，压印胶掩膜1d之间的Si衬底1被刻蚀形成凹槽12，而被压印胶掩膜1d遮挡的Si衬底1即形成Si纳米柱阵列11，如图20所示。
在本实施例中，Si纳米柱阵列11中Si纳米柱的高度即为400nm，两相邻 Si纳米柱之间的间距为200nm，由此可以推算出从一个Si纳米柱的顶端到与之相邻的另一个Si纳米柱的底端之间的连线与Si纳米柱的高度方向之间的夹角约为26.6°，未超过50°。
同时，本实施例中Si纳米柱阵列中Si纳米柱的顶面尺寸约为30nm。
再次，生长抑制层2。
具体来讲，第一步，采用CVD在具有压印胶掩膜1d及Si纳米柱阵列11 的Si衬底1上生长一层厚度为50nm的SiO2，位于凹槽12内的SiO2即形成抑制层2，如图21所示；第二步，用去胶液将压印胶掩膜1d去除，位于压印胶掩膜1d表面的SiO2被一同去除；最后，将该半成品置于NMP或氯仿溶液并超声约50min，再用丙酮与乙醇溶液分别清洗Si衬底1的表面10min并用氮气吹干，即获得如图4所示的凹槽12内覆盖有抑制层2且具有Si纳米柱阵列11的Si衬底1。
最后，将具有Si纳米柱阵列的Si衬底置于MBE生长室中进行外延生长。
具体来讲，第一步，在Si纳米柱阵列上生长一层厚度约1nm的AlN缓冲层；第二步，在AlN缓冲层上依次生长一层高度约为3000nm的n型Si掺杂的 GaN，以形成第一GaN纳米柱；第三步，在第一GaN纳米柱上生长一层厚度为 50nm的n型Si掺杂的Al1-xGaxN纳米柱，且该Al1-xGaxN纳米柱中Al的组分按照远离第一GaN纳米柱的方向由0渐变到40％；第四步，在Al1-yGayN纳米柱上先生长一层厚度为3nm的AlN，再生长一层厚度为0.2nm的Al1-xGaxN量子点(x＝0.5)，重复上述AlN-Al1-xGaxN量子点十一次后，最后生长一层厚度为3nm 的AlN，完成Al1-xGaxN量子点结构的生长；也就是说，在本实施例的Al1-xGaxN 量子点结构中，十三层Al1- wGawN间隔层中w的取值均为0；第五步，在Al1-xGaxN 量子点结构上先生长一层高度为300nm的p型掺杂的Al1-zGazN纳米柱，且 Al1-zGazN纳米柱中Al的组分按照远离第一GaN纳米柱的方向由50％渐变到0，再生长一层高度为30nm的p型掺杂的第二GaN纳米柱；由此，即完成了量子点外延结构的生长。
如此，本实施例中通过设置多层较小厚度的Al1-wGawN间隔层和Al1-xGaxN 量子点，即形成了超晶格结构。
实施例4
首先，取一片Si衬底，用丙酮和乙醇溶液分别清洗Si衬底的表面15min，并将其置于氧离子环境中保持8min，完成亲水性处理。
然后，利用纳米球刻蚀工艺在该Si衬底上进行纳米图形化处理。
具体来讲，第一步，采用自组装工艺在Si衬底的表面制备一层均匀分散的 PS纳米球薄膜，PS纳米球的直径为300nm；第二步，用去胶机中的氧等离子体刻蚀PS纳米球，减小其直径，在Si衬底表面形成纳米球掩膜；第三步，用 ICP刻蚀该具有纳米球掩膜的Si衬底约5min，PS纳米球之间的Si衬底被刻蚀掉形成凹槽，而位于PS纳米球下未被刻蚀的Si衬底即形成Si纳米柱阵列。
在本实施例中，Si纳米柱阵列中Si纳米柱的高度为1000nm，两相邻Si纳米柱之间的间距为300nm，由此可以推算出从一个Si纳米柱的顶端到与之相邻的另一个Si纳米柱的底端之间的连线与Si纳米柱的高度方向之间的夹角约为 16.7°，未超过50°。
同时，本实施例中Si纳米柱阵列中Si纳米柱的顶面尺寸约为50nm。
再次，生长抑制层。
具体来讲，第一步，通过电子束蒸发法向该Si衬底具有Si纳米柱阵列的一侧沉积一层厚度约为50nm的金属Ti，沉积在凹槽内的金属Ti即形成抑制层；第二步，将该半成品置于氯仿中并超声100min左右，以通过氯仿溶液去除纳米球掩膜，沉积于纳米球掩膜上的金属Ti一并被去除；第三步，用丙酮和乙醇溶液分别清洗Si衬底表面20min，并用氩气或氮气吹干，即获得凹槽内覆盖有抑制层且具有Si纳米柱阵列的Si衬底。
最后，将具有Si纳米柱阵列的Si衬底置于MBE生长室中进行外延生长。
具体来讲，第一步，在Si纳米柱阵列上生长一层厚度约10nm的AlN缓冲层；第二步，在AlN缓冲层上依次生长一层高度约为100nm的无掺杂的GaN，以形成第一GaN纳米柱；第三步，在第一GaN纳米柱上生长一层n型Si掺杂且厚度为2000nm的Al1-yGayN纳米柱，且该Al1- yGayN纳米柱中Al的组分按照远离第一GaN纳米柱的方向由0渐变到40％；第四步，在Al1- yGayN纳米柱上先生长一层厚度为6nm的Al1-wGawN间隔层(w＝0.1)，再生长一层厚度为1nm的Al1-xGaxN量子点(x＝0.4)，然后生长一层厚度为3nm的Al1-wGawN间隔层 (w＝0.1)，再重复上述Al1-xGaxN量子点-Al1-wGawN间隔层二十次，完成Al1-xGaxN 量子点结构的生长；也就是说，在本实施例的Al1-xGaxN量子点结构中，二十二层Al1-wGawN间隔层中只有第一层厚度是6nm，其余均是3nm；第五步，在 Al1-xGaxN量子点结构上先生长一层高度为30nm的p型掺杂的Al1-zGazN纳米柱，且Al1-zGazN纳米柱中Al的组分按照远离第一GaN纳米柱的方向由40％渐变到0，再生长一层高度为300nm的p型掺杂的第二GaN纳米柱；由此，即完成了量子点外延结构的生长。
如此，本实施例中通过设置多层较小厚度的Al1-wGawN间隔层和Al1-xGaxN 量子点，即形成了超晶格结构。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。

Claims (10)

1.一种有序Si基Al1-xGaxN量子点的可控外延生长方法，其特征在于，包括步骤：
S1、提供一Si衬底；
S2、对所述Si衬底的表面进行纳米图形化处理，所述Si衬底的表面向内凹陷形成Si纳米柱阵列，并在所述Si纳米柱阵列之间的凹槽底部沉积形成抑制层；其中，所述Si纳米柱阵列中从一个Si纳米柱的顶端到与之相邻的另一个Si纳米柱的底端之间的连线与Si纳米柱的高度方向之间的夹角不超过50°；
S3、采用分子束外延法在所述Si纳米柱阵列上依次叠层生长AlN缓冲层、第一GaN纳米柱、Al1-xGaxN量子点结构、以及第二GaN纳米柱和/或Al1-zGazN纳米柱；其中，0＜x＜1，0＜z＜1。
2.根据权利要求1所述的可控外延生长方法，其特征在于，所述Al1-xGaxN量子点结构包括交替排列的Al1-wGawN间隔层和Al1-xGaxN量子点；其中，所述Al1-xGaxN量子点结构的第一层和最后一层均为Al1-wGawN间隔层，0≤w＜1且w＜x。
3.根据权利要求2所述的可控外延生长方法，其特征在于，所述Al1-xGaxN量子点的厚度为0.2nm～25nm，且所述Al1-xGaxN量子点结构的总厚度为1nm～180nm。
4.根据权利要求2所述的可控外延生长方法，其特征在于，所述Al1-xGaxN量子点结构中的多个Al1-xGaxN量子点中的Al的组分均匀分布或渐变分布。
5.根据权利要求1-4任一所述的可控外延生长方法，其特征在于，在所述步骤S3中，还包括在所述第一GaN纳米柱和所述Al1-xGaxN量子点结构之间生长Al1-yGayN纳米柱；其中，0＜y＜1。
6.根据权利要求5所述的可控外延生长方法，其特征在于，所述抑制层的厚度为5nm～100nm，所述抑制层的材料为金属Ti或SiO2；所述AlN缓冲层的厚度为1nm～20nm；所述第一GaN纳米柱的高度为100nm～3000nm，所述Al1-yGayN纳米柱的高度为50nm～2000nm；所述第二GaN纳米柱的高度为30nm～300nm，所述Al1-zGazN纳米柱的高度为30nm～300nm。
7.根据权利要求1-4任一所述的可控外延生长方法，其特征在于，所述Si纳米柱阵列中Si纳米柱的顶面尺寸不超过200nm。
8.根据权利要求5所述的可控外延生长方法，其特征在于，所述第一GaN纳米柱的材料为无掺杂GaN和/或n型掺杂GaN；所述Al1-yGayN纳米柱的材料为无掺杂Al1-yGayN和/或n型掺杂Al1-yGayN，和/或所述Al1-yGayN纳米柱中的Al的含量按照远离所述第一GaN纳米柱的方向增加；所述第二GaN纳米柱的材料为p型掺杂GaN；所述Al1-zGazN纳米柱的材料为p型掺杂Al1-zGazN，和/或所述Al1-zGazN纳米柱中的Al的含量按照远离所述第一GaN纳米柱的方向降低。
9.根据权利要求1-4任一所述的可控外延生长方法，其特征在于，所述抑制层的厚度为5nm～100nm，所述抑制层的材料为金属Ti或SiO2；所述AlN缓冲层的厚度为1nm～20nm；所述第一GaN纳米柱的高度为100nm～3000nm；所述第二GaN纳米柱的高度为30nm～300nm，所述Al1-zGazN纳米柱的高度为30nm～300nm。
10.根据权利要求1所述的可控外延生长方法，其特征在于，在所述步骤S2中，所述Si纳米柱阵列的制作方法为纳米球刻蚀工艺或纳米压印工艺。
CN201810542937.XA 2018-05-30 2018-05-30 有序Si基Al1-xGaxN量子点的可控外延生长方法 Active CN110556453B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810542937.XA CN110556453B (zh) 2018-05-30 2018-05-30 有序Si基Al1-xGaxN量子点的可控外延生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810542937.XA CN110556453B (zh) 2018-05-30 2018-05-30 有序Si基Al1-xGaxN量子点的可控外延生长方法

Publications (2)

Publication Number Publication Date
CN110556453A CN110556453A (zh) 2019-12-10
CN110556453B true CN110556453B (zh) 2020-11-06

Family

ID=68734250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810542937.XA Active CN110556453B (zh) 2018-05-30 2018-05-30 有序Si基Al1-xGaxN量子点的可控外延生长方法

Country Status (1)

Country Link
CN (1) CN110556453B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111362225B (zh) * 2020-03-17 2024-01-30 中国科学院半导体研究所 纳米针尖结构、复合结构及其制备方法
CN116387421A (zh) * 2023-04-04 2023-07-04 江苏第三代半导体研究院有限公司 Led器件外延结构及其制备方法和应用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112085B2 (en) * 2009-11-30 2015-08-18 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency broadband semiconductor nanowire devices
US20130032810A1 (en) * 2011-08-03 2013-02-07 Bridgelux, Inc. Led on silicon substrate using zinc-sulfide as buffer layer
EP2665100A3 (en) * 2012-05-14 2015-01-07 National Tsing Hua University Light-emitting diode display and method of producing the same
CN103383980B (zh) * 2013-06-25 2016-01-13 南京大学 一种利用紫外软压印制备有序氮化镓纳米柱阵列的方法

Also Published As

Publication number Publication date
CN110556453A (zh) 2019-12-10

Similar Documents

Publication Publication Date Title
US11264536B2 (en) Nanowires or nanopyramids grown on a graphene substrate
US9214596B2 (en) Compound semiconductor devices and methods for fabricating the same
TWI711072B (zh) 生長奈米線或奈米角錐體之方法
DE102012214559B4 (de) Graphen- und Nanoröhrchen-/Nanodraht-Transistor mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Verfahren zur Herstellung desselben
KR101209151B1 (ko) 양자점 제조방법 및 양자점을 포함하는 반도체 구조물
CN103378239B (zh) 外延结构体
US9076927B2 (en) (In,Ga,Al)N optoelectronic devices grown on relaxed (In,Ga,Al)N-on-GaN base layers
JP5464518B2 (ja) Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物半導体微細柱状結晶の製造方法
CN110556453B (zh) 有序Si基Al1-xGaxN量子点的可控外延生长方法
CN102290435A (zh) 一种大面积完美量子点及其阵列制造方法
Hsieh et al. InGaN–GaN nanorod light emitting arrays fabricated by silica nanomasks
CN108394857A (zh) 一种核壳GaN纳米线阵列的制备方法
CN104157759B (zh) 高密度高均匀InGaN量子点结构及生长方法
JP5043472B2 (ja) Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
KR101245893B1 (ko) 화합물 반도체 장치 및 화합물 반도체 제조방법
JP6153224B2 (ja) 表面の平坦性および結晶構造の完全性に優れたＧａＳｂ／ＩｎＡｓ／Ｓｉ（１１１）構造とその形成方法、並びにその構造を用いたＭＯＳデバイスおよび赤外線検出デバイス
KR20130017685A (ko) 대면적 나노임프린트 방법으로 패턴된 (111) 실리콘 기판위에 Ｖｏｌｍｅｒ―Ｗｅｂｅｒ 방법으로 성장한 ＩｎＧａＡｓ 나노선
US11799054B1 (en) Monochromatic emitters on coalesced selective area growth nanocolumns
JP6238360B2 (ja) ナノ構造の製造方法
JP5504468B2 (ja) 半導体量子ドット及び同形成方法
CN113451108A (zh) 一种超柔性透明半导体薄膜及其制备方法
Balakirev et al. Independent control of size and shape of GaAs nanostructures during droplet epitaxy using ultra-low arsenic flux
US7749787B2 (en) Method for forming quantum dots by alternate growth process
JP2004119763A (ja) ナノ構造の選択的形成方法
TWI513036B (zh) 單光子光源組件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant