JP7009358B2 - グラファイト基板上でのナノワイヤ又はナノピラミッドの成長方法 - Google Patents

グラファイト基板上でのナノワイヤ又はナノピラミッドの成長方法 Download PDF

Info

Publication number
JP7009358B2
JP7009358B2 JP2018504896A JP2018504896A JP7009358B2 JP 7009358 B2 JP7009358 B2 JP 7009358B2 JP 2018504896 A JP2018504896 A JP 2018504896A JP 2018504896 A JP2018504896 A JP 2018504896A JP 7009358 B2 JP7009358 B2 JP 7009358B2
Authority
JP
Japan
Prior art keywords
nanowires
nanopyramids
layer
substrate
graphite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018504896A
Other languages
English (en)
Other versions
JP2018529610A (ja
Inventor
キム、ドン－チョル
マリー ホーイアース、イダ
ムンシ、マジィド
オヴェ フィムランド、ビョルン
ヴェマン、ヘルゲ
レン、ディンディン
デーラージ、ダサ
Original Assignee
クラヨナノ エーエス
ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB1513567.6A external-priority patent/GB201513567D0/en
Priority claimed from GBGB1600162.0A external-priority patent/GB201600162D0/en
Application filed by クラヨナノ エーエス, ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー） filed Critical クラヨナノ エーエス
Publication of JP2018529610A publication Critical patent/JP2018529610A/ja
Application granted granted Critical
Publication of JP7009358B2 publication Critical patent/JP7009358B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、好ましくは有機金属気相エピタキシー法（ＭＯＶＰＥ）又は分子線エピタキシー（ＭＢＥ）を用いてボトムアップ法により成長させたナノワイヤ又はナノピラミッドアレイのための、透明で導電性且つフレキシブルな基板としての薄いグラファイト層の使用に関する。
近年、ナノテクノロジーが重要な工学分野となるにつれ、半導体ナノワイヤへの関心が高まっている。ナノワイヤは、著者によっては、ナノウィスカー、ナノロッド、ナノピラー、ナノコラム等ともよばれ、センサー、太陽電池からＬＥＤに至るまで様々な電気デバイス及び光電気デバイスにおいて重要な用途を見出している。
本願において、ナノワイヤという用語は、本質的に一次元形態の構造体、すなわちその幅又は直径がナノメートル寸法であり且つその長さが通常数百ｎｍ～数μｍの範囲内のものと解釈されるべきである。通常、ナノワイヤは、５００ｎｍ以下、例えば３５０ｎｍ以下、特に３００ｎｍ以下、例えば２００ｎｍ以下の少なくとも２つの寸法を有すると考えられる。
金属（例えば、Ｎｉ、Ｐｔ、Ａｕ）、半導体（例えば、Ｓｉ、ＩｎＰ、ＧａＮ、ＧａＡｓ、ＺｎＯ）、及び絶縁性（例えば、ＳｉＯ2、ＴｉＯ2）ナノワイヤを含む多くの異なるタイプのナノワイヤが存在する。本発明者らは主として、半導体ナノワイヤに関心があるが、以下詳細に説明する原理は、あらゆるナノワイヤ技術に適用可能であると考えられる。
従来、半導体ナノワイヤは、ナノワイヤ自体と同一の基板上に成長させていた（ホモエピタキシャル成長）。したがって、例えば、ＧａＡｓナノワイヤは、ＧａＡｓ基板上に成長させる。これは、もちろん、基板の結晶構造と成長するナノワイヤの結晶構造との格子整合を確実なものとする。基板及びナノワイヤの双方が、同一の結晶構造を有し得る。しかしながら、本発明は、グラファイト基板上に成長させるナノワイヤに関する。
グラファイト基板は、グラフェン又はその誘導体の単層又は複数層からなる基板である。グラフェンは、その最も微細な形態では、ハニカム格子パターンに配列された二重電子結合（ｓｐ2結合と呼ばれる）により結合された炭素原子の１原子層厚のシートである。グラファイト基板は、薄く、軽く、フレキシブルでありながら非常に強い。
ＩＴＯ、ＺｎＯ／Ａｇ／ＺｎＯ、ＴｉＯ2／Ａｇ／ＴｉＯ2などの他の既存の透明導電体と比較して、グラフェンは非特許文献１の最近のレビュー論文に説明されているように優れた光電特性を有することが実証されている。
グラフェン上でナノワイヤを成長させることは、新しいことではない。特許文献１では、分子線エピタキシーを用いてグラフェン基板上で半導体ナノワイヤを成長させることについて検討されている。特許文献２は、グラフェン上に成長させたナノワイヤ上にグラフェントップコンタクトを使用する特許文献１の開示事項の改良に関するものである。
多くの用途において、ナノワイヤを、基板表面に垂直に成長させ得ることは重要なことである。半導体ナノワイヤは、通常、［１１１］方向（立方晶構造の場合）又は［０００１］方向（六方晶構造の場合）に成長する。これは、基板の表面原子が六方対称に配置されている場合、基板表面は、（１１１）又は（０００１）配向でなければならないことを意味する。
しかしながら、グラフェン基板上におけるナノワイヤの核生成が困難であるという一つの問題がある。グラフェンの表面には、ダングリングボンドが存在しないため、ナノワイヤが成長することは困難である。また、グラフェンは不活性であることから、成長するナノワイヤと基板との間の反応は見込めない。
国際公開第２０１２／０８０２５２号 国際公開第２０１３／１０４７２３号
Nature Photonics 4（2010）611
本発明は、とりわけ、グラフェン表面の官能化、又はグラフェン表面上に新しい層若しくは小さなアイランドを含み、その上でナノワイヤの核生成を促進することに関する。その一方で、本発明者らは、グラフェンの強度、柔軟性、透明性及び導電性の点において、その顕著な特性からさらに恩恵を享受する。
本発明者らは、驚くべきことに、様々な方法でナノワイヤ又はナノピラミッドの核生成を改善できることを見出した。
従って、本発明は、一態様において、
（Ｉ）グラファイト基板を準備し、高温で前記グラファイト基板上にＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ又はＡｌＧａ（Ｉｎ）Ｎを堆積し、前記化合物のバッファ層又はナノスケール核生成アイランドを形成することと、
（ＩＩ）好ましくはＭＯＶＰＥ又はＭＢＥにより、グラファイト基板上の前記バッファ層又は核生成アイランド上に、複数の半導体ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッド、好ましくはＩＩＩ族窒化物ナノワイヤ又はナノピラミッドを成長させることと
を含む、ナノワイヤ又はナノピラミッドの成長方法を提供する。
本発明は、別の態様において、
（Ｉ）グラファイト基板を準備し、前記グラファイト基板を高温で窒素プラズマにより処理し、前記グラファイト基板に窒素を取り込むこと又は／及び原子ステップ／レッジを形成することと、
（ＩＩ）好ましくはＭＯＶＰＥ又はＭＢＥにより、処理したグラファイト表面上に複数の半導体ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッドを成長させることと、
を含む、ナノワイヤ又はナノピラミッドの成長方法を提供する。
本発明は、別の態様において、
（Ｉ）グラファイト基板を準備し、前記グラファイト基板上にＡｌを堆積し、Ａｌ層又はナノスケールＡｌアイランドを形成することと、
（ＩＩ）前記Ａｌ層又はナノスケールＡｌアイランドを、例えば、Ａｓ及び／又はＳｂなど、少なくとも１種のＶ族種のフラックスに曝露することにより、例えば、ＡｌＡｓ、ＡｌＡｓＳｂ又はＡｌＳｂなど、Ａｌ－Ｖ族化合物のバッファ層又はナノスケールアイランドを形成することと、
（ＩＩＩ）好ましくはＭＯＶＰＥ又はＭＢＥにより、グラファイト基板上の前記バッファ層又はナノスケールアイランド上に、複数の半導体ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッド、好ましくはＧａＡｓ及び／又はＧａＡｓＳｂを含むナノワイヤ又はナノピラミッドを成長させることと、
を含む、ナノワイヤ又はナノピラミッドの成長方法を提供する。
理想的には、少なくとも１つのＶ族種は、Ｎではない。従って、本発明は、別の態様において、
（Ｉ）グラファイト基板を準備し、前記グラファイト基板上にＡｌを堆積し、Ａｌ層又はナノスケールＡｌアイランドを形成することと、
（ＩＩ）前記Ａｌ層又はナノスケールＡｌアイランドを、例えば、Ａｓ及び／又はＳｂなど、少なくとも１種のＮではないＶ族種のフラックスに曝露することにより、例えば、ＡｌＡｓ、ＡｌＡｓＳｂ又はＡｌＳｂなど、Ａｌ－ＮではないＶ族化合物のバッファ層又はナノスケールアイランドを形成することと、
（ＩＩＩ）好ましくはＭＯＶＰＥ又はＭＢＥにより、複数の半導体ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッド、好ましくは、ＧａＡｓ及び／又はＧａＡｓＳｂを含むナノワイヤ又はナノピラミッドを、グラファイト基板上の前記バッファ層又はナノスケールアイランド上に成長させることと、
を含むナノワイヤ又はナノピラミッドの成長方法を提供する。
好ましい実施形態において、Ｖ族種は、Ａｓ若しくはＳｂ又はそれらの混合物などのＶ族元素である。Ｖ族元素は、Ａｓ2及びＳｂ2などの元素の単量体、二量体、三量体又は四量体の形態であってもよい。
本発明は、別の態様において、
（Ｉ）グラファイト基板を準備し、任意に高温で、酸素プラズマ又はオゾン、例えばＵＶオゾンにより、前記グラファイト基板を処理し、グラファイト基板表面上に原子ステップ／レッジを形成する、及び／又は、その表面上にエポキシド基（Ｃ－Ｏ）を有する酸化グラフェンを形成することと、
（ＩＩ）水素の存在下で工程（Ｉ）の処理した基板をアニールし、前記Ｃ－Ｏ結合の少なくとも一部をＣ－Ｈ結合に変換することと、
（ＩＩＩ）好ましくはＭＯＶＰＥ又はＭＢＥにより、工程（ＩＩ）のアニールされた表面上に、複数の半導体ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッドを成長させることと、
を含む、ナノワイヤ又はナノピラミッドの成長方法を提供する。
本発明は、別の態様において、
（Ｉ）グラファイト基板を準備し、前記グラファイト基板上にＡｌ層を堆積することと、
（ＩＩ）前記Ａｌ層の少なくともトップ部を酸化し、酸化Ａｌ層を形成することと、
（ＩＩＩ）前記酸化Ａｌ層上にアモルファスＳｉ層を堆積することと、
（ＩＶ）Ａｌ層とアモルファスＳｉ層との交換と、アモルファスＳｉの金属誘起結晶化（ＭＩＣ）とを生じさせるために加熱し、結晶化Ｓｉ層を形成することと、
（Ｖ）Ａｌ層及び酸化物層を、例えばエッチングにより、除去することと、
（ＶＩ）好ましくはＭＯＶＰＥ又はＭＢＥにより、その後の結晶化Ｓｉ層上に複数の半導体ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッドを成長させることと、
を含む、ナノワイヤ又はナノピラミッドの成長方法を提供する。
本発明は、別の態様において、上記に定義した方法により得られる生成物を提供する。
本発明は、別の態様において、例えば、太陽電池、発光デバイス又は光検出器など、先に定義した生成物を含む、電子デバイスなどのデバイスを提供する。
図１（ａ）は、グラファイト基板上のバッファ層の堆積、それに続くナノワイヤ成長の概略図を示す。 図１（ｂ）は、グラファイト基板上の核生成アイランドの堆積、それに続くナノワイヤ成長の概略図を示す。 図２は、核生成アイランドの形成及びナノワイヤ成長スキームの代表的結果を示す。（ａ）ＭＯＶＰＥによりグラフェン上に成長したＡｌＧａＮ核生成アイランドのＳＥＭ像。（ｂ）ＭＯＶＰＥによるグラフェン上のＡｌＧａＮ核生成アイランド上に成長したＧａＮナノワイヤのＳＥＭ像。挿入図：グラフェン上のＡｌＧａＮ核生成アイランド無しでのＧａＮ成長のＳＥＭ像であり、垂直ＧａＮナノワイヤの成長は見られない。 図３（ａ）は、ＡｌＧａＮ核生成アイランドを用いてグラフェン上に成長させたＧａＮナノワイヤの断面高分解能走査透過型電子顕微鏡（ＳＴＥＭ）画像である。図３（ｂ）は、（ａ）と同じナノワイヤの高角度散乱暗視野ＳＴＥＭ像であり、ＡｌＧａＮ核生成アイランドを示す。 図４ａは、規則的なアレイに成長させた本発明の（Ａｌ）ＧａＮナノピラミッドのＳＥＭ像である。ＡｌＧａＮ核生成アイランドを成長させた後、気相中Ａｌを３％含むＡｌＧａＮを１５０秒間成長させた。図４ｂは、前記ナノピラミッドのクローズアップ画像である。 図５は、（ａ）グラファイトフレーク上のナノワイヤの成長及びナノワイヤに対するトップ及びボトムコンタクトを示す概略図である。 ＭＢＥによる多層グラフェンフレーク上の選択成長させたＧａＮナノワイヤの斜視ＳＥＭ像（ｂ）。 ＭＢＥによる多層グラフェンフレーク上の選択成長させたＧａＮナノワイヤの分解能ＳＥＭ像（ｃ）。 図６は、初期グラファイト基板上の核生成を増強するために、ＡｌＡｓＳｂナノスケールアイランドを用いてＭＢＥにより成長させた自己触媒ＧａＡｓＳｂナノワイヤのＳＥＭ像を示す。挿入図：垂直ＧａＡｓＳｂナノワイヤの拡大図。 図７は、（ａ）ＵＶ－オゾン並びに（ｂ）Ａｒ雰囲気中でのＵＶ－オゾン及びＨ2アニーリングによるグラファイトの処理後の原子間力顕微鏡（ＡＦＭ）トポグラフィ画像を示す。 図８（ａ）は、ＵＶオゾンによる処理後のグラファイト表面の、図６（ａ）の実線に沿ったＡＦＭ高さプロファイルを示す。図８（ｂ）は、ＵＶ－オゾン処理及びその後のＡｒ雰囲気中でのＨ2アニーリング後のグラファイト表面の、図６（ｂ）の破線に沿ったＡＦＭ高さプロファイルを示し、原子ステップとレッジの形成を示す。（その後、ナノワイヤ又はナノピラミッドを、処理されたグラファイト基板上で成長させる。） 図９（ａ）は、未処理の初期グラファイト表面上で成長させたＧａＡｓＳｂナノワイヤのＳＥＭ像を示す。図９（ｂ）は、ＵＶオゾン処理し、Ｈ2アニール処理したグラファイト表面上で成長させたＧａＡｓＳｂナノワイヤのＳＥＭ像を示す。 図１０は、熱活性化によりアモルファスシリコン（ａ－Ｓｉ）層３がアルミニウム金属層２を介して拡散するグラフェン層１上のシリコンのアルミニウム誘起結晶化（ＭＩＣ）の主要なプロセス工程を示す。 図１１は、ＭＩＣシリコンで覆われたアモルファス（ＳｉＯ2）基板上にＭＢＥによって成長させた自己触媒ＧａＡｓナノワイヤのＳＥＭ像を示す。
［定義］
ＩＩＩ－Ｖ族化合物半導体とは、ＩＩＩ族から少なくとも１つの元素とＶ族から少なくとも１つの元素とを含むものを意味する。各族から２つ以上の元素が含まれていてもよく、例えば、ＩｎＧａＡｓ、ＡｌＧａＮ（すなわち、三元化合物）、ＡｌＩｎＧａＮ（すなわち、四元化合物）などであってもよい。半導体ナノワイヤ又はナノピラミッドという用語は、ＩＩＩ－Ｖ族元素から成る半導体物質から作られるナノワイヤ又はナノピラミッドのことを指す。
本明細書において使用するナノワイヤという用語は、ナノメートル寸法の固体のワイヤー状構造を指す。ナノワイヤは、好ましくは、ナノワイヤの大部分、例えば、その長さの少なくとも７５％にわたって均一な直径を有する。ナノワイヤという用語は、ナノロッド、ナノピラー、ナノコラム又はナノウィスカーの使用を包含するものであり、それらのいくつかは、テーパー状末端構造を有する場合もある。ナノワイヤは、本質的に、その幅又は直径がナノメートル寸法であり且つその長さが通常数百ｎｍ～数μｍの範囲内である一次元形態であるといえる。理想的には、ナノワイヤの直径は、５００ｎｍ以下である。理想的には、ナノワイヤ直径は、５０～５００ｎｍであるが、直径は、数ミクロンを超えてもよい（マイクロワイヤと呼ばれる）。
理想的には、ナノワイヤのベース及びナノワイヤのトップの直径は、ほぼ同一（例えば、互いの２０％以内）であるべきである。当然のことながら、基板は、複数のナノワイヤを担持する。これは、ナノワイヤのアレイと呼ばれることもある。
ナノピラミッドという用語は、固体ピラミッド型構造を指す。本明細書において、ピラミッド型（pyramidal）という用語は、一般にベースの中心上の（ほぼ）単一の点に向かって側面が先細になるベースを有する構造を定義するのに使用されている。当然のことながら、単一の頂点が面取りされたように見える場合もある。ナノピラミッドは、３～８面又は４～７面など、複数の面を有していてもよい。従って、ナノピラミッドのベースは、正方形、五角形、六角形、七角形、八角形などであってもよい。ピラミッドは、面がベースから中心点に向かって先細になる（従って、三角形の面を形成する）ように形成される。ベース自体は、ピラミッド構造を形成すべく先細になり始めるまでは、断面が均一な部分を有していてもよい。従って、ベースの厚さは２００ｎｍ以下、例えば、５０ｎｍであってもよい。
ナノピラミッドのベースは、その最も広い点で直径が５０及び５００ｎｍであり得る。ナノピラミッドの高さは５００ｎｍ～数ミクロンであってもよい。
当然のことながら、基板は、複数のナノワイヤ又はナノピラミッドを担持する。これは、ナノワイヤ又はナノピラミッドのアレイと呼ばれることもある。
基板用又は場合によってはトップコンタクト用のグラファイト層は、単層又は複数層のグラフェン若しくはその誘導体から成る膜である。グラフェンという用語は、ハニカム結晶構造のｓｐ2結合炭素原子の平面シートを指す。
エピタキシーという用語は、「上方に（above）」を意味するギリシャ語起源のｅｐｉと、「規則正しい状態に（in ordered manner）」を意味するｔａｘｉｓに由来する。ナノワイヤ又はナノピラミッドの原子配列は、基板の結晶構造に基づく。これは当技術分野でよく使用される用語である。本明細書において、エピタキシャル成長とは、基板の配向を模倣する、或いは、対象の実施形態によって、Ｓｉ層、バッファ層又は核生成アイランドの配向を模倣するナノワイヤ又はナノピラミッドの基板上での成長を意味する。
ＭＢＥは、結晶基板上に堆積物を形成する方法である。ＭＢＥプロセスは、真空中で結晶基板を加熱して、基板の格子構造を活性化させることにより行われる。その後、原子ビーム又は分子量ビームを基板表面に指向させる。上記で用いた元素という用語は、その元素の原子、分子又はイオンの適用を包含するものとする。指向させた原子又は分子が基板の表面に到達すると、指向させた原子又は分子は、以下に詳細に説明するように、基板の活性化された格子構造又は触媒液滴にぶつかる。時間の経過と共に、入射原子がナノワイヤを形成する。
有機金属気相成長法（ＭＯＣＶＤ）とも呼ばれるＭＯＶＰＥは、結晶基板上に堆積物を形成するためのＭＢＥの代替方法である。ＭＯＶＰＥの場合、堆積材料は有機金属前駆体の形態で供給され、高温の基板に到達すると分解し、基板表面に原子が残る。さらに、この方法は、基板表面全体にわたって堆積材料（原子／分子）を運ぶためにキャリアガス（通常、Ｈ2及び／又はＮ2）を必要とする。他の原子と反応するこれらの原子は、基板表面上にエピタキシャル層を形成する。堆積パラメーターを注意深く選択することにより、ナノワイヤが形成される。
ＭＩＣという用語は、金属誘導結晶化（metal-induced crystallization：ＭＩＣ）を表す。グラファイト基板が、順にＡｌ層、酸化Ａｌ層及びアモルファスＳｉ層を担持する構造体を形成してもよい。その後、Ａｌ層及びＳｉ層の位置を入れ替えるために組成物を加熱することが可能である。
本発明は、ナノワイヤ若しくはナノピラミッド成長用基板として又はナノワイヤ若しくはナノピラミッドが成長する別の層を担持するための基板としての、グラファイト層の使用に関する。理想的には、グラファイト層は、透明で導電性且つフレキシブルである。半導体ナノワイヤ又はナノピラミッドアレイは、好ましくは前記グラファイト基板又は存在する最上層からエピタキシャル成長した複数のナノワイヤ又はナノピラミッドを含む。
ナノワイヤ又はナノピラミッドをエピタキシャル成長させることにより、形成された材料に均質性が付与され、例えば、機械的、光学的又は電気的特性など、様々な最終特性を向上させ得る。
エピタキシャルナノワイヤ又はナノピラミッドは、気体、液体又は固体の前駆体から成長させてもよい。基板は、種結晶としての機能を果たすため、堆積したナノワイヤ又はナノピラミッドは、基板と同様の格子構造及び配向になり得る。これは、多結晶膜又はアモルファス膜を単結晶基板上にさえ堆積させる、他の薄膜堆積方法とは異なる。
［ナノワイヤ又はナノピラミッド成長用基板］
ナノワイヤ又はナノピラミッドを成長させるために使用される基板は、グラファイト基板であり、特にグラフェンである。本明細書で使用するグラフェンという用語は、ハニカム（六方晶）結晶格子に高密度に充填されたｓｐ2結合炭素原子の平面シートのことを指す。このグラファイト基板は、好ましくは厚さ２０ｎｍ以下とする。理想的には、１０層以下、好ましくは５層以下のグラフェン又はその誘導体（これは、数層グラフェンと呼ばれる）を含むものとする。特に好ましいのは、グラフェンの１原子厚の平面シートである。
結晶又は「フレーク」形態のグラファイトは、積層された多くのグラフェンシート（すなわち、１１シート以上）から成る。よって、グラファイト基板とは、１枚又は複数枚のグラフェンシートから形成されたものを意味する。
基板の厚さは一般に、２０ｎｍ以下であることが好ましい。グラフェンシートを積層し、面間隔が０．３３５ｎｍのグラファイトを形成する。好ましいグラファイト基板は、そのような層をほんの数層有するのみであり、理想的には厚さが１０ｎｍ未満であってもよい。更により好ましくは、グラファイト基板の厚さは５ｎｍ以下であってもよい。一般に、基板の面積は制限されない。この面積は、０．５ｍｍ2以上、例えば、５ｍｍ2以下又はそれ以上、例えば１０ｃｍ2以下と大きくてもよい。よって、基板の面積は、実用性により制限されるだけである。
非常に好ましい実施形態において、基板は、単結晶グラファイトであるキッシュグラファイトから剥離された積層基板であるか、又は高配向性熱分解グラファイト（ＨＯＰＧ）である。或いは、基板は、化学蒸着（ＣＶＤ）法を用いて、Ｎｉ膜又はＣｕ箔上に成長させることも可能である。基板は、例えば、Ｃｕ、Ｎｉ又はＰｔから成る金属膜又は金属箔上、Ｓｉ及びＧｅなどの半導体上、並びにＳｉＯ2及びＡｌ2Ｏ3などの絶縁体上の化学蒸着（ＣＶＤ）成長グラフェン基板であり得る。高温でのＳｉ昇華によりＳｉＣ膜上に成長させた高品質のグラフェンも使用可能である。
これらの成長させたグラファイト層は、成長基板から剥離し、移動させることができる。例えば、ＣＶＤ成長グラファイト層は、エッチングにより又は電気化学的剥離法によりＮｉ又はＣｕ膜などの金属箔から化学的に剥離することができる。次いで、剥離後のグラファイト層は、ナノワイヤ又はナノピラミッド成長用の支持基板に移動させ堆積する。剥離及び移動中、電子ビームレジスト又はフォトレジストを用いて、薄いグラフェン層を支持してもよい。これらの支持材料は、堆積後にアセトンにより容易に除去することができる。
しかしながら、上述の如く、グラフェン表面上での核生成は困難であるため、本発明者らは、グラフェン表面を改質するか、又はグラフェン表面上に別の層を付加することにより、核生成を改善するための様々な方法を提案する。
第１の実施形態では、薄いバッファ層又はナノスケール核生成アイランドを、グラファイト表面上に成長させることが可能である。バッファ層は、ＧａＮなどのナノワイヤ又はナノピラミッドの極性及び配向を制御すると共に、密度を高めるＡｌＮ又はＡｌＧａＮ又はＡｌＧａＩｎＮ又はＩｎＧａＮから作り得る。ＡｌＮバッファ層の使用は、Ｓｉ基板上のＧａＮナノワイヤ又はナノピラミッド成長に関して、既に報告されている（Nanotechnology 26（2015）085605）が、グラファイト基板上での使用ではない。グラファイト基板上のバッファ層は、マイグレーション・エンハンスト・エピタキシー（ＭＥＥ：migration enhanced epitaxy）により成長させることができる。温度及びＶ／ＩＩＩ比などの成長条件や、バッファ層の厚さ、ナノワイヤ又はナノピラミッドの密度、配列及び極性の調整は、制御することができる。
別のプロセスにおいて、本発明者らは、バッファ層を使用する代わりに、グラファイト基板上のＡｌＮ又はＡｌＧａＮ又はＡｌＧａＩｎＮ又はＩｎＧａＮのナノスケール核生成アイランドを用いて、ナノワイヤ又はナノピラミッドの成長を促進できることを見出した。これらの核生成アイランドは、ナノワイヤ又はナノピラミッドの密度を高め、極性及び配列を制御する。より具体的には、グラファイト基板上にＡｌＧａＮアイランドを成長させることができる。アイランドの密度は、アイランドの成長時間を長くすることにより増加させることができる。その後、ナノワイヤ又はナノピラミッド成長（例えば、ＧａＮ又はＡｌＧａＮ）を当該アイランド上で開始させることができる。
バッファ層と比較して、核生成アイランドを使用することには、いくつかの付加的な利点がある。例えば、グラファイト表面は、グラフェンの透明性を低下させ得るバッファ層により被覆されない。更に、核生成アイランドサイズ（通常、５～２０ｎｍ）がナノワイヤ又はナノピラミッド直径（通常、５０～５００ｎｍ）よりもはるかに小さいため、ナノワイヤ又はナノピラミッドとグラフェンとの間の電気伝導経路はほとんど損なわれることはなく、特に、バッファ層がドープされていないか又はナノワイヤ若しくはナノピラミッド（例えば、ＧａＮ及びＩｎＧａＮ）よりも高いバンドギャップ（例えば、ＡｌＮ及びＡｌＧａＮ）を有する場合に関して言える。
別の実施形態では、ナノワイヤ又はナノピラミッド成長に先立って、グラファイト表面を窒素プラズマに曝露することにより、置換型不純物としての窒素の取り込み又は／及びその表面上のレッジ及びステップエッジの形成、好ましくはその両方をもたらす。原子レッジは、上述のようにナノワイヤ又はナノピラミッドの核生成を促進する。窒素を含むことにより、フェルミ準位、ひいてはグラファイト基板の電子構造を変化させる（Nano Lett。8、4373、（2008））。また、窒素を含むことにより、グラファイト基板の化学反応性も向上し、表面上でのナノワイヤ又はナノピラミッド核生成がより容易にもなる。特に、窒素プラズマと組み合わせたグラフェンのｎ型ドーピングなどのドーピングにより、ナノワイヤ又はナノピラミッド成長及びその後のデバイス製造が容易になり得る。
別のプロセスでは、本発明は、グラファイト基板上にＡｌＡｓ、ＡｌＡｓＳｂ又はＡｌＳｂなどのＡｌ－Ｖ族化合物のバッファ層又はナノスケールアイランドを導入することに関する。
まず、Ａｌがグラファイト基板上に堆積され、グラファイト基板上に薄いＡｌ層又はナノスケールＡｌアイランドを形成する。結合エネルギーが比較的高く、よってＡｌ原子（adatoms）の拡散係数が低いため、Ａｌはグラファイト表面に付着する傾向がある。Ａｓ及び／又はＳｂフラックスなどのＶ族元素フラックスを上記Ａｌ層又はナノスケールアイランドに供給することにより、ＡｌＡｓ、ＡｌＡｓＳｂ又はＡｌＳｂなどのＡｌ－Ｖ族化合物のバッファ層又はナノスケールアイランドを形成する。バッファ層又はナノスケールアイランドの導入による表面エネルギーの変化が、ナノワイヤ又はナノピラミッドの核生成及び成長を促進する。フラックスは、Ａｓ2及びＳｂ2などの単量体、二量体、三量体又は四量体の形態であってもよい。
特に、公称厚さ０．０１～２ｎｍのＡｌ層を、グラファイト基板上に、例えば５００～７００℃の温度で堆積する。次いで、この層を、０．０５～５×１０-6Ｔｏｒｒ、例えば１～３×１０-6Ｔｏｒｒなどの範囲で、Ａｓ及び／又はＳｂフラックスを供給することにより、ＡｌＡｓ、ＡｌＡｓＳｂ若しくはＡｌＳｂのバッファ層又はナノスケールアイランドに変換する。次に、Ｇａフラックスのみを供給し、好ましくはＭＯＶＰＥ又はＭＢＥにより、グラファイト基板上の前記バッファ層又は核生成アイランド上における、複数の半導体ＩＩＩ－Ｖ族ナノワイヤ、好ましくはＧａＡｓ及び／又はＧａＡｓＳｂを含むナノワイヤの成長を触媒することにより、前記バッファ層又はナノスケールアイランド上にＧａ液滴を形成する。ナノワイヤは、基板に対して垂直に成長するのが好ましい。
さらなる実施形態では、単一又は複数の原子層の欠陥及び孔がグラファイト基板上で深く形成される。我々は、これらの欠陥又は孔をステップ又はレッジとも呼ぶ。よって、すなわち、グラファイト基板上に、ナノワイヤ又はナノピラミッドの核生成を促進する多くのステップが形成される。これは、酸素プラズマによる処理又はオゾン、例えばＵＶとオゾンによる処理により実現できる。この処理は、１００℃以上、理想的には１２５～１７５℃、例えば１５０℃などの高温で行うことが好ましい。エッチングプロセスは、これらのわずかに高い温度でより良好に行われるようである。更に、高温の使用により、以下に説明するアニーリングプロセスが開始される。
ステップ又はレッジの導入に加えて、或いは、ステップ又はレッジの導入に代えて、この処理は、通常グラファイト表面上のエポキシド基の形成により、グラファイト層の表面に酸素原子を導入する。好ましくは、この処理は、グラファイト層の表面にレッジ／ステップ及び酸素原子の両方を導入する。処理プロセスにおける高温の使用はまた、エッチングプロセス（すなわち、レッジの形成）も促進し得る。
この表面処理により、グラファイト基板の表面に孔及び欠陥を有する粗いグラファイト表面が形成され、炭素ダングリングボンドが酸素原子と結合することが好ましい。基板表面上へのレッジの導入により、表面粗さが増加し、基板の表面電位が変動し、基板上での核生成がより容易になる。
ＵＶオゾン又は酸素プラズマにより処理されたグラファイト基板の表面は、それ自体を、ナノワイヤ又はナノピラミッド核生成のための表面として使用することができる。しかしながら、本発明者らは、処理されたグラファイト基板を水素でアニールすることにより、ナノワイヤ又はナノピラミッド核生成のためのより興味深い表面が得られることを見出した。
従って、特に、オゾン又は酸素プラズマにより処理されたグラファイト基板は、通常、不活性雰囲気中で水素の存在下でアニールする。アニーリングプロセスは、１００～５００℃、例えば２５０～４００℃といった温度で行い得る。好適なグラフェン処理プロセスは、Science 330（2010）655に記載されている。不活性ガスは、通常、窒素、又はアルゴンなどの希ガスである。アニーリングプロセスは、レッジのエポキシド表面基をＣ－Ｈ基に還元することにより、ナノワイヤ又はナノピラミッド核生成、引いてはナノワイヤ又はナノピラミッド成長のための改善された表面を提供する。理論によって制限されることを望むものではないが、Ｃ－Ｈ結合は、ナノワイヤ又はナノピラミッドの成長に使用される高温で破壊され、表面には、ナノワイヤ又はナノピラミッド核生成が生じるためのダングリングボンドが残ると考えられる。また、酸素又はオゾン処理は、グラファイト基板の垂直エッチングを引き起こすことにより、レッジ／ステップの導入を引き起こすと考えられる。アニーリングプロセスは、横方向のエッチングにより基板表面全体の表面粗さを増加させる。
最後の実施形態において、本発明は、金属誘起結晶化（ＭＩＣ）プロセスを用いてグラファイト基板上に結晶Ｓｉ層、特にα結晶Ｓｉ（１１１）層を導入することに関する。この結晶性Ｓｉ層は、［１１１］方向のナノワイヤ又はナノピラミッドの成長を可能にすることにより、垂直ナノワイヤ又はナノピラミッドの形成を可能にする。
しかしながら、Ｓｉ（１１１）層をグラファイト基板上に直接導入することは非常に困難である。従って、本発明者らは、最初に基板上にＡｌ層を導入することを提案する。このＡｌ層は、電子ビーム蒸着又は熱蒸着、原子層堆積（ＡＬＤ）、ＣＶＤなどの任意の公知の技術により堆積することができる。特に、本発明者らは、Ａｌの電子ビーム蒸着を使用し得ることを明らかにした。これは、前記プロセスにおいて、グラファイト表面が確実に損傷されないようにするものである。
理想的には、グラファイト表面は、ナノワイヤが核生成するこれらのスポットでのみ改質され、グラファイト表面の残りの部分は、ナノワイヤ間又はナノピラミッド間のグラファイト表面の良好な電気的特性を維持するため、損傷を受けていない状態であるべきである。
Ａｌ層の厚さは、好ましくは、１０～３０ｎｍである。このＡｌ層の最上層の原子層は、好ましくは、Ａｌを空気などの酸素源に曝露することにより酸化する。最上層の原子層は、好ましくは、Ａｌ層の上部約５ｎｍに相当する。
その後、酸化Ａｌ層（酸化アルミニウム層）の上にＳｉ層を適用する。ここでも、同じ適用技術を用いることができる。Ｓｉ層はこの時点でアモルファスである。従って、好ましくは、グラファイト基板がＡｌ層、酸化Ａｌ層及びアモルファスＳｉ層をこの順に担持する構造体を形成する。Ｓｉ層の厚さは、５～５０ｎｍであり得る。
次いで、Ａｌ層及びＳｉ層の位置を入れ替えるために組成物を加熱することが可能である。アニーリングは、３００～５００℃の温度で行い得る。通常、アニーリングは、不活性雰囲気、例えば窒素雰囲気中で行われる。
理論によって制限されることを望むものではないが、一般に、任意の基板上の堆積されたままの状態のＡｌ層は、粒子が優先配向を持たない多結晶である。この段階では、Ｓｉ層もアモルファスであり、アニーリング前に結晶Ｓｉは存在しない。従って、最初の二重層は、薄い酸化物界面を有し、多結晶Ａｌとその上のアモルファスＳｉからなる。アニーリングに際して、Ｓｉ原子がＡｌ層中に拡散し、自発的に結晶核を形成する。駆動力は、Ｓｉのアモルファス相と結晶相との間の自由エネルギーの差である。結晶化プロセスの終わりには、Ａｌ層とＳｉ層は最初の積層位置が入れ替わっている。すなわち、Ａｌ層がスタックの上にある。通常、（Ｓｉ）Ａｌ酸化物層が、この時点でＡｌ層とＳｉ層との間に位置する。Ｓｉ粒子の結晶化は、Ａｌ層の結晶性とその酸化条件によって決まる。
同様のプロセスが、Nano Lett. 13, 2743 (2013)に記載されている。同様の開示が、J. Appl. Phys. 115, 094301 (2014)にも見られる。しかしながら、これらの参考文献は、導電性基板、特にグラファイト基板上でこのプロセスを実施していない。更に、スパッタリング法を用いて、（１１１）配向Ｓｉ膜の結晶化のための（１１１）配向Ａｌ層を基板上に堆積させた。しかしながら、スパッタリングによるＡｌの堆積は、グラファイト基板には適していない。スパッタリングプロセス中に生成されたプラズマ中の高エネルギーイオンにより、グラフェン中の炭素結合が損傷しやすい可能性がある。
本発明者らは、グラフェン上でのＡｌの電子ビーム蒸着により、Ａｌ層が好ましい（１１１）配向を有することができ、これは、アモルファスＳｉＯ2基板上と比較して、大きく促進されていることを見出した。これにより、この後、グラフェン基板に何ら損傷を与えることなく、ＡＩＣプロセス後にグラフェン上に高度に（１１１）配向したＳｉ膜が得られる。
そして、好ましくはＡｌ層（並びに２つの層の間の任意の（Ｓｉ）Ａｌ酸化物）のエッチングによって、Ａｌ層を除去することにより、グラファイト基板上の主に（１１１）結晶質ナノ構造Ｓｉ層で被覆された基板が残る。この時点でＳｉ層の厚さは、５～５０ｎｍであり得る。Ｓｉ層は、非常に薄いため、依然として下にあるグラフェンの特性が得られ、すなわち、依然としてフレキシブルで導電性且つほぼ透明である。Ｓｉ層を使用する更なる利点は、ナノワイヤ又はナノピラミッド成長方法（recipe）には、標準Ｓｉ（１１１）基板上での成長を容易に応用し得ることである。ナノワイヤ又はナノピラミッドは、グラフィック基板の上のＳｉ層上で成長するため、Ｓｉ上のＩＩＩ－Ｖナノワイヤ又はナノピラミッドを成長させるための標準的な方法を容易に適用することができる。また、ナノワイヤ又はナノピラミッドの密度は、被覆されていないグラファイト基板上よりもはるかに高い。更に、（不要な）寄生ＩＩＩ－Ｖ半導体材料の二次元成長を引き起こす、低温工程を含むグラファイト基板上のナノワイヤ又はナノピラミッドの二段階成長の代わりに、Ｓｉ（１１１）上のナノワイヤ又はナノピラミッド成長のために一般的に使用される高温でナノワイヤ又はナノピラミッドを成長させることができる。これは、基板上のＩＩＩ－Ｖ半導体材料の寄生結晶成長を減少させる。Ｓｉ（１１１）層の上に孔パターンを有するマスクを組み合わせることで、高温成長により露出した孔領域でのみナノワイヤ又はナノピラミッドを成長させることができ、位置（positon）制御成長又は選択的領域成長となる。
［基板用支持体］
グラファイト基板は、その上にナノワイヤ又はナノピラミッドを成長させるために、支持されることが必要な場合もある。基板は、従来の半導体基板及び透明ガラスを含む任意の種類の材料上で支持することができる。基板が、デバイスに対する光の出射又は入射を妨げないように、支持体は透明であることが好ましい。
好ましい基板の例としては、溶融シリカ、溶融石英、溶融アルミナ、炭化ケイ素又はＡｌＮが挙げられる。溶融シリカ又はＳｉＣ、特に溶融シリカの使用が好ましい。支持体は不活性でなければならない。ナノワイヤ又はナノピラミッドの成長後且つデバイスに使用する前に、例えば、グラファイト基板から支持体を剥離することにより、支持体を除去してもよい。
［ナノワイヤ又はナノピラミッドの成長］
商業的に重要なナノワイヤ又はナノピラミッドを製造するために、これらは、基板、Ｓｉ層、バッファ層又は核生成アイランド上にエピタキシャル成長することが好ましい。また、成長表面に垂直に、よって、理想的には［１１１］（立方晶構造の場合）方向又は［０００１］（六方晶構造の場合）方向に成長することも理想的である。
本発明者らは、半導体ナノワイヤ又はナノピラミッド内の原子とグラフェンシート内の炭素原子との間の可能な格子整合を確定することにより、グラファイト基板上でのエピタキシャル成長が可能であることを見出した。
グラフェン層における炭素－炭素結合長は、約０．１４２ｎｍである。グラファイトは六方晶構造を有する。本発明者らは、成長するナノワイヤ又はナノピラミッド材料とグラファイト基板との間の格子不整合が非常に低くなり得るため、グラファイトにより、半導体ナノワイヤ又はナノピラミッドが成長できる基板を提供できることに以前気づいた。
本発明者らは、グラファイト基板の六方対称性と、立方晶構造を有する［１１１］方向に成長するナノワイヤ若しくはナノピラミッドの（１１１）面における（又は六方晶構造を有する［０００１］方向に成長するナノワイヤ若しくはナノピラミッドの（０００１）面における）半導体原子の六方対称性とにより、成長するナノワイヤ又はナノピラミッドと基板との間で格子整合が得られることに気づいた。
これに関する科学の包括的な説明は、特許文献２に見られる。
理論によって制限されることを望むものではないが、グラファイト層内の炭素原子の六方対称性と、［１１１］及び［０００１］結晶方向に垂直な面における、それぞれ立方晶又は六方晶半導体の原子の六方対称性とにより、（ほとんどのナノワイヤ又はナノピラミッドの成長に好ましい方向）、半導体原子がグラファイト基板の炭素原子上に、理想的には六方晶のパターンで配置された場合、グラファイト基板と半導体との間の密接な格子整合が得られる。これは新規かつ驚くべき発見であり、グラファイト基板上でのナノワイヤ又はナノピラミッドのエピタキシャル成長を可能にし得る。
特許文献２に記載されているような半導体原子の異なる六方配列により、このような材料の半導体ナノワイヤ又はナノピラミッドが鉛直に成長し、薄い炭素系グラファイト材の上に自立ナノワイヤ又はナノピラミッドを形成することが可能になり得る。
成長するナノピラミッドにおいて、三角形の面は、通常、（１－１０１）面又は（１－１０２）面で終端している。（１－１０１）ファセットを有する三角形の側面は、先端の単一の点に収束するか、又は先端に収束する前に新しいファセット（（１－１０２）面）を形成し得る。場合によっては、ナノピラミッドは、そのトップが｛０００１｝面で終端され、切頂されている。
成長するナノワイヤ又はナノピラミッドと基板との間に格子不整合がないことが理想的であるが、ナノワイヤ又はナノピラミッドは、例えば、薄膜よりもはるかに大きな格子不整合に対応できる。本発明のナノワイヤ又はナノピラミッドは、基板との格子不整合が最高約１０％であってもよく、エピタキシャル成長は依然として可能である。理想的には、格子不整合は、７．５％以下であるべきで、例えば、５％以下などである。
立方晶ＩｎＡｓ（ａ＝６．０５８Å）、立方晶ＧａＳｂ（ａ＝６．０９３Å）などの半導体によっては、格子不整合が非常に小さい（＜約１％）ため、これらの半導体の優れた成長が期待できる。
本発明において成長させるナノワイヤ又はナノピラミッドの長さは、２５０ｎｍ～数ミクロン、例えば、最高５ミクロンであってもよい。好ましくは、ナノワイヤ又はナノピラミッドの長さは、１ミクロン以上である。複数のナノワイヤ又はナノピラミッドを成長させる場合、それらが全てこれらの寸法要件を満たすのが好ましい。成長させるナノワイヤの少なくとも９０％は、長さが１ミクロン以上であるのが理想的である。実質的に全てのナノワイヤの長さが、１ミクロン以上であるのが好ましい。
ナノワイヤ／ナノピラミッドの成長は、フラックス比により制御することができる。ナノピラミッドは、例えば、高いＶ族フラックスが使用される場合に促進される。
さらに、成長させたナノワイヤが同じ寸法、例えば、互いの１０％以内の寸法を有することが好ましい。よって、ナノワイヤの少なくとも９０％（好ましくは、実質的に全て）が、同一の直径及び／又は同一の長さ（すなわち、互いの直径／長さの１０％以内）であるのが好ましい。従って、本質的に、当業者は、均質性と、寸法が実質的に同一であるナノワイヤとを求めている。
ナノワイヤ又はナノピラミッドの長さは、成長プロセスが実行される時間の長さによって制御されることが多い。プロセスの時間が長い程、通常、ナノワイヤは（かなり）長くなる。
ナノワイヤ又はナノピラミッドは、通常、六角形の断面形状を有する。ナノワイヤ又はナノピラミッドの断面直径（すなわち、その太さ）は、２５～２００ｎｍであり得る。上述の如く、直径は、理想的には、ナノワイヤの大部分にわたって一定である。ナノワイヤの直径は、下記に更に説明するように、ナノワイヤの作製に使用される原子の割合を操作することにより制御することができる。
さらに、ナノワイヤ又はナノピラミッドの長さ及び直径は、それらが形成される温度に影響され得る。高い温度は、高いアスペクト比（すなわち、より長い及び／又はより細いナノワイヤ）をもたらす。当業者は、成長プロセスを操作し、所望の寸法のナノワイヤを設計することができる。
本発明のナノワイヤ又はナノピラミッドは、少なくとも１種のＩＩＩ－Ｖ化合物から形成される。ＩＩＩ族の選択肢は、Ｂ、Ａｌ、Ｇａ、Ｉｎ及びＴｌである。本発明における好ましい選択肢は、Ｇａ、Ａｌ及びＩｎである。
Ｖ族の選択肢は、Ｎ、Ｐ、Ａｓ、Ｓｂである。全てが好ましい。
勿論、ＩＩＩ族から２つ以上の元素及び／又はＶ族から２つ以上の元素を使用することも可能である。ナノワイヤ又はナノピラミッド製造用の好ましい化合物としては、ＡｌＡｓ、ＧａＳｂ、ＧａＰ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＧａＡｓ、ＩｎＰ、ＩｎＮ、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ又はＡｌＧａＡｓが挙げられる。１つの選択肢としては、Ｎと組み合わせたＡｌ、Ｇａ及びＩｎをベースとする化合物がある。特に、ＩＩＩ族Ｎバッファ層又は核生成アイランドと組み合わせた、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ又はＡｌＮの使用が非常に好ましい。
実施形態によって、ＡｌＧａＮのような１つのＶ族アニオンと共に２つのＩＩＩ族カチオンが好ましい。従って、この三元化合物は、式ＸＹＺ（但し、ＸはＩＩＩ族元素であり、ＹはＸとは異なるＩＩＩ族であり、ＺはＶ族元素である）のものであってもよい。ＸＹＺにおけるＸのＹに対するモル比は、好ましくは０．１～０．９であり、すなわち、前記式は、好ましくはＸxＹ1-xＺ（但し、添字ｘは０．１～０．９である）である。
四元系も使用することが可能であり、式ＡxＢ1-xＣyＤ1-y（但し、ＡとＢはＩＩＩ族元素であり、ＣとＤはＶ族元素である）で表すことができる。ここでも、添字ｘとｙは、通常、０．１～０．９である。他の選択肢は、当業者には明らかであろう。
本発明のナノワイヤ又はナノピラミッドは、好ましくは、立方晶構造を有するナノワイヤ又はナノピラミッドの場合は［１１１］方向に、六方晶構造を有するナノワイヤ又はナノピラミッドの場合は［０００１］方向に成長すべきである。成長するナノワイヤ又はナノピラミッドの結晶構造が立方晶である場合、ナノワイヤ又はナノピラミッドと触媒液滴との間の（１１１）界面が、軸方向成長が生じる面である。ナノワイヤ又はナノピラミッドが六方晶構造を有する場合、ナノワイヤ又はナノピラミッドと触媒液滴との間の（０００１）界面が、軸方向成長が生じる面である。面（１１１）及び（０００１）はいずれもナノワイヤの同一（六方晶の）面を示すが、成長するナノワイヤの結晶構造に応じて面の命名法が異なるだけである。
ナノワイヤ又はナノピラミッドは、好ましくは、ＭＢＥ又はＭＯＶＰＥにより成長させる。ＭＢＥ法では、成長表面に各反応物の分子ビームを供給し、例えば、ＩＩＩ族元素とＶ族元素とを同時に供給することが好ましい。グラファイト基板上におけるナノワイヤ又はナノピラミッドの核生成及び成長は、ＭＢＥ技術を用いて、例えば、ＩＩＩ族元素とＶ族元素とを交互に供給することができるマイグレーション・エンハンスト・エピタキシー（ＭＥＥ）又は原子層ＭＢＥ（ＡＬＭＢＥ）を使用することによって、より高度に制御し得る。
好ましい技術は、固体ソースＭＢＥであり、ガリウム及びヒ素等の非常に純粋な元素を、ゆっくりと蒸発（例えば、ガリウム）又は昇華（例えば、ヒ素）し始めるまで、別個のエフュージョンセル内で加熱する。しかしながら、通常、ｒｆプラズマ窒素源を使用し低エネルギーの窒素原子ビームを生成する。その後、ガス状の元素は、基板上で凝結し、そこで互いに反応し得る。ガリウム及びヒ素の例においては、単結晶ＧａＡｓが形成される。「ビーム」という用語の使用は、蒸発した原子（例えば、ガリウム）又は分子（例えば、Ａｓ4又はＡｓ2）が、基板に到達するまで、互いに又は真空チャンバーガスと相互作用しないことを意味する。
ＭＢＥは、バックグラウンド圧力が通常約１０-10～１０-9Ｔｏｒｒの超高真空中で行われる。ナノ構造は、通常、例えば、１時間当たり最高数μｍ、例えば、約１０μｍといった速度で、ゆっくりと成長させる。これにより、ナノワイヤ又はナノピラミッドをエピタキシャル成長させ、構造性能を最大化することができる。
ＭＯＶＰＥ法において、基板は、反応器内に保持され、キャリアガスと、各反応物の有機金属ガス、例えば、ＩＩＩ族元素を含む有機金属前駆体及びＶ族元素を含む有機金属前駆体が、基板に供給される。典型的なキャリアガスは、水素、窒素又はこれら２つの混合物である。グラファイト基板上におけるナノワイヤ又はナノピラミッドの核生成及び成長は、ＭＯＶＰＥ技術を用いて、例えば、ＩＩＩ族元素とＶ族元素とを交互に供給することができるパルス層成長技術を使用することによって、より高度に制御し得る。
本発明のナノワイヤ又はナノピラミッドは、触媒の存在下又は不在下で成長させてもよい。触媒を導入し、ナノワイヤ又はナノピラミッド成長させるための核生成サイトを提供することができる。触媒は、ナノワイヤ又はナノピラミッドを構成する元素のうちの１つ、いわゆる自己触媒であるか、又は、ナノワイヤを構成する元素のいずれとも異なっていてもよい。
触媒支援成長の場合、触媒はＡｕ又はＡｇであってもよく、また、触媒は、ナノワイヤ又はナノピラミッドの成長に使用される族の金属（例えばＩＩＩ族金属）、中でも実際のナノワイヤ又はナノピラミッドを構成する金属元素の１つであってもよい（自己触媒作用）。従って、ＩＩＩ－Ｖ族ナノワイヤを成長させるための触媒としてＩＩＩ族の別の元素を使用することが可能であり、例えば、Ｉｎ（Ｖ族）ナノワイヤ又はナノピラミッドなどの場合、触媒としてＧａを用いることが可能である。好ましくは、触媒はＡｕであるか、又は成長は自己触媒される（すなわちＧａ（Ｖ族）ナノワイヤ又はナノピラミッドなどの場合、Ｇａ）。触媒は、成長表面に堆積し、ナノワイヤ又はナノピラミッドを成長させるための核生成サイトとして作用し得る。理想的には、これは、成長表面上に形成される触媒材料の薄膜を設けることにより行われ得る。温度がナノワイヤ又はナノピラミッドの成長温度まで上昇するにつれて触媒膜が溶融すると、触媒は、成長表面上にナノメートルサイズの粒子状の液滴を形成し、これらの液滴がナノワイヤ又はナノピラミッドが成長できるポイントを形成する。
これは、触媒が液体であり、分子ビームが気体であり、且つ、ナノワイヤ又はナノピラミッドが固体成分となるため、気相－液相－固相成長（ＶＬＳ）と呼ばれる。場合によっては、触媒粒子は、いわゆる気相－固相－固相成長（ＶＳＳ）機構により、ナノワイヤ又はナノピラミッドの成長中に固体であってもよい。ナノワイヤ又はナノピラミッドが成長する（ＶＬＳ法により）につれ、液（例えば、金）滴はナノワイヤのトップに滞留する。その液滴が、成長後にナノワイヤ又はナノピラミッドのトップに滞留することにより、トップ電極と接触する際に主要な役割を果たし得る。
成長したナノワイヤ又はナノピラミッドの高さ及び直径がより均一な自己触媒ＶＬＳ成長ナノワイヤ又はナノピラミッドのより規則的なアレイを製造するために、マスクを基板上に使用することができる。このマスクには規則的な孔を設けることができ、ナノワイヤ又はナノピラミッドが基板全体にわたって規則的なアレイに均一なサイズに成長することができるように触媒粒子（ＩＩＩ族元素の１つの粒子）を孔内に堆積する。マスクの孔パターンは、従来のフォト／電子ビームリソグラフィー又はナノインプリントを使用して容易に作製することができる。ナノワイヤ又はナノピラミッドの成長用のグラファイト表面上に規則的な核形成サイトのアレイを生成するために、集束イオンビーム技術も使用し得る。
１つの孔内に存在する触媒粒子は１つだけであるのが理想的である。
基板上に配置されたＡｕ触媒ナノワイヤ又はナノピラミッドを製造するために、例えば５０ｎｍ未満の厚さを有するようなＡｕの薄膜を、孔パターン化したフォトレジスト又は電子ビームレジスト上に堆積させることができる。いわゆる「リフトオフ」プロセスでフォトレジスト又は電子ビームレジストを除去することにより、基板表面上に規則的に配列されたＡｕドットのパターンを作製することができる。
触媒不在下でのナノワイヤ又はナノピラミッドの成長も可能であり、選択領域成長法として知られている。この方法は、本明細書に記載するようにグラファイト層上に堆積されたナノ孔パターンを有するマスクを必要とする場合もある。マスク材は、酸化物又は窒化物マスキング層、好ましくは金属酸化物層若しくは金属窒化物層又は半金属酸化物若しくは半金属窒化物）であり得る。マスク層は、原子層堆積、又は他の層の堆積に関して上述した技術により適用することができる。使用される酸化物は、金属又は半金属（例えば、Ｓｉなど）ベースであるのが好ましい。マスキング層に使用されるカチオンの性質は、Ａｌ、Ｓｉ又は遷移金属、特に第一３ｄ遷移金属（Ｓｃ－Ｚｎ）であってもよい。好ましいマスキング層は、ＳｉＯ2、Ｓｉ3Ｎ4、ＴｉＯ2又はＡｌ2Ｏ3、Ｗ2Ｏ3などの酸化物をベースとする。
マスキング層の厚さは、５～１００ｎｍ、例えば、１０～５０ｎｍであってもよい。
マスキング層は、好ましくは、連続しており、基板全体を覆う。これにより、確実に、層に欠陥が無いことによりマスキング層上のナノワイヤ又はナノピラミッドの核生成を防止する。
従って、マスクは、基板に適用し、基板表面を露出させる孔を、場合によっては規則的なパターンで、エッチングすることができる。さらに、孔のサイズ及びピッチは、慎重に制御することができる。孔を規則的に配置することにより、規則的なパターンのナノワイヤ又はナノピラミッドを成長させることができる。
さらに、孔のサイズを制御し、各孔内に確実に１つのナノワイヤ又はナノピラミッドしか成長できないようにすることができる。最終的に、孔は、ナノワイヤ又はナノピラミッドの成長を可能にするのに十分な大きさのサイズに作ることができる。このようにして、規則的なナノワイヤのアレイを成長させることができる。
グラファイト表面は、マスクの堆積の前又は後に、上述の技術（酸素若しくはオゾン処理及び水素化、窒素プラズマ、アモルファスシリコンのＭＩＣ、バッファ層の堆積、又は核生成アイランドの形成）を用いて処理してもよい。
上記のように、自己触媒（self-catalysed）ナノワイヤを製造することも可能である。自己触媒化とは、ナノワイヤ又はナノピラミッドの成分の１つがその成長のための触媒として作用することを意味する。
例えば、Ｇａ層を、孔パターンマスク層に適用し、溶融し、Ｇａ含有ナノワイヤを成長させるための核生成サイトとして作用する液滴を形成し得る。ここでも、Ｇａ金属部分は、ナノワイヤのトップに配置されることになり得る。
より詳細には、例えば、ＭＢＥの場合、Ｇａ／Ｉｎフラックスを基板表面に一定時間供給し、基板を加熱すると同時に表面上にＧａ／Ｉｎ液滴の形成を開始させることができる。その後、基板温度は、対象のナノワイヤ又はナノピラミッドの成長に適した温度に設定することができる。成長温度は、３００～７００℃の範囲内であり得る。しかしながら、使用する温度は、ナノワイヤの材料、触媒材料及び基板材料の性質によって特定される。ＧａＡｓ及び／又はＧａＡｓＳｂの場合、好ましい温度は５４０～６３０℃、例えば、５９０～６３０℃、例としては６１０℃などである。ＩｎＡｓの場合、その範囲はより低く、例えば、４２０～５４０℃、例としては４３０～５４０℃などであり、例えば、４５０℃である。
ナノワイヤ又はナノピラミッドの成長は、触媒膜が堆積され溶融された時点で、Ｇａ／Ｉｎエフュージョンセルと対イオンエフュージョンセルのシャッターを同時に開くことにより開始することができる。
エフュージョンセルの温度により、成長速度を制御することができる。従来の面（層ごとの）成長中に測定される、便利な成長速度は、１時間あたり０．０５～２μｍ、例えば、１時間あたり０．１μｍである。
成長させるナノワイヤ又はナノピラミッドの性質に応じて、分子ビームの圧力を調整することもできる。好適なレベルのビーム等価圧力は、１ｘ１０-7～１ｘ１０-5Ｔｏｒｒである。
反応物（例えば、ＩＩＩ族原子及びＶ族分子など）間のビームフラックス比は変化させることができ、好ましいフラックス比は、他の成長パラメーター及び成長させるナノワイヤ又はナノピラミッドの性質によって決まる。
反応物間のビームフラックス比は、ナノワイヤの結晶構造に影響を及ぼし得ることが分かっている。例えば、触媒としてのＡｕ、成長温度５４０℃のＧａＡｓナノワイヤの成長、面（層ごとの）成長速度１時間当たり０．６μｍに相当するＧａフラックス、及びＡｓ4の場合、９×１０-6Ｔｏｒｒのビーム等価圧力（ＢＥＰ）を用いて、ウルツ鉱結晶構造が得られる。これに対して、同じ成長温度でＧａＡｓナノワイヤを成長させるが、１時間当たり０．９μｍの面成長速度に相当するＧａフラックス及びＡｓ4の場合、４×１０-6ＴｏｒｒのＢＥＰを用いることで、閃亜鉛鉱型結晶構造が得られる。
場合によっては、ナノワイヤ又はナノピラミッドの直径は、成長パラメーターを変えることにより変化させることができる。例えば、軸方向ナノワイヤ又はナノピラミッド成長速度がＡｓ4フラックスにより決定される条件下で自己触媒ＧａＡｓナノワイヤを成長させる場合、Ｇａ：Ａｓ4フラックス比を増加／減少させることにより、ナノワイヤ又はナノピラミッドの直径を増加／減少させることができる。従って、当業者は、多くの方法でナノワイヤ又はナノピラミッドを操作することができる。
従って、本発明の一実施形態では、２段階成長法などの多段階成長法を採用し、例えば、ナノワイヤ又はナノピラミッドの核生成とナノワイヤ又はナノピラミッドの成長とを別々に最適化する。
ＭＢＥの大きな利点は、例えば、反射高エネルギー電子回折（ＲＨＥＥＤ）を用いて、成長するナノワイヤ又はナノピラミッドをその場で分析できることである。ＲＨＥＥＤは、結晶材料の表面を特徴付けるために通常使用される技術である。この技術は、ナノワイヤがＭＯＶＰＥなどの他の技術によって形成される場合には、それほど容易に適用することはできない。
本発明のナノワイヤは、好ましくは立方晶（閃亜鉛鉱）又は六方晶（ウルツ鉱）構造として成長する。本発明者らは、上述のように基板に供給される反応物の量を操作することにより、成長するナノワイヤ又はナノピラミッドの結晶構造を変化させることができることを見出した。例えば、Ｇａの供給量を増加させると、ＧａＡｓ結晶は立方晶構造となる。供給量を減少させると、六方晶構造が促進される。従って、反応物の濃度を操作することにより、ナノワイヤ又はナノピラミッド内の結晶構造を変化させることができる。
ＭＯＶＰＥの大きな利点は、ナノワイヤ又はナノピラミッドを、はるかにより速い成長速度で成長させることができることである。放射状及び軸方向のヘテロ構造化されたナノワイヤは、いずれもＭＯＶＰＥ法を用いて成長させることができる。しかしながら、ＩＩＩ族窒化物などの特定のＩＩＩ－Ｖ半導体の場合、この方法は、例えば、真性ＧａＮ／ＩｎＧａＮ多重量子井戸（ＭＱＷ）、ｐドープされたＡｌＧａＮ電子ブロック層（ＥＢＬ）及びｐドープされたＧａＮシェルから成るシェルを有するｎドープされたＧａＮコアなど、放射状へテロ構造ナノワイヤ及びマイクロワイヤの成長に有利である。この方法はまた、例えば、Ｖ／ＩＩＩモル比をより低く、基板温度をより高くするなど、成長パラメーターを変更した連続成長モード又はパルス成長技術などの技術を用いて、軸方向にヘテロ構造化されたナノワイヤの成長も可能にする。
より詳細には、反応器は、サンプルを配置した後、排気し、且つ、Ｎ2でパージし、反応器内の酸素及び水分を除去する。これは、成長温度でのグラフェンへの損傷を避けるためであり、且つ、前駆体と酸素及び水分との望ましくない反応を避けるためである。反応器の圧力は、５０～４００Ｔｏｒｒになるよう設定する。反応器をＮ2でパージした後、約１２００℃の基板温度でＨ2雰囲気下において基板の熱的クリーニングを行う。続いて、有機金属前駆体とＮＨ3を導入することによりＡｌ（Ｉｎ）ＧａＮ又はＡｌＮから成る非常に薄いバッファ層又は核生成アイランドを成長させる。有機金属前駆体は、Ｇａの場合、トリメチルガリウム（ＴＭＧａ）又はトリエチルガリウム（ＴＥＧａ）、Ａｌの場合、トリメチルアルミニウム（ＴＭＡｌ）又はトリエチルアルミニウム（ＴＥＡｌ）、Ｉｎの場合、トリメチルインジウム（ＴＭＩｎ）又はトリエチルインジウム（ＴＥＩｎ）のそれぞれいずれかであり得る。ドーパント用の金属前駆体は、シリコンの場合、ＳｉＨ4、また、Ｍｇの場合、ビス（シクロペンタジエニル）マグネシウム（Ｃｐ2Ｍｇ）又はビス（メチルシクロペンタジエニル）マグネシウム（（ＭｅＣｐ）2Ｍｇ）であり得る。Ａｌ（Ｉｎ）ＧａＮ若しくはＡｌＮバッファ層又は核生成アイランドの堆積中、基板温度は６００～１２００℃の範囲内に設定してもよい。ＴＭＧａ、ＴＭＡｌ及びＴＭＩｎの流量は、５～１００ｓｃｃｍに維持することができる。ＮＨ3の流量は、５～５５０ｓｃｃｍの間で変化させることができる。ＴＭＧａ／ＴＭＡｌ及びＮＨ3を、一定時間、基板表面に供給し、グラファイト表面上でＡｌ（Ｉｎ）ＧａＮ若しくはＡｌＮバッファ層又は核生成アイランドの形成を開始させる。バッファ層又は核生成アイランドに使用される成長パラメーターは、ナノワイヤの密度、極性及び配列に大きな影響を及ぼし得る。よって、基板温度は、対象のナノワイヤ又はナノピラミッドの成長に適した温度に設定することができる。成長温度は、７００～１２００℃の範囲であってもよい。しかしながら、使用される温度は、ナノワイヤの材料の性質に特有である。ＧａＮナノワイヤの場合、好ましい温度は、８００～１１５０℃、例えば９００～１１００℃、例としては１１００℃などである。ＡｌＧａＮナノワイヤ又はナノピラミッドの場合、その範囲はわずかに高く、例えば９００～１４００℃、例えば１０５０～１２５０℃など、例としては１２５０℃である。
本発明のナノワイヤ又はナノピラミッドは、エピタキシャル成長するのが好ましい。それらは、共有結合、イオン結合又は準ファンデルワールス（quasi van der Waals）結合を介して下地基板に結合する。従って、ナノワイヤのベースと成長表面との接合部において、ナノワイヤ内に結晶面がエピタキシャルに形成される。これらは、同じ結晶学的方向に互いに積み重なり合うことにより、ナノワイヤをエピタキシャル成長させる。ナノワイヤ又はナノピラミッドは、垂直に成長するのが好ましい。当然のことながら、実験科学では、成長角度は正確に９０°でなくてもよいが、垂直にという用語は、ナノワイヤが、垂直方向の約１０°以内、例えば、５°以内にあることを意味する。共有結合、イオン結合又は準ファンデルワールス結合を介したエピタキシャル成長により、ナノワイヤ又はナノピラミッドと成長表面とが密接に接触することが期待される。接触特性をさらに高めるために、基板をドープし、成長したナノワイヤ又はナノピラミッドの主要なキャリアと一致させることができる。
ナノワイヤ又はナノピラミッドは、高温での成長表面への物理的及び化学的結合を伴いエピタキシャル成長させるため、ボトムコンタクトは、オーミックであるのが好ましい。
当然のことながら、本発明の組成物は、複数のナノワイヤ又はナノピラミッドを含む。ナノワイヤ又はナノピラミッドは、互いにほぼ平行に成長するのが好ましい。従って、少なくとも９０％、例えば、少なくとも９５％、好ましくは実質的に全てのナノワイヤ又はナノピラミッドが、成長表面の同一面から同一方向に成長するのが好ましい。
当然ながら、エピタキシャル成長が起こり得る多くの面が存在する。実質的に全てのナノワイヤ又はナノピラミッドが、同一面から成長するのが好ましい。その面が、基板表面に平行であることが好ましい。成長したナノワイヤ又はナノピラミッドが、実質的に平行であるのが理想である。ナノワイヤ又はナノピラミッドは、成長表面に対して実質的に垂直に成長するのが好ましい。
［ドーピング］
本発明のナノワイヤ又はナノピラミッドは、ｐｎ又はｐｉｎ接合を有し、例えば、ＬＥＤに使用できるようにすることができる。従って、本発明のナノワイヤ又はナノピラミッドは、ｐ型半導体領域とｎ型半導体領域との間に非ドープ真性半導体領域を備えている。ｐ型領域及びｎ型領域の全て又は一部は、オーミック接触に使用されるため、通常、高濃度にドープされる。
従って、ナノワイヤ又はナノピラミッドは、ドープされていることが好ましい。ドーピングは、通常、例えば、ＭＢＥ又はＭＯＶＰＥ成長中に、ナノワイヤに不純物イオンを導入することを必要とする。ドーピングレベルは、約１０15／ｃｍ3～１０20／ｃｍ3に制御することができる。ナノワイヤ又はナノピラミッドは、必要に応じてｐ型ドープ又はｎ型ドープすることができる。ドープされた半導体は、外因性半導体（extrinsic semiconductors）である。
真性半導体にドナー（アクセプタ）不純物をドープすることにより、ｎ（ｐ）型半導体は、正孔（電子）濃度よりも高い電子（正孔）濃度を有する。ＩＩＩ－Ｖ族化合物の好適なドナー（アクセプター）は、Ｔｅ（Ｍｇ、Ｂｅ及びＺｎ）であり得る。ドーパントは、成長プロセスの間に、又は形成後のナノワイヤ若しくはナノピラミッドのイオン注入により導入することができる。
ＬＥＤの外部量子効率（ＥＱＥ）をより高くするためには、キャリア注入効率をより高くする必要がある。しかしながら、ＡｌＧａＮ合金中のＡｌ含有量が増加すると共に、Ｍｇアクセプタのイオン化エネルギーが増加することにより、Ａｌ含有量の高いＡｌＧａＮ合金において正孔濃度をより高くすることは困難となる。本発明者らは、正孔注入効率（特に高含有量のＡｌからなるｐ領域層における）をより高くするために、個々に又は一緒に使用することのできるいくつかの方法を考案している。
従って、ドーピングプロセスにおいて克服すべき問題がある。本発明のナノワイヤ又はナノピラミッドは、Ａｌを含むことが好ましい。Ａｌの含有量が高いほどバンドギャップが高くなることにより、ナノワイヤ又はナノピラミッドの活性層からのＵＶ－Ｃ ＬＥＤ放射が可能になり、且つ／又はｐ領域層及び／又はｎ領域層における放射光の吸収を回避するため、Ａｌの使用は有益である。バンドギャップが高い場合、ナノワイヤ又はナノピラミッドのこの部分により紫外光が吸収される可能性は低い。従って、ナノワイヤ又はナノピラミッドにおけるＡｌＮ又はＡｌＧａＮの使用が好ましい。
しかしながら、高い導電率（高い正孔濃度）を得るためのＡｌＧａＮ又はＡｌＮのｐ型ドーピングは、ＡｌＧａＮ合金中のＡｌ含有量の増加と共にＭｇ又はＢｅアクセプタのイオン化エネルギーが増加するため困難である。本発明者らは、平均Ａｌ含有量のより高いＡｌＧａＮ合金において導電率を最大にする（すなわち、正孔濃度を最大にする）ために様々な解決策を提案している。
ナノワイヤ又はナノピラミッドがＡｌＮ又はＡｌＧａＮを含む場合、ｐ型ドーパントを導入することにより高い導電率を得ることは困難である。
１つの解決策は、短周期超格子（ＳＰＳＬ）によるものである。この方法では、Ａｌ組成のより高い均一なＡｌＧａＮ層の代わりに、Ａｌ含有量の異なる交互に重なる層からなる超格子構造体を成長させる。例えば、Ａｌ含有量が３５％のｐ領域層は、例えば、交互に重なるＡｌxＧａ1-xＮ：Ｍｇ／ＡｌyＧａ1-yＮ：Ｍｇ（ｘ＝０．３０／ｙ＝０．４０）からなる、厚さ１．８～２．０ｎｍ周期のＳＰＳＬで置き換えることができる。Ａｌ組成のより低い層におけるアクセプタの低いイオン化エネルギーにより、ｐ領域層のバリア高さを損なうことなく、正孔注入効率が向上する。この効果は、界面の分極場によりさらに増強される。ＳＰＳＬに続いて、より良好な正孔注入のために、高度にｐドープされたＧａＮ：Ｍｇ層を設けることができる。
より一般的には、本発明者らは、ｐ型ドープされたＡｌzＧａ1-zＮ合金（ｘ＜ｚ＜ｙ）の代わりに、ｐ型ドープされたＡｌxＧａ1-xＮ／ＡｌyＧａ1-yＮ短周期超格子（すなわち、ＡｌxＧａ1-xＮ及びＡｌyＧａ1-yＮが交互に重なる薄層）（Ａｌモル分率ｘは、ｙより低い）をナノワイヤ又はナノピラミッド構造に導入することを提案している。当然のことながら、ｘは０といった低い値（すなわちＧａＮ）であってもよく、ｙは１といった高い値（つまりＡｌＮ）であってもよい。超格子周期は、好ましくは５ｎｍ以下でなければならず、例えば２ｎｍなどであり、その場合、超格子は単一のＡｌzＧａ1-zＮ合金（ｚはｘ及びｙの層厚加重平均である）として機能するが、Ａｌ含有量のより低いＡｌxＧａ1-xＮ層に対するｐ型ドーピング効率がより高いため、ＡｌzＧａ1-zＮ合金よりも高い導電率を有する。
ｐ型ドープされた超格子を有するナノワイヤ又はナノピラミッドでは、ｐ型ドーパントがＭｇ又はＢｅなどのアルカリ土類金属であることが好ましい。
Ａｌ含有ナノワイヤ／ナノピラミッドのドーピングの問題を解決するためのさらなる選択肢は、同様の原理に基づく。Ａｌ含有量が少ないか又はＡｌを含有しない薄いＡｌＧａＮ層を含む超格子の代わりに、ナノワイヤ又はナノピラミッド内のＡｌＧａＮの成長方向にＡｌ含有量（モル分率）の勾配を有するナノ構造を設計することができる。従って、ナノワイヤ又はナノピラミッドが成長するにつれて、Ａｌ含有量を減少／増加させ、その後、再度増加／減少させ、ナノワイヤ又はナノピラミッド内にＡｌ含有量勾配を作り出す。
これは、分極ドーピングと呼ばれる場合もある。一方法では、層には、ＧａＮからＡｌＮに向かって又はＡｌＮからＧａＮに向かって勾配を付与する。ＧａＮからＡｌＮ及びＡｌＮからＧａＮへの勾配領域は、それぞれ、ｎ型及びｐ型伝導をもたらし得る。これは、隣接ダイポールと比較して大きさの異なるダイポールの存在により生じ得る。ＧａＮからＡｌＮ及びＡｌＮからＧａＮへの勾配領域は、それぞれ、ｎ型ドーパント及びｐ型ドーパントで更にドーピングすることができる。
好ましい実施形態では、ドーパントとしてＢｅを使用し、ＡｌＧａＮナノワイヤにおいてｐ型ドーピングが用いられる。
従って、１つの選択肢は、ＧａＮナノワイヤ／ナノピラミッドから開始し、Ａｌを増加させ、Ｇａ含有量を徐々に減少させて、おそらく成長厚１００ｎｍを超すＡｌＮを形成することであろう。この勾配領域は、結晶面、極性、そして勾配領域においてＡｌ含量がそれぞれ減少しているか増加しているかによって、ｐ型又はｎ型領域として機能し得る。次に、反対のプロセスを実施し、ＧａＮを再度生成し、ｎ型又はｐ型領域（前に作製したものとは反対の領域）を作り出す。これらの勾配領域は、Ｓｉなどのｎ型ドーパントやＭｇ又はＢｅなどのｐ型ドーパントで更にドープし、それぞれ、電荷キャリア密度の高いｎ型又はｐ型領域を得ることが可能である。結晶面及び極性は、当該技術分野において公知であるように、ナノワイヤ／ナノピラミッドのタイプによって決まる。
従って、別の態様において、本発明のナノワイヤ又はナノピラミッドは、Ａｌ、Ｇａ及びＮ原子を含み、ナノワイヤ又はナノピラミッドの成長中に、Ａｌ濃度を変化させ、ナノワイヤ又はナノピラミッド内にＡｌ濃度勾配を作り出す。
第３の実施形態では、Ａｌ含有ナノワイヤ又はナノピラミッドにおけるドーピングの問題に、トンネル接合を用いて対処する。トンネル接合は、２つの導電性材料の間の、薄層などのバリアである。本発明において、バリアは、半導体デバイスの中央のオーミック電気コンタクトとして機能する。
一方法においては、薄い電子ブロック層が活性領域の直後に挿入され、その後、活性層に使用されるＡｌ含有量より高いＡｌ含有量を有するｐ型ドープされたＡｌＧａＮバリア層が続く。ｐ型ドープされた層の後には、高濃度にｐ型ドープされたＡｌＧａＮ層と非常に薄いトンネル接合層が続き、そして、ｎ型ドープされたＡｌＧａＮ層が続く。トンネル接合層は、電子がｐ－ＡｌＧａＮ中の価電子帯からｎ－ＡｌＧａＮ中の伝導帯へトンネルし、ｐ－ＡｌＧａＮ層に注入される正孔を生成するように選択される。
より一般的には、ナノワイヤ又はナノピラミッドが、非常に薄いＡｌ層などのＡｌ層により分離されたドープＧａＮの２つの領域（１つのｐドープ領域と１つのｎドープ領域）を有することが好ましい。Ａｌ層の厚さは、１～１０ｎｍなど、数ｎｍであってもよい。当然のことながら、高濃度にドープされたＩｎＧａＮ層を含め、トンネル接合としての機能を果たすことができる任意の材料は他にもある。
ドープされたＧａＮ層をＡｌ層上に成長させることができることは、特に驚くべきことである。
従って、本発明は、一実施形態において、Ａｌ層により分離された、ｐ型ドープされた（Ａｌ）ＧａＮ領域とｎ型ドープされた（Ａｌ）ＧａＮ領域を有するナノワイヤ又はナノピラミッドを提供する。
本発明のナノワイヤ又はナノピラミッドは、放射状に又は軸方向にヘテロ構造形態を有するように成長させることができる。例えば、軸方向にヘテロ構造化されたナノワイヤの場合、ｐ型ドープされたコアを最初に成長させた後、ｎドープされたコアを続けて成長させる（又はその逆）ことによりｐｎ接合を軸方向に形成することができる。放射状にヘテロ構造化されたナノワイヤの場合、ｐドープされたナノワイヤ又はナノピラミッドコアを最初に成長させた後、ｎドープされた半導体シェルを成長させる（又はその逆）ことによりｐｎ接合を放射状に形成することができる（コアシェルナノワイヤ）。真性シェルは、ドープ領域の間に成長させ、ｐｉｎ接合を有する放射状にヘテロ構造化されたナノワイヤ又はナノピラミッドを得ることができる。
ナノワイヤ又はナノピラミッドは、軸方向に成長させることにより、第１のセクション及び第２のセクションから形成されることが好ましい。これら２つのセクションに異なるドープをし、ｐｎ接合又はｐｉｎ接合を生成する。ナノワイヤ又はナノピラミッドのトップ又はボトムセクションが、ｐドープされたセクションであるかｎドープされたセクションであるかは重要ではない。
［トップコンタクト］
ナノワイヤを触媒の存在下で基板上に成長させた場合、ナノワイヤのいくらかはナノワイヤの上に触媒堆積物を有することが想定される。理想的には、ナノワイヤの大部分がそのような堆積物を有し、実質的に全てのナノワイヤがこの堆積物を含むのが好ましい。
本発明のいくつかのデバイスを作製するためには、ナノワイヤ又はナノピラミッドのトップは、トップコンタクトを有する必要がある。
好ましい一実施形態において、トップコンタクトは、別のグラファイト層を用いて形成される。この場合、本発明は、形成されたナノワイヤ又はナノピラミッドの上にグラファイト層を配置し、トップコンタクトを形成することを含む。グラファイトのトップコンタクト層は、基板層と実質的に平行であることが好ましい。また、当然のことながら、グラファイト層の面積は、基板の面積と同じである必要はない。ナノワイヤ又はナノピラミッドのアレイを有する基板とのトップコンタクトを形成するために、多数のグラファイト層が必要となる場合もある。
使用されるグラファイト層は、基板に関して詳細に上述した層と同じものであり得る。トップコンタクトは、グラファイトであり、より具体的には、グラフェンである。このグラフェントップコンタクトに含まれるグラフェン又はその誘導体は、１０層以下、好ましくは５層以下（これは、数層グラフェンと呼ばれる）でなければならない。特に好ましくは、グラフェンの１原子厚の平面シートである。
結晶又は「フレーク」形態のグラファイトは、積層された多くのグラフェンシート（すなわち、１１枚以上）から成る。トップコンタクトの厚さは、２０ｎｍ以下であるのが好ましい。更により好ましくは、グラファイトトップコンタクトの厚さは、５ｎｍ以下であってもよい。
グラフェンは、半導体ナノワイヤに直接接触する場合、通常、ショットキーコンタクトを形成し、これは、コンタクト接合部でバリアを形成することにより電流の流れを妨げる。この問題により、半導体上に堆積したグラフェンに関する研究は、主にグラフェン／半導体ショットキー接合部の使用に限定されていた。
しかしながら、本発明者らは、半導体ナノワイヤの成長に金属触媒が必要となり得ることに気づいた。ＶＬＳ法、例えば、ＭＢＥ又はＭＯＶＰＥでは、Ａｕ、Ｇａ又はＩｎなどの金属触媒は、好ましくはナノワイヤ又はナノピラミッドの成長のための種として使用され、ナノワイヤ又はナノピラミッドの成長完了後にナノワイヤの上にナノ粒子の形態で残留する。これらの触媒堆積物は、金属性グラフェンと半導体ナノワイヤとの間の中間材料として使用することができる。残留した触媒材料を利用することにより、金属性グラファイトのトップコンタクトと半導体ナノワイヤ又はナノピラミッドとの間の界面に形成されるショットキーコンタクトを回避でき、オーミック接触を確立することができる。
形成されたナノワイヤへのトップコンタクトの適用は、任意の便利な方法により実現できる。グラファイト層を基板キャリアに移動させるための上述した方法と同様の方法を用いてもよい。キッシュグラファイト、高配向性熱分解グラファイト（ＨＯＰＧ）又はＣＶＤに由来するグラファイト層は、機械的又は化学的方法により剥離し得る。その後、それらを、ＨＦ又は酸溶液などのエッチング溶液に移し、剥離プロセスに由来する混入物質及びＣｕ（Ｎｉ、Ｐｔ等）（特にＣＶＤ成長グラファイト層の場合）を除去することができる。エッチング溶液は、脱イオン水などの他の溶液にさらに交換し、グラファイト層を洗浄することができる。次いで、グラファイト層は、形成されたナノワイヤ上にトップコンタクトとして容易に移動させることができる。ここでも、剥離及び移動プロセスの間、薄いグラファイト層を支持するために電子ビームレジスト又はフォトレジストを使用してもよく、これは堆積後に容易に除去することができる。
グラファイト層は、エッチング及びすすぎ後、ナノワイヤ又はナノピラミッドアレイのトップに移動させる前に完全に乾燥させることが好ましい。グラファイト層とナノワイヤとの間の接触を強化するために、この「乾式」移動中に穏やかな圧力及び熱を加えることができる。
あるいは、グラファイト層は、溶液（例えば、脱イオン水）と共に、ナノワイヤ又はナノピラミッドアレイの上に移動させることができる。溶液が乾燥するにつれて、グラファイト層は、下のナノワイヤとの密なコンタクトを自然に形成する。この「湿式」移動法では、乾燥プロセス中の溶液の表面張力により、ナノワイヤ又はナノピラミッドアレイが曲がったり又は破壊されたりする可能性がある。これを防ぐために、この湿式法を使用する場合、より頑強なナノワイヤを用いることが好ましい。直径８０ｎｍ超のナノワイヤが好適であり得る。あるいは、垂直ナノワイヤ又はナノピラミッド構造体を支持する、孔パターンを有する基板を使用することができる。臨界点乾燥法を使用し、乾燥プロセス中に表面張力により引き起こされるダメージを回避してもよい。これを防止する別の方法は、ナノワイヤ間の充填材として電気絶縁性の支持材を使用することである。充填材は、放射光又は検出光に対し透明である必要がある。
ナノワイヤ又はナノピラミッドアレイ上に水滴があり、それを除去する試みが、例えば、窒素ブローを伴う場合、蒸発により水滴は小さくなるが、水滴は表面張力により常に球形を維持しようとする。これは、水滴の周囲又は内部のナノ構造を破損又は破壊し得る。
この問題は、臨界点乾燥法により回避される。温度と圧力を上昇させることにより、液体と気体との間の相境界を除去することができ、水を容易に除去することができる。
トップコンタクトグラファイト層は、好ましくは、透明で導電性且つフレキシブルである。成長したままのナノワイヤの上の金属粒子に対するグラファイト層の電気的及び機械的接触をさらに促進するために、ポストアニールプロセスを使用してもよい。グラファイトトップコンタクトの堆積後、サンプルは、例えばアルゴンなどの不活性雰囲気又は真空中でアニールすることができる。温度は最高６００℃まで可能である。アニール時間は最高１０分まで可能である。
また、グラファイトトップコンタクトのドーピングを利用することもできる。グラファイトトップコンタクトの主要なキャリアは、ドーピングにより正孔又は電子のいずれかとして制御することができる。グラファイトトップコンタクトと半導体ナノワイヤにおけるドーピングタイプが、特に金属触媒粒子の下の領域において、同じであることが好ましく、これにより、ポストアニールプロセス後に良好なオーミック挙動が得られる。例えば、シェル内にｐドーピングを有するコアシェルナノワイヤ又はナノピラミッドの場合、トップグラファイト層のｐドーピングは、ナノワイヤ又はナノピラミッドシェルのトップの金属粒子全体のキャリアタイプに一致する。
従って、当然のことながら、トップグラファイト層と基板はいずれもドープすることができる。実施形態によっては、基板及び／又はグラファイト層は、化学的方法によりドープされ、その化学的方法は、金属塩化物（ＦｅＣｌ3、ＡｕＣｌ3又はＧａＣｌ3）、ＮＯ2、ＨＮＯ3、芳香族分子などの有機若しくは無機分子又はアンモニアなどの化学溶液の吸着を伴う。
基板の表面及び／又はグラファイト層は、その成長中に、置換ドーピング法により、Ｂ、Ｎ、Ｓ又はＳｉ等のドーパントを導入し、ドープすることもできる。
［応用］
半導体ナノワイヤ又はナノピラミッドは、広範囲にわたる有用性を有する。これらは半導体であるため、半導体技術が有用なあらゆる分野で応用されることが期待できる。これらは、主に集積ナノエレクトロニクス及びナノオプトエレクトロニクス用途に使用される。
それらを配置するのに理想的なデバイスは、特に、太陽電池であり得る。可能なデバイスの一つは、２つの端子としての２つのグラフェン層間に挟まれたナノワイヤ又はナノピラミッド太陽電池である。
このような太陽電池は、同時に効率的で安価且つフレキシブルである可能性がある。これは急速に発展している分野であり、これらの有益な材料に関する更なる応用が、今後数年間に見られるであろう。同一概念を用いて、発光ダイオード（ＬＥＤ）、光検出器、導波管及びレーザなどの他の光電子デバイスも製造することができる。
当然のことながら、本発明のデバイスには、電極が設けられており、デバイスに電荷を流すことができる。
ここで、以下の非限定的実施例及び図面と関連させ、本発明について更に検討する。
［図面の簡単な説明］
図１（ａ）は、グラファイト基板上のバッファ層の堆積、それに続くナノワイヤ成長の概略図を示す。
図１（ｂ）は、グラファイト基板上の核生成アイランドの堆積、それに続くナノワイヤ成長の概略図を示す。
図２は、核生成アイランドの形成及びナノワイヤ成長スキームの代表的結果を示す。（ａ）ＭＯＶＰＥによりグラフェン上に成長したＡｌＧａＮ核生成アイランドのＳＥＭ像。（ｂ）ＭＯＶＰＥによるグラフェン上のＡｌＧａＮ核生成アイランド上に成長したＧａＮナノワイヤのＳＥＭ像。挿入図：グラフェン上のＡｌＧａＮ核生成アイランド無しでのＧａＮ成長のＳＥＭ像であり、垂直ＧａＮナノワイヤの成長は見られない。
図３（ａ）は、ＡｌＧａＮ核生成アイランドを用いてグラフェン上に成長させたＧａＮナノワイヤの断面高分解能走査透過型電子顕微鏡（ＳＴＥＭ）画像である。図３（ｂ）は、（ａ）と同じナノワイヤの高角度散乱暗視野ＳＴＥＭ像であり、ＡｌＧａＮ核生成アイランドを示す。
図４ａは、規則的なアレイに成長させた本発明の（Ａｌ）ＧａＮナノピラミッドのＳＥＭ像である。ＡｌＧａＮ核生成アイランドを成長させた後、気相中Ａｌを３％含むＡｌＧａＮを１５０秒間成長させた。図４ｂは、前記ナノピラミッドのクローズアップ画像である。
図５は、（ａ）グラファイトフレーク上のナノワイヤの成長及びナノワイヤに対するトップ及びボトムコンタクトを示す概略図である。ＭＢＥによる多層グラフェンフレーク上の選択成長させたＧａＮナノワイヤの斜視ＳＥＭ像（ｂ）及び高分解能ＳＥＭ像（ｃ）。
図６は、初期グラファイト基板上の核生成を増強するために、ＡｌＡｓＳｂナノスケールアイランドを用いてＭＢＥにより成長させた自己触媒ＧａＡｓＳｂナノワイヤのＳＥＭ像を示す。挿入図：垂直ＧａＡｓＳｂナノワイヤの拡大図。
図７は、（ａ）ＵＶ－オゾン並びに（ｂ）Ａｒ雰囲気中でのＵＶ－オゾン及びＨ2アニーリングによるグラファイトの処理後の原子間力顕微鏡（ＡＦＭ）トポグラフィ画像を示す。
図８（ａ）は、ＵＶオゾンによる処理後のグラファイト表面の、図６（ａ）の実線に沿ったＡＦＭ高さプロファイルを示す。
図８（ｂ）は、ＵＶ－オゾン処理及びその後のＡｒ雰囲気中でのＨ2アニーリング後のグラファイト表面の、図６（ｂ）の破線に沿ったＡＦＭ高さプロファイルを示し、原子ステップとレッジの形成を示す。（その後、ナノワイヤ又はナノピラミッドを、処理されたグラファイト基板上で成長させる。）
図９（ａ）は、未処理の初期グラファイト表面上で成長させたＧａＡｓＳｂナノワイヤのＳＥＭ像を示す。図９（ｂ）は、ＵＶオゾン処理し、Ｈ2アニール処理したグラファイト表面上で成長させたＧａＡｓＳｂナノワイヤのＳＥＭ像を示す。（ａ）と比べると、（ｂ）では垂直ナノワイヤの密度の改善が見られる。
図１０は、熱活性化によりアモルファスシリコン（ａ－Ｓｉ）層３がアルミニウム金属層２を介して拡散するグラフェン層１上のシリコンのアルミニウム誘起結晶化（ＭＩＣ）の主要なプロセス工程を示す。グラフェン－Ａｌ界面で、シリコンは、［１１１］配向を有する多結晶構造（ｐ－Ｓｉ）に再配列する。ｐ－Ｓｉ構造上のアルミニウム金属層及び酸化物層は、それぞれＨＣｌ及びＨＦを用いてエッチングしてもよい。（その後、グラフェン上のＭＩＣシリコン上にナノワイヤ又はナノピラミッドを成長させる）。
図１１は、ＭＩＣシリコンで覆われたアモルファス（ＳｉＯ2）基板上にＭＢＥによって成長させた自己触媒ＧａＡｓナノワイヤのＳＥＭ像を示す。
［実施例１］
ＡｌＧａＮ核生成アイランドを用いたグラファイト表面上でのＧａＮナノワイヤ成長の実験手順：
この実験には、Ｃｕ箔上の市販のＣＶＤ成長グラフェンを、Ｓｉ（００１）、Ｓｉ（１１１）及びサファイア支持基板上に移し使用した。ＧａＮナノワイヤの成長は、水平流ＭＯＶＰＥ反応器（Aixtron 200RF）内で行った。サンプルを装填した後、反応器を排気し、且つ、Ｎ2でパージし、反応器内の酸素及び水分を除去した。反応器圧力は７５Ｔｏｒｒに設定し、Ｈ2を成長のためのキャリアガスとして使用した。続いて、基板は、Ｈ2雰囲気下、基板温度約１２００℃で５分間、熱的クリーニングを行った。その後、６００ｓｃｃｍのＮＨ3流を用いて１０分間、窒化工程を実施した。続いて、ＴＭＧａ及びＴＭＡｌをそれぞれ４４．８及び２６．３μｍｏｌ／分の流量で４０秒間導入し、ＡｌＧａＮ核生成アイランドを成長させ、続いて２分間の窒化工程を実施した。
ＧａＮナノワイヤを成長させるため、基板温度は、約１１５０℃まで下げ、ＮＨ3流を２５ｓｃｃｍに設定した。温度が安定した時点で、それぞれ４４．８及び０．０３μｍｏｌ／分の流量でＴＭＧａ及びシランを導入することにより約３．５分間、ＳｉドープＧａＮナノワイヤを成長させた。成長後、サンプルは、温度が５００℃未満に低下するまで２５ｓｃｃｍのＮＨ3流下で冷却した。
［実施例２］
窒素プラズマ処理したグラファイト表面上でのナノワイヤ成長の実験手順：
この実験では、多層グラフェンをキッシュグラファイトフレークから機械的に剥離し、次にＳｉＯ2／Ｓｉ支持基板にインジウム結合させた。Ａｌ2Ｏ3及びＳｉＯ2などのマスク材は、グラファイトフレーク上に任意に堆積させることができる。グラファイトの表面が穴の中に露出するように、フォトリソグラフィーを用いて、直径１０μｍの大きな穴をマスク材にエッチングする。任意に、直径約１００ｎｍの周期的に間隔を置いて配置された数個の小孔を、電子ビームリソグラフィーを用いてエッチングし、孔内に露出したグラファイト表面上でナノワイヤが選択的に成長するようにすることができる。窒素プラズマ源、Ｇａデュアルフィラメントセル、及びＡｌ二重坩堝セルを備えたVeeco Gen 930 MBE システムで、窒素プラズマ処理及びナノワイヤ成長を行った。
次いで、上記のサンプルをＭＢＥシステムに装填し、サンプルのガス放出及びナノワイヤの成長を行う。サンプルは、基板温度５５０℃で３０分間アニールし、基板上の酸化物残留物及び他の混入物質を除去する。次に、基板温度をＧａＮナノワイヤの成長に適した温度、すなわち、通常７５５℃まで上昇させる。
Ｇａ及びＡｌエフュージョンセルの温度は、予め設定し、それぞれ、１時間当たり０．３及び０．２μｍの公称面成長速度が得られるようにする。窒素プラズマは、４５０ＷのＲＦ電力及び２．８ｓｃｃｍの窒素ガス流を使用して生成する。サンプル温度が成長温度に達した後、窒素源の前のゲートバルブ及びシャッターを１分間開放し、窒素プラズマをサンプルに指向させる。次いで、サンプルは、ＭＢＥによるナノワイヤの成長に供されるか、又はＭＢＥ成長チャンバから取り出し、ＭＯＣＶＤによるナノワイヤ又はナノピラミッド成長に供される。ＭＢＥによるナノワイヤ成長の場合、Ａｌフラックスを６秒以上供給した後、Ａｌフラックスと窒素プラズマを１分間以上供給した。続いて、Ｇａ及び窒素源の前のシャッターを開き、Ｇａフラックス及び窒素プラズマを同時に供給し、真性（意図的にアンドープの）ＧａＮナノワイヤの成長を開始させた。Ｓｉドーパントを供給してｎ型ＧａＮナノワイヤを得、Ｂｅ又はＭｇドーパントのいずれかを供給してｐ型ＧａＮナノワイヤを得た。成長後、全てのシャッターを閉じ、同時に基板の温度を下げる。
［実施例３］
核生成のためのＡｌＡｓＳｂナノスケールアイランドを介したグラファイト表面上での高収率垂直ＧａＡｓＳｂナノワイヤのＭＢＥ成長の実験手順：
ナノワイヤは、Ｇａデュアルフィラメントセル、Ａｌ二重坩堝セル、Ａｓバルブドクラッカーセル、及びＳｂバルブドクラッカーセルを備えたVarian Gen II Modular ＭＢＥシステムで成長させる。クラッカーセルは、単量体、二量体及び四量体の割合を固定させる。この例では、ヒ素及びアンチモンの主要種は、それぞれＡｓ2及びＳｂ2である。
ＮＷの成長は、高温昇華法を用いてＳｉＣ基板上に成長させたグラフェン膜上又はキッシュグラファイトフレーク上で行われる。グラフェン膜サンプルは、外部供給業者から購入する。キッシュグラファイトサンプルをイソプロパノールで洗浄し、続いて窒素でブロー乾燥し、次いでシリコンウェーハにインジウム結合させ、最後に劈開させ、ＮＷ成長用の新たなグラファイト表面を得る。グラフェン／ＳｉＣ基板を、窒素でブロー乾燥した後、シリコンウェーハにインジウム結合させる。
次に、サンプルをＭＢＥシステムに装填し、サンプルのガス放出及びナノワイヤの成長を行う。サンプルは、基板温度５５０℃で３０分間アニールし、基板上の酸化物残留物を除去する。次に、基板温度をＧａＡｓ又はＧａＡｓＳｂナノワイヤの成長に適した温度、すなわち、６３０℃まで上昇させる。
Ａｌ及びＧａエフュージョンセルの温度は、予め設定し、それぞれ、１時間当たり０．１μｍ及び１時間当たり０．７μｍの公称面成長速度が得られるようにする。ＧａＡｓ（Ｓｂ）ナノワイヤを形成するために、２．５×１０-6ＴｏｒｒのＡｓ2フラックスを使用し、Ｓｂ2フラックスは、０～１×１０-6Ｔｏｒｒの範囲の値（意図するＧａＡｓＳｂ組成による）、例えば６×１０-7Ｔｏｒｒに設定する。
まず、Ａｌフラックスを、他の供給源のシャッター／バルブを閉じた状態で、通常、１秒間以上、表面に供給する。次いで、Ａｌシャッターを閉じ、Ａｓ及び／又はＳｂフラックスを、通常、６０秒間、表面に供給し、グラファイト表面上にＡｌＡｓ（Ｓｂ）ナノスケールアイランドを形成する。その後、Ｖ族シャッター及びバルブを閉じ、Ｇａシャッターを通常５秒間開け、Ｇａフラックスを表面に供給してナノスケールアイランドでＧａ液滴の形成を開始させる。その後、関連するＶ族シャッター及びバルブを再び開け、ナノワイヤの成長を開始させる。例えば、ＧａＡｓナノワイヤ成長の場合には、この時点でＡｓシャッター及びバルブのみを開け、ＧａＡｓＳｂナノワイヤ成長の場合には、Ｓｂシャッター及びバルブも開ける。ナノワイヤ成長の継続時間は、ナノワイヤの意図する長さによって決まる。図６に示すＧａＡｓＳｂナノワイヤのサンプルの場合、ナノワイヤの成長時間は５分であった。すべてのシャッター／バルブを閉じ、同時に基板を室温まで下げることにより、成長を停止させる。
［実施例４］
グラファイト表面のＵＶオゾン処理とＨ2アニーリング及び垂直ＧａＡｓ（Ｓｂ）ナノワイヤのＭＢＥ成長の実験手順：
この実験に際しては、キッシュグラファイトフレークをグラファイト基板として使用した。キッシュグラファイトサンプルをイソプロパノールで洗浄し、続いて窒素でブロー乾燥し、次いでシリコンウェーハにインジウム結合させ、最後に劈開させ、ナノワイヤ成長用の新たなグラファイト表面を得る。基板を約１５０℃で６分間ＵＶ－オゾン中で処理した後、約３００℃で４５分間Ｈ2中でアニールした。
ナノワイヤは、実施例３に記載のものと同じＭＢＥシステムにおいて成長させる。ヒ素及びアンチモンの主要種は、それぞれＡｓ2及びＳｂ2である。
サンプルをＭＢＥシステムに装填し、約５５０℃で３０分間ガス放出させ、基板上の酸化物残留物を除去する。次いで、基板温度を、ＧａＡｓ又はＧａＡｓＳｂナノワイヤ成長に適した温度、すなわち６３０℃まで上昇させる。
Ｇａエフュージョンセルの温度は、予め設定し、１時間当たり０．７μｍの公称面成長速度が得られるようにする。Ｇａ液滴を形成するために、約６３０℃の基板温度で１０秒間Ｇａフラックスを供給した。その後、温度を約２５０℃まで下げ、８×１０-7ＴｏｒｒのＳｂ2フラックス及び２．５×１０-6ＴｏｒｒのＡｓ2フラックスをそれぞれ５０秒間及び４０秒間供給する。次に、基板温度を再び約６３０℃に上昇させる。ＧａＡｓ（Ｓｂ）ナノワイヤを形成するために、Ｇａフラックスを２．５×１０-6ＴｏｒｒのＡｓ2フラックスと共に１０分間供給し、Ｓｂ2フラックスは０～１×１０-6Ｔｏｒｒの範囲の値（意図するＧａＡｓＳｂ組成による）、例えば８×１０-7Ｔｏｒｒに設定する。成長後、全てのシャッターを閉じ、同時に基板の温度を下げる。
［実施例５］
グラフェン上での金属誘起結晶化（ＭＩＣ）によるＳｉ（１１１）形成の実験手順：
グラフェンサンプル上のＭＩＣポリＳｉ（１１１）は、Ｓｉ（００１）上に移した市販の化学蒸着（ＣＶＤ）成長単層グラフェンから成るものであった。これらのサンプル上に、速度１Å／秒及び圧力約１０-8Ｔｏｒｒで電子ビーム蒸着により５０ｎｍのＡｌを堆積させた。サンプルをＩＳＯ５クリーンルーム雰囲気中で２４時間酸化させた後、速度１Å／秒及び圧力約１０-8Ｔｏｒｒで電子ビーム蒸着により５０ｎｍのアモルファスＳｉ（ａ－Ｓｉ）を堆積させた。全ての堆積は室温で行った。サンプルを、窒素ガス中、５００℃で１５時間アニールした。アニールによる層交換の後、Ａｌの最上層をリン酸混合物中でエッチングすることにより除去した。

Claims (19)

  1. （Ｉ）グラファイト基板を準備し、高温で前記グラファイト基板上にＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ又はＡｌＧａ（Ｉｎ）Ｎを堆積し、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ又はＡｌＧａ（Ｉｎ）Ｎのナノスケール核生成アイランドを形成することと、
    （ＩＩ）好ましくはＭＯＶＰＥ又はＭＢＥにより、前記グラファイト基板上の前記核生成アイランド上に、複数の半導体ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッド、好ましくはＩＩＩ族窒化物ナノワイヤ又はナノピラミッドを成長させることと、
    を含む、ナノワイヤ又はナノピラミッドの成長方法。
  2. （Ｉ）グラファイト基板を準備し、前記グラファイト基板を高温で窒素ガスのプラズマにより処理し、前記グラファイト基板に窒素を取り込むこと又は／及び原子ステップ／レッジを形成することと、
    （ＩＩ）好ましくはＭＯＶＰＥ又はＭＢＥにより、処理したグラファイト表面上に複数の半導体ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッドを成長させることと、
    を含む、ナノワイヤ又はナノピラミッドの成長方法。
  3. （Ｉ）グラファイト基板を準備し、前記グラファイト基板上にＡｌを堆積し、ナノスケールＡｌアイランドを形成することと、
    （ＩＩ）前記ナノスケールＡｌアイランドを、少なくとも１種のＶ族種のフラックスに曝露することにより、Ａｌ－Ｖ族化合物のナノスケールアイランドを形成することと、
    （ＩＩＩ）好ましくはＭＯＶＰＥ又はＭＢＥにより、前記グラファイト基板上の前記ナノスケールアイランド上に、複数の半導体ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッド、好ましくはＧａＡｓ及び／又はＧａＡｓＳｂを含むナノワイヤ又はナノピラミッドを成長させることと、
    を含む、ナノワイヤ又はナノピラミッドの成長方法。
  4. ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッドは、少なくとも１つのＶ族元素を含み、
    前記Ｖ族元素は、Ｎでなく、好ましくは、Ｓｂ若しくはＡｓ又はそれらの混合物である、請求項３に記載の方法。
  5. ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッドは、少なくとも１つのＶ族元素を含み、前記Ｖ族元素がＮである請求項３に記載の方法。
  6. （Ｉ）グラファイト基板を準備し、任意に高温で、酸素プラズマ又はオゾンにより、前記グラファイト基板を処理し、前記グラファイト基板表面上に原子ステップ／レッジを形成する、及び／又は、その表面上にエポキシド基（Ｃ－Ｏ）を有する酸化グラフェンを形成することと、
    （ＩＩ）水素の存在下で工程（Ｉ）の処理した基板をアニールし、前記エポキシド基の少なくとも一部をＣ－Ｈ結合に変換することと、
    （ＩＩＩ）好ましくはＭＯＶＰＥ又はＭＢＥにより、工程（ＩＩ）のアニールされた表面上に、複数の半導体ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッドを成長させることと、
    を含む、ナノワイヤ又はナノピラミッドの成長方法。
  7. （Ｉ）グラファイト基板を準備し、前記グラファイト基板上にＡｌ層を堆積することと、
    （ＩＩ）前記Ａｌ層の少なくともトップ部を酸化し、酸化Ａｌ層を形成することと、
    （ＩＩＩ）前記酸化Ａｌ層上にアモルファスＳｉ層を堆積することと、
    （ＩＶ）前記Ａｌ層と前記アモルファスＳｉ層との交換と、前記アモルファスＳｉの金属誘起結晶化（ＭＩＣ）とを生じさせるために加熱し、結晶化Ｓｉ層を形成することと、
    （Ｖ）前記Ａｌ層及び任意のＳｉ酸化物層またはＡｌ酸化物層を、除去することと、
    （ＶＩ）好ましくはＭＯＶＰＥ又はＭＢＥにより、その後の結晶化Ｓｉ層上に複数の半導体ＩＩＩ－Ｖ族ナノワイヤ又はナノピラミッドを成長させることと、
    を含む、ナノワイヤ又はナノピラミッドの成長方法。
  8. 前記ナノワイヤ又はナノピラミッドが、基板、Ｓｉ層、又は核生成アイランドからエピタキシャル成長する、請求項１～７のいずれかに記載の方法。
  9. 前記グラファイト基板の厚さが、最高２０ｎｍである、請求項１～８のいずれかに記載の方法。
  10. 前記ナノワイヤ又はナノピラミッドがドープされている、請求項１～９のいずれかに記載の方法。
  11. 前記ナノワイヤ又はナノピラミッドが、コア－シェルナノワイヤ又はナノピラミッドである、請求項１～１０のいずれかに記載の方法。
  12. グラファイトトップコンタクト層が、前記ナノワイヤ又はナノピラミッド上に存在する、請求項１～１１のいずれかに記載の方法。
  13. 前記ナノワイヤ又はナノピラミッドを、触媒の存在下又は不在下で成長させる、請求項１～１２のいずれかに記載の方法。
  14. 前記ナノワイヤ又はナノピラミッドが、ＧａＮ、ＡｌＧａＮ、ＡｌＮ又はＩｎＧａＮである、請求項１～１３のいずれかに記載の方法。
  15. 前記ナノワイヤが、［１１１］（立方晶構造の場合）方向又は［０００１］（六方晶構造の場合）方向に成長する、請求項１～１４のいずれかに記載の方法。
  16. 前記ナノワイヤ又はナノピラミッドが、トンネル接合部を含む、請求項１～１５のいずれかに記載の方法。
  17. 前記ナノワイヤ又はナノピラミッドが、（Ａｌ）ＧａＮ／Ａｌ（Ｇａ）Ｎ超格子を含む、請求項１～１６のいずれかに記載の方法。
  18. 前記ナノワイヤ又はナノピラミッドが、前記ナノワイヤ又はナノピラミッドにおける方向に沿ってＡｌの濃度が増加又は減少するＡｌＧａＮを含む、請求項１～１７のいずれかに記載の方法。
  19. 前記ナノワイヤ又はナノピラミッドは、従って軸方向に成長し、第１のセクション及び第２のセクションから形成され、これら２つのセクションに異なるドープをすることによりｐｎ接合又はｐｉｎ接合を生成する、請求項１～１８のいずれかに記載の方法。
JP2018504896A 2015-07-31 2016-08-01 グラファイト基板上でのナノワイヤ又はナノピラミッドの成長方法 Active JP7009358B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB1513567.6 2015-07-31
GBGB1513567.6A GB201513567D0 (en) 2015-07-31 2015-07-31 Processes for growing nanowires
GBGB1600162.0A GB201600162D0 (en) 2016-01-05 2016-01-05 Processes for growing nanowires or nanopyramids
GB1600162.0 2016-01-05
PCT/EP2016/068350 WO2017021380A1 (en) 2015-07-31 2016-08-01 Process for growing nanowires or nanopyramids on graphitic substrates

Publications (2)

Publication Number Publication Date
JP2018529610A JP2018529610A (ja) 2018-10-11
JP7009358B2 true JP7009358B2 (ja) 2022-01-25

Family

ID=56741015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018504896A Active JP7009358B2 (ja) 2015-07-31 2016-08-01 グラファイト基板上でのナノワイヤ又はナノピラミッドの成長方法

Country Status (11)

Country Link
US (2) US10714337B2 (ja)
EP (2) EP3329509A1 (ja)
JP (1) JP7009358B2 (ja)
KR (1) KR102698244B1 (ja)
CN (1) CN108156828A (ja)
AU (2) AU2016302692B2 (ja)
BR (1) BR112018001815A2 (ja)
CA (1) CA2993884A1 (ja)
EA (1) EA201890238A1 (ja)
TW (1) TWI711072B (ja)
WO (1) WO2017021380A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3048817B1 (fr) * 2016-03-11 2018-06-15 Valeo Comfort And Driving Assistance Ecran et afficheur tete haute comprenant un tel ecran
CN106206212A (zh) * 2016-07-25 2016-12-07 六盘水师范学院 一种生长可控AlN有序纳米阵列的方法
GB201701829D0 (en) 2017-02-03 2017-03-22 Norwegian Univ Of Science And Tech (Ntnu) Device
JP6947386B2 (ja) * 2017-06-29 2021-10-13 学校法人 名城大学 半導体発光素子および半導体発光素子の製造方法
FR3070791B1 (fr) * 2017-09-05 2023-04-14 Centre Nat Rech Scient Generateur de faisceau ionique a nanofils
EP3514257A1 (en) 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body
GB2570126B (en) * 2018-01-11 2022-07-27 Paragraf Ltd Graphene based contact layers for electronic devices
CN109003888A (zh) * 2018-07-20 2018-12-14 华南理工大学 硅/石墨烯复合衬底上外延生长GaN纳米柱及制备方法
CN108977887B (zh) * 2018-07-20 2023-11-17 深圳市科创数字显示技术有限公司 单晶氮化铟的生长方法
US11823900B2 (en) 2018-10-10 2023-11-21 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
US11056338B2 (en) 2018-10-10 2021-07-06 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
DE102019111225A1 (de) 2019-04-30 2020-11-05 Forschungsverbund Berlin E.V. Verfahren zur Herstellung eines 2D-Materials, 2D-Material und dessen Anwendungen
CN110190162A (zh) * 2019-06-04 2019-08-30 深圳扑浪创新科技有限公司 一种led芯片的外延结构及其制备方法
CN110364582B (zh) * 2019-06-20 2024-08-16 华南理工大学 一种基于石墨烯模板上AlGaN纳米柱基MSM型紫外探测器及其制备方法
CN110246913B (zh) * 2019-06-21 2024-09-20 华南理工大学 一种InGaN纳米柱阵列基GSG型可调谐光电探测器及其制备方法
CN110284198B (zh) * 2019-07-22 2020-11-10 南京大学 一种控制GaN纳米线结构与形貌的分子束外延生长方法
GB201913701D0 (en) * 2019-09-23 2019-11-06 Crayonano As Composition of matter
CN110993755B (zh) * 2019-12-18 2021-09-21 天津工业大学 电注入三维GaN核壳结构Nano-LED及制造方法
US10930490B1 (en) * 2019-12-26 2021-02-23 Wisconsin Alumni Research Foundation Arrays of high-aspect-ratio germanium nanostructures with nanoscale pitch and methods for the fabrication thereof
US11393682B2 (en) * 2020-03-05 2022-07-19 Microsoft Technology Licensing, Llc Nanowire with reduced defects
CN113451108B (zh) * 2020-03-24 2024-06-25 中国科学院苏州纳米技术与纳米仿生研究所 一种超柔性透明半导体薄膜及其制备方法
US11295983B2 (en) 2020-05-27 2022-04-05 International Business Machines Corporation Transistor having source or drain formation assistance regions with improved bottom isolation
CN112018213B (zh) * 2020-07-20 2022-03-29 烟台南山学院 一种与基底表面具有高粘附力的直立Au纳米锥的制备方法
JP2022056788A (ja) 2020-09-30 2022-04-11 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体ナノ粒子及びその製造方法
CN112614910B (zh) * 2020-12-17 2023-07-21 华南师范大学 一种基于pin型氮化镓微米线的紫外光电探测器及其制备方法
CN117038712B (zh) * 2023-08-21 2024-03-26 西南交通大学 一种二维InGa3(ZnO)m超晶格纳米带及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005532181A (ja) 2002-07-08 2005-10-27 ビーティージー・インターナショナル・リミテッド ナノ構造体およびその製造方法
JP2007051327A (ja) 2005-08-18 2007-03-01 Kobe Steel Ltd 成膜方法
US20090200540A1 (en) 2008-02-07 2009-08-13 Bjoerk Mikael T Metal-Oxide-Semiconductor Device Including a Multiple-Layer Energy Filter
JP2009542560A (ja) 2006-03-10 2009-12-03 エステイーシー．ユーエヌエム ＩＩＩ族窒化物半導体基板材料及びデバイスにおけるＧａＮナノワイヤーのパルス状成長及び応用
JP2013129548A (ja) 2011-12-20 2013-07-04 Nippon Telegr & Teleph Corp <Ntt> ナノワイヤの作製方法
JP2013532621A (ja) 2010-06-24 2013-08-19 グロ アーベー 配向されたナノワイヤー成長用のバッファ層を有する基板
JP2014506222A (ja) 2010-12-13 2014-03-13 ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー） グラファイト基板上のナノワイヤエピタキシー
JP2015503852A (ja) 2012-01-10 2015-02-02 ノルウェージアン ユニバーシティー オブ サイエンス アンド テクノロジー（エヌティーエヌユー） グラフェンのトップ及びボトム電極を備えたナノワイヤーデバイス及びそのようなデバイスの製造方法

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213801A (en) 1979-03-26 1980-07-22 Bell Telephone Laboratories, Incorporated Ohmic contact of N-GaAs to electrical conductive substrates by controlled growth of N-GaAs polycrystalline layers
JP3631157B2 (ja) 2001-03-21 2005-03-23 日本電信電話株式会社 紫外発光ダイオード
WO2002080280A1 (en) 2001-03-30 2002-10-10 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP3823784B2 (ja) 2001-09-06 2006-09-20 富士ゼロックス株式会社 ナノワイヤーおよびその製造方法、並びにそれを用いたナノネットワーク、ナノネットワークの製造方法、炭素構造体、電子デバイス
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
JP3679097B2 (ja) 2002-05-31 2005-08-03 株式会社光波 発光素子
US7594982B1 (en) 2002-06-22 2009-09-29 Nanosolar, Inc. Nanostructured transparent conducting electrode
US7608147B2 (en) 2003-04-04 2009-10-27 Qunano Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
US7354850B2 (en) 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
EP1766108A1 (en) 2004-06-25 2007-03-28 Btg International Limited Formation of nanowhiskers on a substrate of dissimilar material
KR100533645B1 (ko) 2004-09-13 2005-12-06 삼성전기주식회사 발광 효율을 개선한 발광 다이오드
GB2418532A (en) 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
US20070240757A1 (en) 2004-10-15 2007-10-18 The Trustees Of Boston College Solar cells using arrays of optical rectennas
US7939218B2 (en) 2004-12-09 2011-05-10 Nanosys, Inc. Nanowire structures comprising carbon
CA2588548A1 (en) 2004-12-09 2006-06-15 Nanosys, Inc. Nanowire-based membrane electrode assemblies for fuel cells
EP2410582B1 (en) 2005-05-24 2019-09-04 LG Electronics Inc. Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
KR101390619B1 (ko) 2005-11-21 2014-04-30 나노시스, 인크. 탄소를 포함하는 나노배선 구조체
US7570355B2 (en) 2006-01-27 2009-08-04 Hewlett-Packard Development Company, L.P. Nanowire heterostructures and methods of forming the same
US7643136B2 (en) 2006-02-02 2010-01-05 Optilia Instrument Ab Device for inspection of narrow spaces and objects in narrow spaces
FR2904146B1 (fr) 2006-07-20 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique
JP4106397B2 (ja) 2006-09-14 2008-06-25 株式会社島津製作所 光または放射線検出器の製造方法
US7442575B2 (en) 2006-09-29 2008-10-28 Texas Christian University Method of manufacturing semiconductor nanowires
JP2008130877A (ja) 2006-11-22 2008-06-05 Sharp Corp 窒化物半導体発光素子の製造方法
WO2008140611A2 (en) 2006-12-18 2008-11-20 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
US20080191317A1 (en) 2007-02-13 2008-08-14 International Business Machines Corporation Self-aligned epitaxial growth of semiconductor nanowires
JP2010525557A (ja) 2007-03-28 2010-07-22 クナノ アーベー ナノワイヤ回路構造物
JP2009010012A (ja) 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 半導体発光素子、その製造方法及び発光装置
KR100904588B1 (ko) * 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US7714317B2 (en) 2007-08-30 2010-05-11 Brookhaven Science Associates, Llc Assembly of ordered carbon shells on semiconducting nanomaterials
US8084337B2 (en) 2007-10-26 2011-12-27 Qunano Ab Growth of III-V compound semiconductor nanowires on silicon substrates
US8273983B2 (en) 2007-12-21 2012-09-25 Hewlett-Packard Development Company, L.P. Photonic device and method of making same using nanowires
US8435676B2 (en) 2008-01-09 2013-05-07 Nanotek Instruments, Inc. Mixed nano-filament electrode materials for lithium ion batteries
US7871653B2 (en) 2008-01-30 2011-01-18 Ocean Duke Corporation Double-stack shrimp tray
JP5386747B2 (ja) 2008-02-21 2014-01-15 公益財団法人神奈川科学技術アカデミー 半導体基板、半導体素子、発光素子及び電子素子
KR101445877B1 (ko) 2008-03-24 2014-09-29 삼성전자주식회사 산화아연 나노와이어의 제조방법
US7781780B2 (en) 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
TW200952184A (en) 2008-06-03 2009-12-16 Univ Nat Taiwan Structure of mixed type heterojunction thin film solar cells and its manufacturing method
CN103022282B (zh) 2008-07-07 2016-02-03 格罗有限公司 纳米结构led
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
WO2010056064A2 (ko) 2008-11-13 2010-05-20 주식회사 엘지화학 리튬 이차전지용 비수 전해액 및 이를 구비한 리튬 이차전지
KR101071906B1 (ko) 2008-11-14 2011-10-11 한국과학기술원 단결정 게르마늄코발트 나노와이어, 게르마늄코발트 나노와이어 구조체, 및 이들의 제조방법
JP5453045B2 (ja) 2008-11-26 2014-03-26 株式会社日立製作所 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
CN101504961B (zh) 2008-12-16 2010-08-11 华中科技大学 面发射多色发光二极管及其制造方法
US8389387B2 (en) 2009-01-06 2013-03-05 Brookhaven Science Associates, Llc Segmented nanowires displaying locally controllable properties
KR101650310B1 (ko) 2009-01-16 2016-08-24 삼성전자주식회사 도광부재 및 이를 구비하는 제전유닛, 화상형성장치, 화상독취장치
WO2010087853A1 (en) 2009-01-30 2010-08-05 Hewlett-Packard Development Company Photovoltaic structure and solar cell and method of fabrication employing hidden electrode
FR2941688B1 (fr) 2009-01-30 2011-04-01 Commissariat Energie Atomique Procede de formation de nano-fils
KR100995394B1 (ko) 2009-02-18 2010-11-19 한국과학기술원 박막 태양전지의 박막 형성장치
WO2010096035A1 (en) 2009-02-23 2010-08-26 Nanosys, Inc. Nanostructured catalyst supports
WO2010138506A1 (en) 2009-05-26 2010-12-02 Nanosys, Inc. Methods and systems for electric field deposition of nanowires and other devices
WO2010141348A1 (en) 2009-05-31 2010-12-09 College Of William And Mary Method for making polymer composites containing graphene sheets
JP5299105B2 (ja) 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
CN102868498B (zh) 2009-06-18 2015-12-09 华为技术有限公司 码本生成方法、数据传输方法及装置
US8409366B2 (en) 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
US9290388B2 (en) 2009-08-03 2016-03-22 Inje University Industry-Academic Cooperation Foundation Carbonaceous nanocomposite having novel structure and fabrication method thereof
US10164135B2 (en) 2009-08-07 2018-12-25 Guardian Glass, LLC Electronic device including graphene-based layer(s), and/or method or making the same
US8507797B2 (en) 2009-08-07 2013-08-13 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
JP2011057474A (ja) 2009-09-07 2011-03-24 Univ Of Tokyo 半導体基板、半導体基板の製造方法、半導体成長用基板、半導体成長用基板の製造方法、半導体素子、発光素子、表示パネル、電子素子、太陽電池素子及び電子機器
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
JP4724256B2 (ja) 2009-10-20 2011-07-13 パナソニック株式会社 発光ダイオード素子およびその製造方法
JP4718652B2 (ja) 2009-10-21 2011-07-06 パナソニック株式会社 太陽電池およびその製造方法
KR20110057989A (ko) * 2009-11-25 2011-06-01 삼성전자주식회사 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
CN101710567A (zh) 2009-11-27 2010-05-19 晶能光电（江西）有限公司 具有复合碳基衬底的氮化镓基半导体器件及其制造方法
US9306099B2 (en) 2009-12-01 2016-04-05 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material
KR101736972B1 (ko) 2009-12-01 2017-05-19 삼성전자주식회사 그라펜 및 무기물의 적층 구조체 및 이를 구비한 전기소자
WO2011067893A1 (ja) 2009-12-04 2011-06-09 パナソニック株式会社 基板およびその製造方法
WO2011081440A2 (ko) 2009-12-30 2011-07-07 성균관대학교산학협력단 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
WO2011090863A1 (en) 2010-01-19 2011-07-28 Eastman Kodak Company Ii-vi core-shell semiconductor nanowires
US8377729B2 (en) 2010-01-19 2013-02-19 Eastman Kodak Company Forming II-VI core-shell semiconductor nanowires
US8212236B2 (en) 2010-01-19 2012-07-03 Eastman Kodak Company II-VI core-shell semiconductor nanowires
US20110240099A1 (en) 2010-03-30 2011-10-06 Ellinger Carolyn R Photovoltaic nanowire device
TWI440074B (zh) 2010-04-02 2014-06-01 Univ Nat Chiao Tung 一種在三族氮化物磊晶過程中降低缺陷產生的方法
CN102859691B (zh) 2010-04-07 2015-06-10 株式会社岛津制作所 放射线检测器及其制造方法
AU2011258422C1 (en) 2010-05-24 2017-03-30 Lummus Technology Llc Nanowire catalysts
WO2011155157A1 (ja) * 2010-06-07 2011-12-15 パナソニック株式会社 太陽電池及びその製造法
AU2011268135B2 (en) 2010-06-18 2014-06-12 Glo Ab Nanowire LED structure and method for manufacturing the same
KR101781552B1 (ko) 2010-06-21 2017-09-27 삼성전자주식회사 보론 및 질소로 치환된 그라핀 및 제조방법과, 이를 구비한 트랜지스터
CA2829242A1 (en) 2010-08-07 2012-02-16 Arjun Daniel Srinivas Device components with surface-embedded additives and related manufacturing methods
CN102376817A (zh) 2010-08-11 2012-03-14 王浩 一种半导体光电器件的制备方法
WO2012067687A2 (en) 2010-08-26 2012-05-24 The Ohio State University Nanoscale emitters with polarization grading
KR20150098246A (ko) 2010-09-01 2015-08-27 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
WO2012029381A1 (ja) 2010-09-01 2012-03-08 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト、表示装置、並びにダイオード
KR101636915B1 (ko) 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
FR2975532B1 (fr) 2011-05-18 2013-05-10 Commissariat Energie Atomique Connexion electrique en serie de nanofils emetteurs de lumiere
KR101691906B1 (ko) 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
US8901536B2 (en) 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
KR101802374B1 (ko) 2010-10-05 2017-11-29 삼성전자주식회사 도핑된 그래핀 함유 투명전극, 그의 제조방법, 및 이를 구비하는 표시소자와 태양전지
US8321961B2 (en) 2010-10-07 2012-11-27 International Business Machines Corporation Production scale fabrication method for high resolution AFM tips
KR101217209B1 (ko) 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
KR101142545B1 (ko) 2010-10-25 2012-05-08 서울대학교산학협력단 태양전지 및 그 제조 방법
US8980862B2 (en) 2010-11-12 2015-03-17 Gentium S.P.A. Defibrotide for use in prophylaxis and/or treatment of Graft versus Host Disease (GVHD)
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
KR20120065792A (ko) 2010-12-13 2012-06-21 삼성전자주식회사 나노 센서 및 그의 제조 방법
KR20120083084A (ko) 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101227600B1 (ko) 2011-02-11 2013-01-29 서울대학교산학협력단 그래핀-나노와이어 하이브리드 구조체에 기반한 광센서 및 이의 제조방법
US8591990B2 (en) 2011-03-25 2013-11-26 GM Global Technology Operations LLC Microfiber supported metal silicide nanowires
JP2012230969A (ja) 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
CN103826840B (zh) 2011-05-06 2017-04-19 纽约州州立大学研究基金会 磁性类石墨烯纳米粒子或石墨纳米或微米粒子和其制造方法和用途
US9564579B2 (en) 2011-05-27 2017-02-07 University Of North Texas Graphene magnetic tunnel junction spin filters and methods of making
JP2012250868A (ja) 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物層の成長方法およびｉｉｉ族窒化物基板
WO2012167282A1 (en) 2011-06-02 2012-12-06 Brown University High-efficiency silicon-compatible photodetectors based on ge quantumdots and ge/si hetero-nanowires
KR101305705B1 (ko) 2011-07-12 2013-09-09 엘지이노텍 주식회사 터치 패널 및 전극 제조 방법
US20130020623A1 (en) 2011-07-18 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device
CN102254969B (zh) 2011-08-17 2012-11-14 中国科学院苏州纳米技术与纳米仿生研究所 基于纳米柱阵列的光电器件及其制作方法
KR101217216B1 (ko) 2011-08-31 2012-12-31 서울대학교산학협력단 전자 소자 및 그 제조 방법
WO2013052541A2 (en) 2011-10-04 2013-04-11 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Quantum dots, rods, wires, sheets, and ribbons, and uses thereof
US8440350B1 (en) 2011-11-10 2013-05-14 GM Global Technology Operations LLC Lithium-ion battery electrodes with shape-memory-alloy current collecting substrates
EA029490B1 (ru) 2011-11-29 2018-04-30 Силурия Текнолоджиз, Инк. Катализаторы из нанопроволоки и способы их применения и получения
KR20130069035A (ko) 2011-12-16 2013-06-26 삼성전자주식회사 그래핀상의 하이브리드 나노구조체 형성 방법
JP6196987B2 (ja) 2012-02-14 2017-09-13 ヘキサジェム アーベー 窒化ガリウムナノワイヤに基づくエレクトロニクス
TW201344749A (zh) 2012-04-23 2013-11-01 Nanocrystal Asia Inc 以塡膠燒結方式製造選擇性成長遮罩之方法
US20130311363A1 (en) 2012-05-15 2013-11-21 Jonathan E. Ramaci Dynamically re-programmable transaction card
US20140014171A1 (en) 2012-06-15 2014-01-16 Purdue Research Foundation High optical transparent two-dimensional electronic conducting system and process for generating same
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
US9401452B2 (en) 2012-09-14 2016-07-26 Palo Alto Research Center Incorporated P-side layers for short wavelength light emitters
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
EP2922891A1 (en) 2012-11-26 2015-09-30 Massachusetts Institute of Technology Nanowire-modified graphene and methods of making and using same
JP5876408B2 (ja) 2012-12-14 2016-03-02 日本電信電話株式会社 ナノワイヤの作製方法
CN103050498B (zh) 2012-12-28 2015-08-26 中山大学 一种微纳米线阵列结构紫外雪崩光电探测器及其制备方法
GB201311101D0 (en) 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
GB2517186A (en) * 2013-08-14 2015-02-18 Norwegian University Of Science And Technology Radial P-N junction nanowire solar cells
KR101517551B1 (ko) 2013-11-14 2015-05-06 포항공과대학교 산학협력단 발광소자의 제조방법 및 그에 의해 제조된 발광소자
CN103903973B (zh) 2014-03-05 2017-03-29 复旦大学 利用旋涂液态金属种子层在石墨烯上生长高k介质的方法
KR102198694B1 (ko) 2014-07-11 2021-01-06 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
CN108064420B (zh) 2015-06-18 2020-06-30 纳米2D材料有限公司 异质结及由其衍生的电子器件
US9577176B1 (en) 2015-06-18 2017-02-21 Raytheon Bbn Technologies Corp. Josephson junction readout for graphene-based single photon detector
BR112018000612A2 (pt) * 2015-07-13 2018-09-18 Crayonano As nanofios ou nanopirâmides cultivados sobre um substrato grafítico
EA201890167A1 (ru) * 2015-07-13 2018-07-31 Крайонано Ас Светодиоды и фотодетекторы, сформированные из нанопроводников/нанопирамид
JP7154133B2 (ja) 2016-05-04 2022-10-17 ナノシス， インコーポレイテッド 異なる色のｌｅｄを含むモノリシックマルチカラー直視型ディスプレイおよびそれを製造する方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005532181A (ja) 2002-07-08 2005-10-27 ビーティージー・インターナショナル・リミテッド ナノ構造体およびその製造方法
JP2007051327A (ja) 2005-08-18 2007-03-01 Kobe Steel Ltd 成膜方法
JP2009542560A (ja) 2006-03-10 2009-12-03 エステイーシー．ユーエヌエム ＩＩＩ族窒化物半導体基板材料及びデバイスにおけるＧａＮナノワイヤーのパルス状成長及び応用
US20090200540A1 (en) 2008-02-07 2009-08-13 Bjoerk Mikael T Metal-Oxide-Semiconductor Device Including a Multiple-Layer Energy Filter
JP2013532621A (ja) 2010-06-24 2013-08-19 グロ アーベー 配向されたナノワイヤー成長用のバッファ層を有する基板
JP2014506222A (ja) 2010-12-13 2014-03-13 ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー） グラファイト基板上のナノワイヤエピタキシー
JP2013129548A (ja) 2011-12-20 2013-07-04 Nippon Telegr & Teleph Corp <Ntt> ナノワイヤの作製方法
JP2015503852A (ja) 2012-01-10 2015-02-02 ノルウェージアン ユニバーシティー オブ サイエンス アンド テクノロジー（エヌティーエヌユー） グラフェンのトップ及びボトム電極を備えたナノワイヤーデバイス及びそのようなデバイスの製造方法

Also Published As

Publication number Publication date
AU2016302692B2 (en) 2019-04-18
CA2993884A1 (en) 2017-02-09
US20180226242A1 (en) 2018-08-09
EP3544046A1 (en) 2019-09-25
CN108156828A (zh) 2018-06-12
BR112018001815A2 (pt) 2018-09-18
WO2017021380A1 (en) 2017-02-09
KR20180053652A (ko) 2018-05-23
US20200006051A1 (en) 2020-01-02
TW201737314A (zh) 2017-10-16
JP2018529610A (ja) 2018-10-11
EA201890238A1 (ru) 2018-08-31
US10714337B2 (en) 2020-07-14
AU2019204449A1 (en) 2019-07-11
KR102698244B1 (ko) 2024-08-22
US11450528B2 (en) 2022-09-20
TWI711072B (zh) 2020-11-21
AU2016302692A1 (en) 2018-02-22
EP3329509A1 (en) 2018-06-06

Similar Documents

Publication Publication Date Title
JP7009358B2 (ja) グラファイト基板上でのナノワイヤ又はナノピラミッドの成長方法
US11264536B2 (en) Nanowires or nanopyramids grown on a graphene substrate
US10243104B2 (en) Nanowire device having graphene top and bottom electrodes and method of making such a device
US20220262978A1 (en) Nanowire device
KR20140014105A (ko) 흑연 기판 상의 나노와이어 에피택시
TW202134169A (zh) 物質之組合

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220112

R150 Certificate of patent or registration of utility model

Ref document number: 7009358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150