CN1905224A - 通孔垂直结构的半导体芯片或器件 - Google Patents

通孔垂直结构的半导体芯片或器件 Download PDF

Info

Publication number
CN1905224A
CN1905224A CNA2006100890615A CN200610089061A CN1905224A CN 1905224 A CN1905224 A CN 1905224A CN A2006100890615 A CNA2006100890615 A CN A2006100890615A CN 200610089061 A CN200610089061 A CN 200610089061A CN 1905224 A CN1905224 A CN 1905224A
Authority
CN
China
Prior art keywords
hole
metallization
layer
wafer
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100890615A
Other languages
English (en)
Other versions
CN100446288C (zh
Inventor
彭一芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Invenlux Technology Co.,Ltd.
Original Assignee
Jin Pi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37674418&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1905224(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Jin Pi filed Critical Jin Pi
Priority to CNB2006100890615A priority Critical patent/CN100446288C/zh
Publication of CN1905224A publication Critical patent/CN1905224A/zh
Priority to US11/881,872 priority patent/US20080029761A1/en
Application granted granted Critical
Publication of CN100446288C publication Critical patent/CN100446288C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示通孔垂直结构的半导体芯片或器件。带有防静电二极管的通孔垂直结构半导体芯片或器件的结构如下：半导体芯片或器件的外延层键合在带有防静电二极管的金属化硅支持芯片的第一面上；外延层的第一类型限制层通过电流扩散层、半通孔/金属填充塞、通孔/金属填充塞与金属化硅支持芯片的第二面上的第一电极电联接；第二类型限制层通过反射/欧姆/键合层、另一通孔/金属填充塞与金属化硅支持芯片的第二面上的第二电极电联接；形成垂直结构的半导体芯片或器件。外界电源向金属化硅支持芯片的第二面上的第一和第二电极供电，无需金线联接。

Description

通孔垂直结构的半导体芯片或器件
技术领域
本发明揭示通孔(through hole)垂直结构的半导体芯片或器件[包括，通孔垂直结构的氮化镓基、磷化镓基、镓氮磷基和氧化锌基发光二极管(LED))]，及低成本的生产技术和工艺。本发明属于半导体电子技术领域。
背景技术
半导体芯片或器件具有巨大应用市场，半导体芯片或器件包括，氮化镓基、磷化镓基、镓氮磷基和氧化锌基芯片或器件，例如，氮化镓(GaN)基、磷化镓(GaP)基、镓氮磷(GaNP)基和氧化锌(ZnO)基发光二极管(LED)。但是，(1)技术和生产上的问题(例如半导体芯片或器件的散热和生产时的良品率)需要改善；(2)产品的性能和可靠性需要持续地提高；(3)产品的体积向薄、轻、小方向发展。为了解决上述问题，很多方案被提出，例如，(1)为了解决磷化镓基LED的砷化镓(GaAs)生长衬底吸收光辐射，垂直结构磷化镓基LED芯片被提出[美国专利，专利号：5008718；专利号：5376580；专利号：5502316，等]；(2)为了解决氮化镓基LED的蓝宝石生长衬底的散热效率低等问题，垂直结构氮化镓基LED芯片被提出[中国专利申请，申请号：200410046041.0；申请号：200410073841.1；申请号：200510000296.3；申请号：200510129899.8]。垂直结构的半导体芯片或器件的基本生产工艺和结构如下：半导体芯片或器件的外延层通过反射/欧姆/键合层键合在导电支持衬底上(导电支持衬底的另一面层叠第二电极)，剥离生长衬底，在暴露的外延层上层叠第一电极，形成垂直结构的半导体芯片或器件。但是，该半导体芯片或器件需要打至少一根金线，从而与外界电源相连接。金线会造成产品的可靠性问题，金线所占用的空间增大了垂直结构的半导体芯片或器件的封装管座的厚度，金线会造成封装工艺复杂。而且，通常是在将垂直结构的半导体芯片或器件封装后，再进行老化，这给封装带来无法确定芯片性能的不利因素，一旦封装的芯片不合格，这个封装就会不合格，并且难以返修，增加生产成本。为解决上述的效率、老化和金线问题，带有防静电二极管的通孔垂直结构的半导体芯片或器件(包括，氮化镓基、磷化镓基、镓氮磷基和氧化锌基LED)被提出[中国专利申请，申请号：200610081556.3]。
本发明揭示一种不同的通孔垂直结构的半导体芯片或器件(包括带有防静电二极管和不带有防静电二极管)及生产工艺。
发明内容
本发明揭示通孔垂直结构的半导体芯片或器件以及带有防静电二极管的通孔垂直结构的半导体芯片或器件。带有防静电二极管的通孔垂直结构的半导体芯片或器件的一个具体实施实例的结构如下(图1f)：在绝缘的硅支持芯片106的第二面上形成两个互相电绝缘的电极110和111。硅支持芯片106的第一面上的金属层107通过通孔/金属填充塞108与底面上的第二电极110电联接。绝缘的硅支持芯片内具有防静电二极管112。金属层107和通孔/金属填充塞109分别与防静电二极管的两个电极电连接。金属层107的位置和形状与键合于其上的半导体芯片或器件的反射/欧姆/键合层105的位置和形状相配合，通孔/金属填充塞109的位置和形状与层叠于其上的半通孔/金属填充塞116和保护层113的位置和形状相配合。半通孔/金属填充塞116把图形化的电极117和通孔/金属填充塞109连接起来。第一类型限制层102、活化层103和第二类型限制层104依次层叠于电流扩散层114和反射/欧姆/键合层105之间。
通孔垂直结构的半导体芯片或器件的一个具体实施实例的结构(如图2所示)与图1f所展示的带有防静电二极管的通孔垂直结构的半导体芯片或器件基本相同，不同之处在与在金属化支持芯片中没有防静电二极管。
制造带有防静电二极管的通孔垂直结构的半导体芯片或器件的工艺步骤的一个具体实施实例如下：
(1)制造带有防静电二极管的金属化硅支持晶片。
(2)层叠导电反射/欧姆/键合层于半导体外延晶片的第二类型限制层上，然后，键合半导体外延晶片的导电反射/欧姆/键合层到金属化硅支持晶片的第一面上，形成复合半导体外延晶片
(3)剥离半导体外延晶片的生长衬底，直到第一类型限制层暴露。
(4)在预定的位置，蚀刻半导体外延层直到通孔/金属填充塞和金属化硅支持晶片的硅表面暴露。
(5)在暴露的硅表面和通孔/金属填充塞上层叠保护层，使得暴露的通孔/金属填充塞与反射/欧姆/键合层、第一类型限制层、活化层、和第二类型限制层不直接接触。
(6)层叠电流扩散层在第一类型限制层和保护层上。
(7)在预定的位置，蚀刻电流扩散层和保护层，直到金属化硅支持晶片的第一面上的通孔/金属填充塞暴露，形成半通孔。
(8)在每一个半通孔中形成半通孔/金属填充塞。半通孔/金属填充塞与通孔/金属填充塞电连接。
(9)在电流扩散层的预定的位置上，层叠具有优化图形的电极，该优化图形的电极与半通孔/金属填充塞电连接。因此，优化图形的电极通过半通孔/金属填充塞和通孔/金属填充塞与第一电极电连接。
(10)切割复合半导体外延晶片，成为半导体芯片或器件。
连接金属化硅支持晶片两面上的对应的电极和金属层的通孔/金属填充塞的数量和截面积是预定的。采用多个或者截面积较大的通孔/金属填充塞的优点是：(1)进一步提高金属化硅支持晶片的热导率；(2)降低电阻，因而降低电压，减少产生的热量。
本发明的目的和能达到的各项效果如下：
(1)本发明的目的是提供通孔垂直结构的半导体(包括，氮化镓基或磷化镓基或镓氮磷基或氧化锌基)芯片或器件(包括，氮化镓基或磷化镓基或镓氮磷基或氧化锌基LED芯片)，以解决上述的效率、老化和金线问题。
(2)本发明的目的是提供低成本的批量生产通孔垂直结构的半导体芯片或器件的工艺方法。
(3)本发明的目的是提供带有防静电二极管的通孔垂直结构的半导体芯片或器件，以解决上述的效率、老化、金线和防静电问题。
(4)本发明的目的是提供低成本的批量生产带有防静电二极管的通孔垂直结构的半导体芯片或器件的工艺方法。
(5)本发明提供了半导体芯片或器件与硅晶片上的IC器件整合的一个具体实施实例。
本发明和它的特征及效益将在下面的详细描述中更好的展示。
附图说明
图1a至图1e展示制造带有防静电二极管的通孔垂直结构的半导体芯片或器件的工艺方法的一个具体实施实例的示意图。
图1f展示采用图1a至图1e的工艺方法制造的带有防静电二极管的通孔垂直结构的半导体芯片或器件的第一个具体实施实例
图2展示不带有防静电二极管的通孔垂直结构的半导体芯片或器件的第一个具体实施实例。
图3展示带有防静电二极管的通孔垂直结构的半导体芯片或器件的第二个具体实施实例(图3c)及制造工艺方法的示意图。
图4展示带有防静电二极管的通孔垂直结构的半导体芯片或器件的第三个具体实施实例。
图5展示通孔垂直结构的半导体芯片或器件的第二个具体实施实例。
图6展示通孔垂直结构的半导体芯片或器件的第三个具体实施实例。
图7展示制造带有防静电二极管的通孔垂直结构的半导体芯片或器件的生产工艺流程的一个具体实施实例。
图8展示制造通孔垂直结构的半导体芯片或器件的生产工艺流程的一个具体实施实例。
具体实施方式
虽然本发明的具体化实施实例将会在下面被描述，但下列各项描述只是说明本发明的原理，而不是局限本发明于下列各项具体化实施实例的描述。
注意下列各项：
(1)本发明提供的通孔垂直结构的半导体器件或芯片(可以带有防静电二极管或不带有防静电二极管)无需采用打线的方式与外界电源相联接，可以在封装前进行老化，提高良品率，降低成本。降低封装成品的厚度。提高可靠性。
(2)由于本发明提供的通孔垂直结构的半导体器件或芯片(可以带有防静电二极管或不带有防静电二极管)的结构对于氮化镓基、磷化镓基、镓氮磷基、和氧化锌基器件或芯片相同，因此，本发明将其统称为通孔垂直结构的半导体器件或芯片(可以带有防静电二极管或不带有防静电二极管)。
(3)本发明提供的制造通孔垂直结构的半导体芯片或器件(可以带有防静电二极管或不带有防静电二极管)的生产工艺流程对于氮化镓基、磷化镓基、镓氮磷基、和氧化锌基器件相同，但是，具体的工艺条件和实施方法会因半导体芯片或器件的不同而不同。
(4)本发明提供的通孔垂直结构的半导体器件或芯片(可以带有防静电二极管或不带有防静电二极管)包括，但不限于：氮化镓基、磷化镓基、镓氮磷基、和氧化锌基器件或芯片。其中，氮化镓基包括：镓、铝、铟、氮的二元系，三元系，四元系，例如，GaN，GaInN，AlGaInN，AlGaInN，等。磷化镓基包括：镓、铝、铟、磷的二元系，三元系，四元系，例如，GaP、GaInP、AlGaInP，InP，等。镓氮磷基包括：镓、铝、铟、氮、磷的二元系，三元系，四元系和五元系，例如，GaNP，AlGaNP，GaInNP，AlGaInNP，等。氧化锌基包括：例如，ZnO，等。氮化镓基、磷化镓基、镓氮磷基、和氧化锌基器件或芯片包括，但不限于：氮化镓基、磷化镓基、镓氮磷基、和氧化锌基LED。氮化镓基外延层的晶体平面包括，但不限于：c-平面，a-平面，m-平面。
(5)本发明提供的制造通孔垂直结构的半导体芯片或器件(可以带有防静电二极管或不带有防静电二极管)的生产工艺都是在晶片(wafer)水平进行的，最后一道工艺步骤是把复合半导体外延晶片分割为单个的通孔垂直结构的半导体芯片或器件。但是，因为一个金属化硅支持晶片可以制成很多个结构相同的金属化硅支持芯片，而一片半导体外延晶片可以制成很多个结构相同的半导体外延芯片，所以，为了简化画图，在图1和图3展示的工艺的具体实施实例的示意图中，以金属化硅支持芯片和半导体外延芯片展示生产工艺步骤。
(6)金属化硅支持晶片和半导体外延晶片具有相同的形状和尺寸。一个金属化硅支持芯片和一个半导体外延芯片具有相同的形状和尺寸。
(7)本发明提供了半导体芯片或器件与硅晶片上的IC器件(防静电二极管)整合的一个具体实施实例。
(8)不需要在层叠在电流扩散层的预定位置上的具有优化图形的电极上打金线，该优化图形的电极通过半通孔/金属填充塞和通孔/金属填充塞与金属化硅支持芯片的第二面上的第一电极电连接。金属化硅支持芯片的第一面上的金属层与相对应的半导体芯片或器件的反射/欧姆/键合层的相键合，因此，该半导体芯片或器件具有垂直结构芯片或器件的全部优点，例如，没有电流拥塞(crowding)，可通过大电流，热传导效率高，等。
(9)抗静电能力提高。
(10)由于第二类型限制层与金属化硅支持芯片之间有一导电反射/欧姆/键合层，因此，光取出效率提高。
(11)图形化电极可以具有不同的形状，形状设计的目的是使电流分布更均匀和遮挡更少的光。
(12)与具有优化图形的电极相连接的半通孔/金属填充塞的面积小于打线焊盘的面积，因此，电极遮光面积减小。
图1a：提供一半导体外延晶片，外延晶片的结构包括，但不限于：外延层100层叠在生长衬底101上。一般情况下，在生长衬底101和第一类型限制层102之间有一缓冲层，因为该缓冲层会与生长衬底101一起被剥离，所以，图1中未展示缓冲层。外延层100包括，第一类型限制层102，活化层(active layer)103，第二类型限制层104，一导电反射/欧姆/键合层105层叠在第二类型限制层104上。导电反射/欧姆/键合层105的作用如下：(1)对于半导体发光二极管(LED)，反射从活化层发出的光并形成良好的欧姆接触，易于与金属化硅支持晶片键合。(2)对于其它半导体器件，形成良好的欧姆接触，易于与金属化硅支持晶片键合。
半导体外延层包括，但不限于：氮化镓基、磷化镓基、镓氮磷基、氧化锌基外延层。活化层的结构包括，但不限于：体(bulk)，单量子阱，多量子阱，量子点，量子线，等。外延层(包括活化层)的材料包括，但不限于：(1)氮化镓基：镓、铝、铟、氮的二元系，三元系，四元系，例如，GaN，GaInN，AlGaInN，等。(2)磷化镓基：镓、铝、铟、磷的二元系，三元系，四元系，例如，GaP、GaInP、AlGaInP，等。(3)镓氮磷基：镓、铝、铟、氮、磷的二元系，三元系，四元系，五元系，例如，GaNP，GaInNP，AlGaInNP，等。(4)氧化锌基：例如，ZnO，等。氮化镓基外延层的晶体平面包括，但不限于：c-平面，a-平面，m-平面。
金属化硅支持晶片的结构包括，硅支持晶片106，层叠在硅支持晶片106的第一面上的金属层107，层叠在硅支持晶片106的第二面上的第一电极111和第二电极110，防静电二极管112，把金属层107和第二电极110联接在一起的通孔/金属填充塞108，把金属层107和第一电极111联接在一起的通孔/金属填充塞109。
图1b：键合半导体外延晶片和金属化硅支持晶片，形成复合半导体外延晶片。金属层107与反射/欧姆/键合层105相键合。键合工艺是在晶片水平进行，即，一个半导体外延晶片键合在一个金属化硅支持晶片上。键合的方法包括，但不限于：导电胶键合，金属熔化键合，金属扩散键合。键合后，导电反射/欧姆/键合层与金属化硅晶片的第一面上的金属层熔合在一起，以下统称为反射/欧姆/键合层。
图1c：剥离生长衬底101和缓冲层，直到第一类型限制层102暴露。对于不同的半导体外延晶片，剥离生长衬底的方法不同。剥离生长衬底包括，但不限于：激光剥离(适用于剥离透明生长衬底，例如，蓝宝石和SiC，等)，干法或湿法蚀刻(适用于剥离非透明生长衬底，例如，砷化镓、磷化镓、硅，等)，加热分离，精密研磨/抛光(适用于各类生长衬底)，以及上述用方法的组合，例如，首先采用精密研磨/抛光方法，将生长衬底的厚度减少，然后，视不同的生长衬底，再采用其它方法。
在预定的位置光刻和蚀刻半导体外延层100和反射/欧姆/键合层105，直到金属化硅支持晶片的硅表面和通孔/金属填充塞109的顶部暴露。
图1d：在暴露的金属化硅支持晶片的硅表面和通孔/金属填充塞109上，层叠保护层113。保护层113的材料是电绝缘材料，包括，但不限于：SiO2。保护层113的顶部与第一类型限制层102的顶部相平。在保护层113和第一类型限制层102上层叠电流扩散层114。电流扩散层114的材料是从一组导电氧化物材料和一组金属材料中选出，导电氧化物材料包括，但不限于：ITO，ZnO:Al，ZnGa2O4，SnO2:Sb，Ga2O3:Sn，In2O3:Zn，NiO，MnO，CuO，SnO，GaO，等。透明金属膜包括，但不限于：Ni/Au，Ni/Pt，Ni/Pd，Ni/Co，Pd/Au，Pt/Au，Ti/Au，Cr/Au，Sn/Au，等。
图1e：在预定的位置蚀刻电流扩散层114和保护层113，直到通孔/金属填充塞109暴露，形成半通孔115。蚀刻方法包括，干法(dry)和湿法(wet)。
图1f：在半通孔115中层叠半通孔/金属填充塞116，其一端与通孔/金属填充塞109电连接。在电流扩散层114上层叠图形化的电极117。图形化的电极117与半通孔/金属填充塞116电连接，因而与第一电极111电连接。
图1f同时是带有防静电二极管的通孔垂直结构的半导体芯片或器件的第一个具体实施实例。
图2展示通孔垂直结构的半导体芯片或器件的第一个具体实施实例，其结构与制造工艺步骤基本上与图1展示的带有防静电二极管的通孔垂直结构的半导体芯片或器件及其制造工艺步骤相同，不同之处是，图2展示的通孔垂直结构的半导体芯片或器件的金属化衬底中不包括防静电二极管。因此，通孔垂直结构的半导体芯片或器件的金属化支持晶片的材料包括：不带有防静电二极管的金属化硅支持晶片，不带有防静电二极管的金属化氮化铝(AlN)支持晶片，不带有防静电二极管的金属化砷化镓支持晶片，不带有防静电二极管的金属化氧化锌支持晶片，不带有防静电二极管的金属化磷化镓支持晶片。
图3a到图3c展示制造带有防静电二极管的通孔垂直结构的半导体器件的第二个具体实施实例的示意图。首先重复图1a到图1c的制造工艺步骤。然后，进行下述工艺步骤。
图3a：层叠保护层313在通孔/金属填充塞309的暴露的部分上。
图3b：在预定的位置蚀刻保护层313，直到通孔/金属填充塞309暴露，形成半通孔314。
图3c：在半通孔314中层叠半通孔/金属填充塞316，其一端与通孔/金属填充塞309电连接。在第一类型限制层302和保护层313上层叠图形化的电极317，并与半通孔/金属填充塞316电连接。
注意，选择适当的图型化的电极，电流扩散层不是必要的，因此，可以避免ITO电流扩散层的不稳定问题，或金属电流扩散层的遮光问题。
图3c同时是带有防静电二极管的通孔垂直结构的半导体芯片或器件的第二个具体实施实例。
图4展示带有防静电二极管的通孔垂直结构的半导体芯片或器件的第三个具体实施实例。其结构与制造工艺步骤基本上与图3展示的带有防静电二极管的通孔垂直结构的半导体芯片或器件的第二个具体实施实例及其制造工艺步骤相同，不同之处是，图4展示的带有防静电二极管的通孔垂直结构的半导体芯片或器件包括电流扩散层414。其中，电流扩散层414层叠在图形化的电极417和第一类型限制层402上。
图5展示通孔垂直结构的半导体芯片或器件的第二个具体实施实例。其结构与制造工艺步骤基本上与图3展示的带有防静电二极管的通孔垂直结构的半导体芯片或器件的第二个具体实施实例及其制造工艺步骤相同，不同之处是，图5展示的通孔垂直结构的半导体芯片或器件的金属化支持晶片中不包括防静电二极管。因此，通孔垂直结构的半导体芯片或器件的金属化支持晶片的材料包括，但不限于：金属化硅支持晶片，金属化氮化铝(AlN)支持晶片，金属化砷化镓支持晶片，金属化氧化锌支持晶片。
图6展示通孔垂直结构的半导体芯片或器件的第三个具体实施实例。其结构与制造工艺步骤基本上与图4展示的带有防静电二极管的通孔垂直结构的半导体芯片或器件的第三个具体实施实例及其制造工艺步骤相同，不同之处是，图6展示的通孔垂直结构的半导体芯片或器件的金属化支持晶片中不包括防静电二极管。因此，通孔垂直结构的半导体芯片或器件的金属化支持晶片的材料包括，但不限于：金属化硅支持晶片，金属化氮化铝(AlN)支持晶片，金属化砷化镓支持晶片，金属化氧化锌支持晶片。
图7展示制造带有防静电二极管的通孔垂直结构的半导体器件的工艺流程的一个具体实施实例。
工艺流程步骤701：提供带有防静电二极管的金属化硅支持晶片和半导体外延晶片。在绝缘的硅支持晶片内的预定位置，形成多个防静电二极管。在硅支持晶片的两面上层叠导电金属层。硅支持晶片的第一面的金属层与防静电二极管的一个电极电连接。在硅支持晶片的第二面的金属层上，在预定的位置形成多组电极，每组电极包括第一电极和第二电极，其位置和形状分别与后续层叠于其上的封装结构的两个电极的位置和形状相配合，第一和第二电极与封装结构的两个电极相联接。每个第二面上的第二和第一电极的位置分别与对应的反射/欧姆/键合层和半通孔的位置相配合。在硅支持晶片的预定的位置上形成多组通孔(through hole)，每个通孔中层叠导电的通孔/金属填充塞，所述的导电的通孔/金属填充塞把第一面的金属层分别与第二面上的第一电极和第二电极电连接，形成带有防静电二极管的金属化硅支持晶片。
在半导体外延晶片的第二类型限制层上层叠导电反射/欧姆/键合层。在半导体外延晶片上的预定位置，将会形成多个半导体外延芯片。
工艺流程步骤702：键合半导体外延晶片和金属化硅支持晶片，形成复合半导体外延晶片。键合的方法包括，但不限于：导电胶键合，金属熔化键合，金属扩散键合。键合后，导电反射/欧姆/键合层与金属化硅晶片的第一面上的金属层熔合在一起，以下统称为反射/欧姆/键合层。
工艺流程步骤703：剥离半导体外延晶片的生长衬底和缓冲层，直到半导体外延晶片的第一类型限制层暴露。剥离的方法包括，但不限于：激光剥离，精密研磨/抛光，加热分离，化学腐蚀，及上述方法的组合。其中，激光剥离方法适用于透明生长衬底，例如，蓝宝石，碳化硅，等。精密研磨/抛光适用于所有生长衬底，例如，硅，砷化镓，磷化镓，蓝宝石，碳化硅，等。化学腐蚀方法用于某些生长衬底，例如，硅，砷化镓，磷化镓，等。
工艺流程步骤704：在预定的位置，蚀刻半导体外延层(第一类型限制层，活化层，第二类型限制层)和反射/欧姆/键合层，直到金属化硅支持晶片的硅表面和通孔/金属填充塞暴露。蚀刻的方法包括，但不限于：干法和湿法蚀刻。
工艺流程步骤705：层叠保护层在暴露的金属化硅支持晶片的硅表面和通孔/金属填充塞上，使得通孔/金属填充塞与反射/欧姆/键合层、第一类型限制层、活化层、第二类型限制层电绝缘。保护层的材料包括，但不限于：二氧化硅(SiO2)，等。保护层的表面与第一类型限制层的表面相平。
工艺流程步骤706：层叠电流扩散层在第一类型限制层和保护层上。电流扩散层的材料包括，但不限于：导电透明氧化膜和透明金属膜。其中，透明氧化膜包括，但不限于：ITO，ZnO:Al，ZnGa2O4，SnO2:Sb，Ga2O3:Sn，In2O3:Zn，NiO，MnO，CuO，SnO，GaO，等。透明金属膜包括，但不限于：Ni/Au，Ni/Pt，Ni/Pd，Ni/Co，Pd/Au，Pt/Au，Ti/Au，Cr/Au，Sn/Au，等。
工艺流程步骤707：在预定的位置，蚀刻电流扩散层和保护层，直到金属化硅支持晶片的硅表面和通孔/金属填充塞暴露，形成半通孔。蚀刻的方法包括，但不限于：干法(dry)和湿法(wet)蚀刻。
工艺流程步骤708：在半通孔中形成半通孔/金属填充塞，半通孔/金属填充塞与暴露的通孔/金属填充塞形成电连接。
工艺流程步骤709：在电流扩散层的预定的位置上，层叠具有优化图形的电极，该优化图形的电极与半通孔/金属填充塞电连接。优化图形的电极使得电流分部更均匀。
工艺流程步骤710：切割复合半导体外延晶片为单个的带有防静电二极管的通孔垂直结构半导体外延芯片。
图8展示制造通孔垂直结构的半导体器件的工艺流程的一个具体实施实例。图8展示的工艺流程与图7展示的工艺流程基本相同，不同之处如下。(1)金属化支持晶片中没有防静电二极管。因此，(2)金属化支持晶片可以采用硅支持晶片或其它材料，例如，金属化氮化铝支持晶片，金属化砷化镓支持晶片，金属化氧化锌支持晶片。
上面的具体的描述并不限制本发明的范围，而只是提供一些本发明的具体化的例证。因此本发明的涵盖范围应该由权利要求和它们的合法等同物决定，而不是由上述具体化的详细描述和实施实例决定。

Claims (11)

1.一种通孔垂直结构的半导体芯片，其特征在于，包括：
一半导体外延层；
一金属化支持芯片；所述的金属化支持芯片的第一面与所述的半导体外延层的一面键合在一起；所述的半导体外延层的另一面暴露；其中，所述的金属化支持芯片的第二面上形成互相电绝缘的第一和第二电极；所述的金属化支持芯片第二面上的第二电极通过通孔/金属填充塞与第一面上的金属层电连接；所述的金属化支持芯片第二面上的第一电极与另外的通孔/金属填充塞电连接；
一保护层；其中，所述的保护层层叠在所述的金属化支持芯片的第一面的暴露的晶面上并覆盖在所述的金属化支持芯片的另外的通孔/金属填充塞上；一图形化的电极；其中，所述的图形化的电极层叠在所述的保护层和所述的半导体外延层的暴露的表面上；
一半通孔/金属填充塞；其中，所述的半通孔/金属填充塞穿过所述的保护层，把所述的图形化的电极和所述的金属化支持芯片的另外的通孔/金属填充塞电连接。
2.权利要求1所述的通孔垂直结构的半导体芯片，其特征在于，其中，所述的金属化支持芯片是从一组金属化支持芯片中选出，该组金属化支持芯片包括：不带有防静电二极管的金属化硅支持芯片，带有防静电二极管的金属化硅支持芯片，金属化氮化铝支持芯片，金属化砷化镓支持晶片，金属化氧化锌支持晶片，金属化磷化镓支持晶片。
3.权利要求1所述的通孔垂直结构的半导体芯片，其特征在于，所述的半导体外延层的材料是从一组材料中选出，该组材料包括：(1)氮化镓基材料，即，元素镓、铝、铟、氮的二元系，三元系和四元系，包括，GaN，AlGaN，GaInN，AlGaInN；所述的氮化镓基外延层的晶体平面包括：c-平面，a-平面，m-平面；(2)磷化镓基材料，即，元素镓、铝、铟、磷的二元系，三元系和四元系，包括，GaP，AlGaP，GaInP，AlGaInP；(3)镓氮磷基材料，即，元素镓、铝、铟、氮、磷的二元系，三元系，四元系和五元系，包括，GaNP，AlGaNP，GaInNP，AlGaInNP；(4)氧化锌基材料，包括，ZnO。
4.权利要求1所述的通孔垂直结构的半导体芯片，其特征在于，所述的半导体外延层包括：第一类型限制层，活化层，第二类型限制层；所述的半导体外延层的活化层的结构是从一组结构中选出，该组结构包括：体(bulk)，单量子阱，多量子阱，量子点，量子线。
5.权利要求4所述的通孔垂直结构的半导体芯片，其特征在于，所述的半导体外延层的材料是从一组材料中选出，该组材料包括：(1)氮化镓基材料，即，元素镓、铝、铟、氮的二元系，三元系和四元系，包括，GaN，AlGaN，GaInN，AlGaInN；所述的氮化镓基外延层的晶体平面包括：c-平面，a-平面，m-平面；(2)磷化镓基材料，即，元素镓、铝、铟、磷的二元系，三元系和四元系，包括，GaP，AlGaP，GaInP，AlGaInP；(3)镓氮磷基材料，即，元素镓、铝、铟、氮、磷的二元系，三元系，四元系和五元系，包括，GaNP，AlGaNP，GaInNP，AlGaInNP；(4)氧化锌基材料，包括，ZnO。
6.权利要求1所述的通孔垂直结构的半导体芯片，其特征在于，所述的通孔/金属填充塞的数量可以多于1个；所述的金属化支持芯片的另外的通孔/金属填充塞可以多于1个。
7.权利要求1所述的通孔垂直结构的半导体芯片，其特征在于，进一步包括一个导电的反射/欧姆/键合层；所述的导电反射/欧姆/键合层层叠在所述的半导体外延层与所述的金属化支持芯片之间。
8.权利要求1所述的通孔垂直结构的半导体芯片，其特征在于，进一步包括一个电流扩散层；其中，所述的电流扩散层层叠在所述的半导体外延层与所述的图形化的电极之间；所述的半通孔/金属填充塞穿过所述的电流扩散层和保护层，把所述的图形化的电极和所述的金属化支持芯片的另外的通孔/金属填充塞电连接。
9.权利要求1所述的通孔垂直结构的半导体芯片，其特征在于，进一步包括一个电流扩散层；其中，所述的电流扩散层层叠在所述的半导体外延层和所述的图形化的电极上。
10.一种制造通孔垂直结构的半导体芯片的工艺方法，其特征在于，所述的工艺步骤包括：
(1)提供金属化支持晶片和半导体外延晶片：在金属化支持晶片的预定位置上将会形成多个金属化支持芯片；每个金属化支持芯片的第一面上形成一金属层，第二面上形成第一和第二电极，第二面上的第一和第二电极分别由通孔/金属填充塞与第一面上的金属层电联结，第二面上的第一和第二电极互相电绝缘；在半导体外延晶片上的预定位置，将会形成多个半导体芯片；
(2)键合半导体外延晶片的外延层和金属化支持晶片的第一面：形成复合半导体外延晶片；
(3)剥离复合半导体外延晶片的生长衬底和缓冲层，直到复合半导体外延晶片的第一类型限制层暴露；
(4)在预定的位置，蚀刻复合半导体外延晶片的外延层，直到金属化支持晶片的晶片表面和与第一电极相联接的通孔/金属填充塞的顶部暴露；
(5)层叠保护层在暴露的金属化支持晶片的晶片表面和暴露的通孔/金属填充塞的顶部上，使得暴露的通孔/金属填充塞与金属层、第一类型限制层、活化层、第二类型限制层不直接电联接；
(6)在预定的位置，蚀刻保护层，直到金属化支持晶片的与第一电极相联接的通孔/金属填充塞的顶部暴露，形成半通孔；
(7)在半通孔中形成半通孔/金属填充塞，半通孔/金属填充塞与暴露的通孔/金属填形成电连接；
(8)在第一类型限制层的预定的位置上，层叠一组具有优化图形的电极，每个优化图形的电极与对应的半通孔/金属填充塞电连接；
(9)切割复合半导体外延晶片为单个通孔垂直结构半导体芯片。
11.权利要求10所述的制造通孔垂直结构的半导体芯片的工艺方法，其特征在于，所述的工艺方法进一步包括，层叠电流扩散层在第一类型限制层和具有优化图形的电极之间；然后，在预定的位置，蚀刻电流扩散层和保护层，直到金属化支持晶片的与第一电极相联接的通孔/金属填充塞的顶部暴露，形成半通孔。
CNB2006100890615A 2006-08-01 2006-08-01 通孔垂直结构的半导体芯片及其制造方法 Expired - Fee Related CN100446288C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2006100890615A CN100446288C (zh) 2006-08-01 2006-08-01 通孔垂直结构的半导体芯片及其制造方法
US11/881,872 US20080029761A1 (en) 2006-08-01 2007-07-30 Through-hole vertical semiconductor devices or chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100890615A CN100446288C (zh) 2006-08-01 2006-08-01 通孔垂直结构的半导体芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN1905224A true CN1905224A (zh) 2007-01-31
CN100446288C CN100446288C (zh) 2008-12-24

Family

ID=37674418

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100890615A Expired - Fee Related CN100446288C (zh) 2006-08-01 2006-08-01 通孔垂直结构的半导体芯片及其制造方法

Country Status (2)

Country Link
US (1) US20080029761A1 (zh)
CN (1) CN100446288C (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008131743A1 (de) * 2007-04-26 2008-11-06 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement
CN102214764A (zh) * 2010-04-12 2011-10-12 Lg伊诺特有限公司 发光器件、发光器件封装以及照明系统
CN102769086A (zh) * 2012-07-09 2012-11-07 上海大学 基于硅基板通孔技术倒装芯片的发光二极管及其制造工艺
WO2013010389A1 (zh) * 2011-07-15 2013-01-24 中国科学院半导体研究所 发光二极管封装结构及其制造方法
US8476644B2 (en) 2007-04-26 2013-07-02 Osram Opto Semiconductors Gmbh Optoelectronic component and method for the manufacture of a plurality of optoelectronic components
CN104737314A (zh) * 2012-08-31 2015-06-24 奥斯兰姆奥普托半导体有限责任公司 光电子半导体构件
CN105593991A (zh) * 2013-10-01 2016-05-18 欧司朗光电半导体有限公司 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法
CN106098678A (zh) * 2016-06-16 2016-11-09 厦门乾照光电股份有限公司 一种增加演色性的白光led结构
CN106252483A (zh) * 2011-04-15 2016-12-21 晶元光电股份有限公司 发光装置
CN106981563A (zh) * 2017-05-16 2017-07-25 广东工业大学 一种功率型紫外led器件
CN104064641B (zh) * 2014-07-04 2018-04-27 映瑞光电科技(上海)有限公司 通孔垂直型led的制作方法
CN110707203A (zh) * 2019-09-04 2020-01-17 厦门三安光电有限公司 发光器件及其制作方法和含该发光器件的发光器件模组
CN112635630A (zh) * 2020-12-31 2021-04-09 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN112670391A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009022966A1 (de) * 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
WO2011010436A1 (ja) 2009-07-22 2011-01-27 パナソニック株式会社 発光ダイオード
WO2011040703A2 (ko) * 2009-09-30 2011-04-07 주식회사 세미콘라이트 반도체 발광소자
DE102009053064A1 (de) * 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
WO2011073886A1 (en) * 2009-12-18 2011-06-23 Koninklijke Philips Electronics N.V. Substrate for a semiconductor light emitting device
US20110198609A1 (en) * 2010-02-12 2011-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Light-Emitting Devices with Through-Substrate Via Connections
KR100999784B1 (ko) * 2010-02-23 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
TWI466325B (zh) * 2010-06-25 2014-12-21 Toyoda Gosei Kk Semiconductor light emitting element
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
CN102593113B (zh) * 2011-01-10 2015-04-01 展晶科技(深圳)有限公司 发光二极管封装结构
CN102593287B (zh) * 2011-01-10 2015-07-08 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法、发光二极管封装结构
CN102593302B (zh) * 2011-01-10 2014-10-15 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
CN103582958B (zh) * 2011-06-01 2018-09-07 亮锐控股有限公司 将发光器件附着到支撑衬底的方法
WO2013050898A1 (en) * 2011-10-07 2013-04-11 Koninklijke Philips Electronics N.V. Electrically insulating bond for mounting a light emitting device
WO2013057668A1 (en) * 2011-10-19 2013-04-25 Koninklijke Philips Electronics N.V. Led wafer bonded to carrier wafer for wafer level processing
US8569856B2 (en) * 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
WO2013187723A1 (ko) * 2012-06-14 2013-12-19 An Sang Jeong 반도체 발광소자 및 이의 제조 방법
WO2014024108A1 (en) * 2012-08-07 2014-02-13 Koninklijke Philips N.V. Led package and manufacturing method
KR101886156B1 (ko) * 2012-08-21 2018-09-11 엘지이노텍 주식회사 발광소자
WO2014049154A2 (de) 2012-09-27 2014-04-03 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement mit schutzschaltung
KR101979944B1 (ko) * 2012-10-18 2019-05-17 엘지이노텍 주식회사 발광소자
DE102012112530A1 (de) * 2012-12-18 2014-06-18 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6394052B2 (ja) 2013-05-13 2018-09-26 日亜化学工業株式会社 発光装置及びその製造方法
KR102164087B1 (ko) * 2014-06-10 2020-10-12 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
US10770440B2 (en) * 2017-03-15 2020-09-08 Globalfoundries Inc. Micro-LED display assembly
US11469138B2 (en) * 2018-05-04 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via for coupling attached component upper electrode to substrate
DE102018123930A1 (de) * 2018-09-27 2020-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit erstem und zweitem Kontaktelement und Verfahren zur Herstellung des optoelektronischen Halbleiterchips

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343138A (ja) * 2001-11-19 2004-12-02 Sanyo Electric Co Ltd 化合物半導体発光素子の製造方法
CN1632958A (zh) * 2005-01-10 2005-06-29 金芃 新型垂直结构的氮化镓基半导体发光二极管及其生产工艺
CN1329988C (zh) * 2005-07-22 2007-08-01 金芃 带有防静电二极管的金属化硅芯片及其制造工艺
CN100452460C (zh) * 2006-05-29 2009-01-14 金芃 通孔垂直结构的半导体芯片及其制造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008131743A1 (de) * 2007-04-26 2008-11-06 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement
US8476644B2 (en) 2007-04-26 2013-07-02 Osram Opto Semiconductors Gmbh Optoelectronic component and method for the manufacture of a plurality of optoelectronic components
CN102214764A (zh) * 2010-04-12 2011-10-12 Lg伊诺特有限公司 发光器件、发光器件封装以及照明系统
CN102214764B (zh) * 2010-04-12 2016-03-09 Lg伊诺特有限公司 发光器件、发光器件封装以及照明系统
CN106252483B (zh) * 2011-04-15 2021-02-02 晶元光电股份有限公司 发光装置
CN106252483A (zh) * 2011-04-15 2016-12-21 晶元光电股份有限公司 发光装置
WO2013010389A1 (zh) * 2011-07-15 2013-01-24 中国科学院半导体研究所 发光二极管封装结构及其制造方法
US9246052B2 (en) 2011-07-15 2016-01-26 Institute Of Semiconductors, Chinese Academy Of Sciences Packaging structure of light emitting diode and method of manufacturing the same
CN102769086A (zh) * 2012-07-09 2012-11-07 上海大学 基于硅基板通孔技术倒装芯片的发光二极管及其制造工艺
CN102769086B (zh) * 2012-07-09 2015-02-25 上海大学 基于硅基板通孔技术倒装芯片的发光二极管及其制造工艺
CN104737314A (zh) * 2012-08-31 2015-06-24 奥斯兰姆奥普托半导体有限责任公司 光电子半导体构件
CN105593991A (zh) * 2013-10-01 2016-05-18 欧司朗光电半导体有限公司 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法
CN105593991B (zh) * 2013-10-01 2018-06-01 欧司朗光电半导体有限公司 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法
CN104064641B (zh) * 2014-07-04 2018-04-27 映瑞光电科技(上海)有限公司 通孔垂直型led的制作方法
CN106098678A (zh) * 2016-06-16 2016-11-09 厦门乾照光电股份有限公司 一种增加演色性的白光led结构
CN106098678B (zh) * 2016-06-16 2019-02-22 厦门乾照光电股份有限公司 一种增加演色性的白光led结构
CN106981563A (zh) * 2017-05-16 2017-07-25 广东工业大学 一种功率型紫外led器件
CN106981563B (zh) * 2017-05-16 2023-11-14 广东工业大学 一种功率型紫外led器件
CN110707203A (zh) * 2019-09-04 2020-01-17 厦门三安光电有限公司 发光器件及其制作方法和含该发光器件的发光器件模组
CN112635630A (zh) * 2020-12-31 2021-04-09 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN112670391A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法

Also Published As

Publication number Publication date
CN100446288C (zh) 2008-12-24
US20080029761A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
CN1905224A (zh) 通孔垂直结构的半导体芯片或器件
CN1851948A (zh) 通孔垂直结构的半导体芯片或器件
US11784294B2 (en) Vertical solid-state transducers having backside terminals and associated systems and methods
US9620682B2 (en) Light emitting device
EP2590235B1 (en) Light emitting device
CN102148301B (zh) 光电元件及其制造方法
US20100163907A1 (en) Chip level package of light-emitting diode
US10777721B2 (en) High-voltage solid-state transducers and associated systems and methods
CN101032034A (zh) 用于封装发光器件的芯片级方法和芯片级封装的发光器件
CN1860621A (zh) 半导体发光元件
KR20100093565A (ko) 와이어 본드가 없는 웨이퍼 레벨 ｌｅｄ
CN101051630A (zh) 垂直结构的半导体芯片或器件
CN1198339C (zh) 发光二极管的结构及其制造方法
CN101222014A (zh) 垂直结构的半导体芯片
JP4759791B2 (ja) 光半導体素子とその製造方法
CN102047451B (zh) 具有氮化镓基薄层半导体器件的led元件
KR20090116410A (ko) 수직 전극구조를 갖는 발광소자 및 그 제조방법
TWI453952B (zh) Light emitting element and manufacturing method thereof
US9236304B2 (en) Semiconductor light emitting device and method of manufacturing the same
CN201594549U (zh) 三维垂直结构的半导体外延薄膜贴片式封装
US8673667B2 (en) Method for manufacturing light emitting diode chip
TWI336142B (en) Light-emitting diode and manufacturing method thereof
CN1341971A (zh) 倒置型发光二极管
CN1767221A (zh) 发光二极管及其制造方法
TWI423470B (zh) 一種製造高散熱發光元件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INVENLUX OPTOELECTRONICS (CHINA) CO., LTD.

Free format text: FORMER OWNER: JIN PENG

Effective date: 20110314

Free format text: FORMER OWNER: PENG YIFANG PENG HUI

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 NO. 112, 33/F, YANDONGYUAN, PEKING UNIVERSITY, HAIDIAN DISTRICT, BEIJING TO: 314305 NO. 1, YINTAN ROAD, ECONOMIC DEVELOPMENT ZONE, DAQIAO NEW DISTRICT, HAIYAN COUNTY, ZHEJIANG PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20110314

Address after: 314305 No. 1, Silver Beach Road, economic development zone, Haiyan New District, Haiyan County, Zhejiang

Patentee after: InvenLux Photoelectronics (China) Co., Ltd.

Address before: 100871 Beijing Haidian District City 33 floor, No. 112 Yan Dong Yuan Peking University

Co-patentee before: Peng Yifang

Patentee before: Jin Pi

Co-patentee before: Peng Hui

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Semiconductor chip or device with vertical structure through-hole

Effective date of registration: 20130108

Granted publication date: 20081224

Pledgee: Pudong Development Bank of Shanghai, Limited by Share Ltd, Jiaxing branch

Pledgor: InvenLux Photoelectronics (China) Co., Ltd.

Registration number: 2013990000017

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PP01 Preservation of patent right

Effective date of registration: 20130423

Granted publication date: 20081224

RINS Preservation of patent right or utility model and its discharge
PD01 Discharge of preservation of patent

Date of cancellation: 20130716

Granted publication date: 20081224

RINS Preservation of patent right or utility model and its discharge
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20130702

Granted publication date: 20081224

Pledgee: Pudong Development Bank of Shanghai, Limited by Share Ltd, Jiaxing branch

Pledgor: InvenLux Photoelectronics (China) Co., Ltd.

Registration number: 2013990000017

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Semiconductor chip or device with vertical structure through-hole

Effective date of registration: 20130822

Granted publication date: 20081224

Pledgee: Haiyan Hangzhou Bay Bridge New Area Development Co., Ltd.

Pledgor: InvenLux Photoelectronics (China) Co., Ltd.

Registration number: 2013990000603

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
ASS Succession or assignment of patent right

Owner name: ZHEJIANG INVENLUX TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: INVENLUX OPTOELECTRONICS (CHINA) CO., LTD.

Effective date: 20150825

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150825

Address after: 314300, Jiaxing Province, Haiyan County, Zhejiang Economic Development Zone, Hangzhou Bay Bridge, New District, 01 provincial road, B7 Road East

Patentee after: Zhejiang Invenlux Technology Co.,Ltd.

Address before: 314305 No. 1, Silver Beach Road, economic development zone, Haiyan New District, Haiyan County, Zhejiang

Patentee before: InvenLux Photoelectronics (China) Co., Ltd.

PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20150813

Granted publication date: 20081224

Pledgee: Haiyan Hangzhou Bay Bridge New Area Development Co., Ltd.

Pledgor: InvenLux Photoelectronics (China) Co., Ltd.

Registration number: 2013990000603

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224

Termination date: 20200801

CF01 Termination of patent right due to non-payment of annual fee