CN1851948A - 通孔垂直结构的半导体芯片或器件 - Google Patents
通孔垂直结构的半导体芯片或器件 Download PDFInfo
- Publication number
- CN1851948A CN1851948A CNA2006100815563A CN200610081556A CN1851948A CN 1851948 A CN1851948 A CN 1851948A CN A2006100815563 A CNA2006100815563 A CN A2006100815563A CN 200610081556 A CN200610081556 A CN 200610081556A CN 1851948 A CN1851948 A CN 1851948A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- metallization
- semiconductor epitaxial
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 105
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 105
- 239000010703 silicon Substances 0.000 claims abstract description 105
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 137
- 238000001465 metallisation Methods 0.000 claims description 92
- 238000000034 method Methods 0.000 claims description 34
- 238000009792 diffusion process Methods 0.000 claims description 32
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 28
- 229910052733 gallium Inorganic materials 0.000 claims description 28
- 229910005540 GaP Inorganic materials 0.000 claims description 27
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 22
- 239000011241 protective layer Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 239000011701 zinc Substances 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 229910002601 GaN Inorganic materials 0.000 claims description 16
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 16
- YUWBVKYVJWNVLE-UHFFFAOYSA-N [N].[P] Chemical compound [N].[P] YUWBVKYVJWNVLE-UHFFFAOYSA-N 0.000 claims description 16
- 229910052725 zinc Inorganic materials 0.000 claims description 16
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 15
- -1 for example Inorganic materials 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 239000004411 aluminium Substances 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910002056 binary alloy Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 229910002059 quaternary alloy Inorganic materials 0.000 claims description 12
- 229910052738 indium Inorganic materials 0.000 claims description 11
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000002096 quantum dot Substances 0.000 claims description 2
- 229910002704 AlGaN Inorganic materials 0.000 claims 2
- 229910000831 Steel Inorganic materials 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000010959 steel Substances 0.000 claims 1
- 230000004913 activation Effects 0.000 abstract 1
- CHPZKNULDCNCBW-UHFFFAOYSA-N gallium nitrate Chemical compound [Ga+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O CHPZKNULDCNCBW-UHFFFAOYSA-N 0.000 description 28
- 229940044658 gallium nitrate Drugs 0.000 description 14
- 239000010931 gold Substances 0.000 description 12
- 229910052737 gold Inorganic materials 0.000 description 10
- 241000218202 Coptis Species 0.000 description 8
- 235000002991 Coptis groenlandica Nutrition 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 7
- 238000005457 optimization Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000013517 stratification Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910007486 ZnGa2O4 Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示通孔垂直结构的半导体芯片或器件，包括，通孔垂直结构的氮化镓基、磷化镓基和氧化锌基发光二极管(LED)，及生产工艺。一个具体实施实例的结构如下：绝缘的硅芯片的每一面分别形成两个电极。第一面上的两个电极分别通过通孔/金属填充塞与第二面上的两个电极电联接。第一面上的第二电极的位置和形状与键合于其上的半导体芯片的反射/欧姆/键合层的位置和形状相配合，第一面上的第一电极的位置和形状与层叠于其上的保护层的位置和形状相配合。半通孔/金属填充塞把第一面的第一电极和层叠于电流扩散层上的图形化的电极连接起来。第一类型限制层、活化层和第二限制层依次层叠于电流扩散层和反射/欧姆/键合层之间。
Description
技术领域
本发明揭示通孔(through hole)垂直结构的半导体芯片或器件，包括，通孔垂直结构的氮化镓基、磷化镓基、镓氮磷基和氧化锌基器件(包括，通孔垂直结构的氮化镓基、磷化镓基、镓氮磷基和氧化锌基发光二极管(LED))，及低成本的生产技术和工艺。本发明提供了氮化镓基、磷化镓基、镓氮磷基和氧化锌基芯片或器件与硅晶片上的IC器件整合的一个具体实施实例。属于半导体电子
技术领域。
背景技术
大功率半导体发光二极管具有巨大前途，但是，技术和生产上的问题需要解决。为了解决磷化镓(GaP)基LED的砷化镓(GaAs)生长衬底吸收光辐射，氮化镓(GaN)基LED的蓝宝石生长衬底的散热效率低等问题，垂直结构磷化镓基和氮化镓基LED芯片被分别提出[美国专利，专利号：5008718；专利号：5376580；专利号：5502316，等。中国专利申请，申请号：200410046041.0；申请号：200410073841.1；申请号：200510000296.3；申请号：200510129899.8]，其基本结构如下：反射/欧姆层层叠在磷化镓基或氮化镓基外延层上，并键合在导电支持衬底(包括导电硅，导电磷化镓，导电砷化镓，金属，合金，等)上(生长衬底已经被剥离)，形成垂直磷化镓基或氮化镓基LED。但是，该器件需要打至少一根金线，从而与外界电源相连接，金线会造成可靠性问题，金线所占用的空间增大了垂直磷化镓基或氮化镓基LED的封装管座的厚度，金线会造成封装工艺复杂。而且，通常是在将LED倒扣焊芯片封装后，再进行老化，这给封装带来无法确定芯片性能的不利因素，一旦封装的芯片不合格，这个封装就会不合格，并且难以返修，增加生产成本。为解决上述问题，带有防静电二极管的通孔横向结构的倒扣焊氮化镓基LED芯片(即横向结构的氮化镓基LED芯片倒扣焊于带有防静电二极管的金属化硅芯片上)及低成本的生产技术和工艺被提出[中国专利申请，申请号：200510079706.2；申请号：200510087006.8]。但是，横向结构的倒扣焊氮化镓基LED，发光效率有待进一步提高。
因此，需要具有高防静电能力的通孔垂直结构的半导体器件(包括，氮化镓基、磷化镓基、镓氮磷基和氧化锌基LED)，以解决上述的效率、老化和金线问题。
发明内容
本发明揭示通孔垂直半导体器件以及带有防静电二极管的通孔垂直半导体器件。带有防静电二极管的通孔垂直半导体器件的一个具体实施实例的结构如下(图2f)：绝缘的硅芯片的每一面分别形成两个电极，在同一面上的两个电极互相电绝缘。第一面上的两个电极分别通过通孔/金属填充塞与第二面上的两个电极电联接。绝缘的硅芯片的第一面内具有防静电二极管212。第一面上的两个电极分别与防静电二极管的两个电极电连接。第一面上的第二电极206的位置和形状与键合于其上的半导体芯片的反射/欧姆/键合层205的位置和形状相配合，第一面上的第一电极207的位置和形状与层叠于其上的保护层214的位置和形状相配合。半通孔/金属填充塞217填充在半通孔216中，并且把第一面的第一电极207和层叠于电流扩散层215上的图形化的电极218连接起来。第一类型限制层202、活化层203和第二限制层204依次层叠于电流扩散层215和反射/欧姆/键合层205之间。
通孔垂直半导体器件的一个具体实施实例的结构如下(图3a)：金属化硅晶片(wafer)第一面上的第二电极306的位置和形状与键合于其上的半导体芯片的反射/欧姆/键合层305的位置和形状相配合，第一面上的第一电极307的位置和形状与层叠于其上的保护层314的位置和形状相配合。半通孔/金属填充塞317穿过保护层314，把第一电极307和层叠于电流扩散层315上的图形化的电极318连接起来。第一类型限制层302、活化层303和第二限制层304依次层叠于电流扩散层315和反射/欧姆/键合层305之间。
制造带有防静电二极管的通孔垂直半导体器件的工艺步骤的一个具体实施实例如下：
(1)制造带有防静电二极管的金属化硅晶片：在绝缘的硅支持衬底晶片的第一面内的预定位置，形成多个防静电二极管。在硅支持衬底晶片的两面上层叠导电金属层。在硅支持衬底晶片的第一面的金属层上，在预定的位置形成多组电极，每组电极包括第一电极和第二电极，其位置和形状分别与后续键合于其上的半导体芯片的保护层和反射/欧姆/键合层的位置和形状相配合。一绝缘层把第一电极和第二电极互相电绝缘。第一和第二电极分别与防静电二极管的两个电极电连接。在硅支持衬底晶片的第二面的金属层上，在预定的位置形成多组电极，每组电极包括第三电极和第四电极，其位置和形状分别与后续层叠于其上的热沉的两个电极的位置和形状相配合。每个第二面上的第三电极和第四电极的位置分别与第一面的对应的第一和第二电极的位置相配合。在硅支持衬底晶片的预定的位置上形成多组通孔(through hole)，每个通孔中层叠导电金属填充塞，所述的导电金属填充塞把通孔两端的电极连接，即第一电极和第三电极连接，第二电极和第四电极连接。形成带有防静电二极管的金属化硅晶片。
(2)层叠导电反射/欧姆/键合层于半导体外延晶片的第二类型限制层上，然后，键合半导体外延晶片的导电反射/欧姆/键合层到金属化硅晶片的第一面上，形成复合半导体外延晶片
(3)剥离半导体外延晶片的生长衬底，直到第一类型限制层暴露。
(4)在预定的位置，蚀刻半导体外延层直到与金属化硅晶片的第一面上的每个第一电极对应的导电反射/欧姆/键合层暴露。
(5)在金属化硅晶片的第一面的每个第一电极上层叠保护层，使得第一面上的第一电极与对应的第二电极、第一类型限制层、活化层、和第二类型限制层不直接接触。
(6)层叠电流扩散层在第一类型限制层和保护层上。
(7)在预定的位置，蚀刻电流扩散层和保护层，直到金属化硅晶片的第一面上的每个第一电极暴露，形成半通孔。
(8)在每一个半通孔中形成金属填充塞。
(9)在电流扩散层的预定的位置上，层叠具有优化图形的电极，该优化图形的电极与金属填充塞电连接。
(10)切割金属化硅晶片(wafer)及层叠于其上的半导体外延层，成为半导体芯片(chip)或器件。
连接金属化硅芯片两面上的对应电极的通孔/金属填充塞的数量和截面积是预定的。采用多个或者截面积较大的通孔/金属填充塞连接金属化硅芯片两面上的一对电极的优点是：(1)进一步提高支持衬底芯片的热导率；(2)降低电阻，因而降低产生的热量，降低电压。
本发明的目的和能达到的各项效果如下：
(1)本发明的目的是提供通孔垂直结构的半导体(包括，氮化镓基或磷化镓基或镓氮磷基或氧化锌基)器件(包括，氮化镓基或磷化镓基或镓氮磷基或氧化锌基LED芯片)，以解决上述的效率、老化和金线问题。。
(2)本发明的目的是提供低成本的批量生产通孔垂直结构的半导体器件的工艺方法。
(3)本发明的目的是提供带有防静电二极管的通孔垂直结构的半导体器件，以解决上述的效率、老化、金线和防静电问题。。
(4)本发明的目的是提供低成本的批量生产带有防静电二极管的通孔垂直结构的半导体器件的工艺方法。
(5)本发明提供了半导体器件与硅晶片上的IC器件整合的一个具体实施实例。本发明和它的特征及效益将在下面的详细描述中更好的展示。
附图说明
图1a展示一半导体(包括，氮化镓基或磷化镓基或镓氮磷基或氧化锌基)外延晶片。
图1b展示金属化硅晶片的一个具体实施实例。金属化硅晶片可以带有防静电二极管或不带有防静电二极管。
图2a到图2f展示制造带有防静电二极管的通孔垂直结构的半导体(包括，氮化镓基或磷化镓基或镓氮磷基或氧化锌基)芯片或器件的第一个具体实施
实例的示意图。
图2g到图2i展示制造带有防静电二极管的通孔垂直结构的半导体芯片或器件的第二个具体实施实例的示意图。
图2j展示带有防静电二极管的通孔垂直结构的半导体芯片或器件的第三个具体实施实例。
图3a展示通孔垂直结构的半导体芯片或器件的第一个具体实施实例。
图3b展示通孔垂直结构的半导体芯片或器件的第二个具体实施实例。
图3c展示通孔垂直结构的半导体芯片或器件的第三个具体实施实例。
图4展示制造带有防静电二极管的通孔垂直结构的半导体器件的生产工艺流程的一个具体实施实例。
图5a展示一金属化硅芯片的第一面上的第一电极和第二电极的位置和形状的第一个具体实施实例。金属化硅芯片可以带有防静电二极管或不带有防静电二极管。
图5b展示与图5a的第一个具体实施实例相对应的半导体芯片的具有优化图形的电极和金属填充塞的位置和形状的一个具体实施实例。
图6a展示金属化硅芯片的第一面上的第一电极和第二电极的位置和形状的第二个具体实施实例。金属化硅晶片可以带有防静电二极管或不带有防静电二极管。
图6b展示与图6a的第二个具体实施实例相对应的半导体芯片的具有优化图形的电极和金属填充塞的位置和形状的一个具体实施实例。
图7a展示金属化硅芯片的第一面上的第一电极和第二电极的位置和形状的第三个具体实施实例。金属化硅芯片可以带有防静电二极管或不带有防静电二极管。
图7b展示与图7a的第三个具体实施实例相对应的半导体芯片的具有优化图形的电极和金属填充塞的位置和形状的一个具体实施实例
具体实施实例和发明的详细描述
虽然本发明的具体化实施实例将会在下面被描述，但下列各项描述只是说明本发明的原理，而不是局限本发明于下列各项具体化实施实例的描述。
注意下列各项：
(1)本发明提供的通孔垂直结构的半导体器件(或芯片)包括，但不限于：氮化镓基、磷化镓基、镓氮磷基、和氧化锌基器件。其中，氮化镓基包括：镓、铝、铟、氮的二元系，三元系，四元系，例如，GaN，GaInN，AlGaInN，AlGaInN，等。磷化镓基包括：镓、铝、铟、磷的二元系，三元系，四元系，例如，GaP、GaInP、AlGaInP，InP，等。镓氮磷基包括：镓、铝、铟、氮、磷的二元系，三元系，四元系和五元系，例如，GaNP，AlGaNP，GaInNP，AlGaInNP，等。氧化锌基包括：例如，ZnO，等。氮化镓基、磷化镓基、镓氮磷基、和氧化锌基器件包括，但不限于：氮化镓基、磷化镓基、镓氮磷基、和氧化锌基LED。氮化镓基外延层的晶体平面包括，但不限于：c-平面，a-平面，m-平面。
(2)本发明提供的制造通孔垂直结构的半导体芯片或器件(可以带有防静电二极管或不带有防静电二极管)的生产工艺都是在晶片(wafer)水平进行的，最后一道工艺步骤是把复合半导体外延晶片分割为芯片。但是，因为一个金属化硅晶片可以制成很多个结构相同的金属化硅芯片，而一片半导体外延晶片可以制成很多片结构相同的半导体外延芯片，所以，为了简化画图，在图2和图3展示的工艺的具体实施实例的示意图中，以金属化硅芯片和半导体外延芯片展示生产工艺步骤。
(3)本发明提供了半导体器件与硅晶片上的IC器件整合的一个具体实施实例。
(4)不需要在层叠在电流扩散层的预定的位置上的具有优化图形的电极上打金线，该优化图形的电极通过金属填充塞与金属化硅芯片的第一面上的第一电极电连接，因此与金属化硅芯片的第二面上的第三电极电连接。金属化硅芯片的第一面上的第二电极与相对应的半导体器件的外延层的第二类型限制层的大部分相键合，因此，该半导体器件具有垂直结构器件的全部优点，例如，没有电流拥塞(crowding)，可通过大电流，热传导效率高，等。
(5)抗静电能力提高。
(6)由于第二类型限制层与金属化硅芯片之间有一导电反射/欧姆/键合层，因此，光取出效率提高。
(7)与具有优化图形的电极相连接的金属填充塞的面积小于打线焊盘的面积，因此，电极遮光面积减小。
(8)无需打线，可以在封装前进行老化，提高良品率，降低成本。降低封装成品的厚度。提高可靠性。
图1a展示一半导体(氮化镓基或磷化镓基或镓氮磷基或氧化锌基)外延晶片101，外延晶片的结构包括，但不限于：生长衬底，缓冲层，第一类型限制层，活化层(active layer)，第二类型限制层，一导电反射/欧姆/键合层层叠在第二类型限制层上。其中，活化层的结构包括，但不限于：体(bulk)，单量子阱，多量子阱，量子点，量子线，等。外延层(包括活化层)的材料包括，但不限于：(1)氮化镓基：镓、铝、铟、氮的二元系，三元系，四元系，例如，GaN，GaInN，AlGaInN，等。(2)磷化镓基：镓、铝、铟、磷的二元系，三元系，四元系，例如，GaP、GaInP、AlGaInP，等。(3)镓氮磷基：镓、铝、铟、氮、磷的二元系，三元系，四元系，五元系，例如，GaNP，GaInNP，AlGaInNP，等。(4)氧化锌基：例如，ZnO，等。
图1b展示一金属化硅晶片102，它的尺寸和形状与图1a的半导体外延晶片相对应，金属化硅晶片可以带有防静电二极管或不带有防静电二极管。图中的金属化硅晶片102和其上的金属化硅芯片103的尺寸不对应真实的尺寸。为简化绘图，图中的一个金属化硅晶片102(wafer)上只画了4个金属化硅芯片103(chip)，实际上，一个金属化硅晶片可以制成多个金属化硅芯片。
图1a的半导体外延晶片101和图1b的金属化硅晶片102相键合，形成复合半导体外延晶片，经过剥离生长衬底，多次光刻和蚀刻，层叠，分割，等工艺步骤，制成多个通孔垂直结构的半导体芯片或器件(包括带有防静电二极管或不带有防静电二极管的)。
图2展示制造带有防静电二极管的通孔垂直结构的半导体器件的一个具体实施实例的示意图。图2展示的制造工艺步骤都是在晶片水平进行，但是，因为一个金属化硅晶片可以制成很多个结构相同的金属化硅芯片，而一片半导体外延晶片可以制成很多片结构相同的半导体外延芯片(器件)，金属化硅晶片上的每一个金属化硅芯片与半导体外延晶片上的一个半导体外延芯片相对应。所以，为了简化画图，在图2a到图2f中，采用金属化硅芯片和半导体外延芯片来展示制造工艺。
图2a展示一半导体外延芯片和一带有防静电二极管212的金属化硅芯片。半导体外延芯片的结构包括，但不限于，生长衬底201，第一类型限制层202，活化层203，第二类型限制层204，导电反射/欧姆/键合层205。一般情况下，在生长衬底201和第一类型限制层202之间有一缓冲层，因为该缓冲层会与生长衬底201一起被剥离，所以，图2中未提及缓冲层。一个金属化硅芯片的结构包括，但不限于，第一电极207通过金属填充塞209与第三电极211电连接，第二电极206通过金属填充塞208与第四电极210电连接，绝缘层213使第一电极207与第二电极206相互电绝缘。防静电二极管212的两个电极分别与第一电极207和第二电极电连接。导电反射/欧姆/键合层205的作用如下：(1)对于半导体发光二极管，反射从活化层发出的光，形成良好的欧姆接触，易于与金属化硅晶片键合。(2)对于其它半导体器件，形成良好的欧姆接触，易于与金属化硅晶片键合。
注意：金属化硅晶片和半导体外延晶片具有相同的形状和尺寸。一个金属化硅芯片和一个半导体外延芯片具有相同的形状和尺寸。
图2b展示键合在一起的一个半导体外延芯片和金属化硅芯片。
注意：键合工艺是在晶片水平进行，即，一个半导体外延晶片键合在一个金属化硅晶片上；
剥离生长衬底201和图中未展示的缓冲层，直到第一类型限制层202暴露。然后，在预定的位置蚀刻半导体外延层，直到第一电极207暴露(图2c)。层叠保护层214在第一电极207上，保护层214的材料是从一组电绝缘材料中选出，该组材料包括，但不限于：二氧化硅(SiO2)，等。在保护层214和第一类型限制层202上层叠电流扩散层215(图2d)。在预定的位置蚀刻电流扩散层215和保护层214，直到第一电极207暴露，形成半通孔216(图2e)。在半通孔216中层叠金属填充塞217，其一端与第一电极207电连接。在电流扩散层215上层叠图形化的电极218，并与金属填充塞217电连接(图2f)。
电流扩散层213的材料是从一组导电氧化物材料和一组金属材料中选出，导电氧化物材料包括，但不限于：ITO，ZnO:Al，ZnGa2O4，SnO2:Sb，Ga2O3:Sn，In2O3:Zn，NiO，MnO，CuO，SnO，GaO，等。透明金属膜包括，但不限于：Ni/Au，Ni/Pt，Ni/Pd，Ni/Co，Pd/Au，Pt/Au，Ti/Au，Cr/Au，Sn/Au，等。
图2g到图2i展示制造带有防静电二极管的通孔垂直结构的半导体器件的第二个具体实施实例的示意图。首先重复制造工艺步骤图2a到图2c。然后，层叠保护层214在第一电极207上(图2g)，在预定的位置蚀刻保护层214，直到第一电极207暴露，形成半通孔221(图2h)。在半通孔221中层叠金属填充塞222，其一端与第一电极207电连接。在第一类型限制层202和保护层214上层叠图形化的电极223，并与金属填充塞222电连接(图2i)。
注意，第一类型限制层202可以选为n-类型限制层，因为n-类型限制层的电阻低于p-类型限制层，而且，整个第二类型限制层都与导电反射/欧姆/键合层和第二电极接触，所以，选择适当的图型化的电极，电流扩散层不是必要的，因此，可以避免ITO电流扩散层的不稳定问题，或金属电流扩散层的遮光问题。
图2j展示制造带有防静电二极管的通孔垂直结构的半导体器件的第三个具体实施实例的示意图。首先重复制造工艺步骤图2a到图2c，然后重复制造工艺步骤图2g到图2i，最后进行工艺步骤图2j：在第一类型限制层202和图形化的电极223上，层叠电流扩散层224(图2j)。
图2f、图2i和图2j分别展示本发明的带有防静电二极管的通孔垂直结构半导体芯片或器件的第一个、第二个和第三个具体实施实例。
图3a、图3b和图3c分别展示本发明的通孔垂直结构半导体芯片(器件)的第一个、第二个和第三个具体实施实例。图3a、图3b和图3c展示的第一个、第二个和第三个具体实施实例的制造工艺步骤分别与图2f、图2i和图2j展示的带有防静电二极管的通孔垂直结构半导体芯片(器件)的第一个、第二个和第三个具体实施实例的制造工艺步骤完全相同，唯一的不同是金属化硅晶片不带有防静电二极管。
图4展示制造带有防静电二极管的通孔垂直结构的半导体器件的工艺流程的一个具体实施实例。
工艺流程步骤401：提供带有防静电二极管的金属化硅晶片和半导体外延晶片：在金属化硅晶片上形成多个金属化硅芯片，每个金属化硅芯片的第一面上包括第一和第二电极，第二面上包括第三和第四电极，第一面上的每个电极由通孔/金属填充塞与第二面上对应的电极电连接，每一面上的两个电极互相电绝缘。在半导体外延晶片的第二类型限制层上层叠导电反射/欧姆/键合层。在半导体外延晶片上的预定位置，将会形成多个半导体外延芯片。每个金属化硅芯片第一面上的第一和第二电极分别与对应的半导体外延芯片上的保护层和导电反射/欧姆/键合层的位置和形状相对应；每个金属化硅芯片第二面上的第三和第四电极与后继封装时键合的热沉的两个电极的位置和形状相对应。
工艺流程步骤402：键合半导体外延晶片和金属化硅晶片，形成复合半导体外延晶片。键合的方法包括，但不限于：热压法，等。
工艺流程步骤403：剥离半导体外延晶片的生长衬底和缓冲层，直到半导体外延晶片的第一类型限制层暴露。剥离的方法包括，但不限于：激光剥离，精密研磨/抛光，加热分离，化学腐蚀，及上述方法的组合。其中，激光剥离方法适用于透明生长衬底，例如，蓝宝石，碳化硅，等。精密研磨/抛光适用于所有生长衬底，例如，硅，砷化镓，磷化镓，蓝宝石，碳化硅，等。化学腐蚀方法用
于某些生长衬底，例如，硅，砷化镓，磷化镓，等。
工艺流程步骤404：在预定的位置，蚀刻半导体外延层(第一类型限制层，活化层，第二类型限制层)，直到与金属化硅晶片上的第一电极键合在一起的导电反射/欧姆/键合层暴露。蚀刻的方法包括，但不限于：干法(dry)和湿法(wet)蚀刻。
工艺流程步骤405：层叠保护层在导电反射/欧姆/键合层上，使得第一面上的每个第一电极(和键合其上的导电反射/欧姆/键合层)与对应的第二电极、第一类型限制层、活化层、第二类型限制层电绝缘。保护层的材料包括，但不限于：二氧化硅(SiO2)，等。保护层的表面与第一类型限制层的表面相平。
工艺流程步骤406：层叠电流扩散层在第一类型限制层和保护层上。电流扩散层的材料包括，但不限于：透明氧化膜和透明金属膜。其中，透明氧化膜包括，但不限于：ITO，ZnO:Al，ZnGa2O4，SnO2:Sb，Ga2O3:Sn，In2O3:Zn，NiO，MnO，CuO，SnO，GaO，等。透明金属膜包括，但不限于：Ni/Au，Ni/Pt，Ni/Pd，Ni/Co，Pd/Au，Pt/Au，Ti/Au，Cr/Au，Sn/Au，等。
工艺流程步骤407：在预定的位置，蚀刻电流扩散层和保护层，直到导电反射/欧姆/键合层暴露，形成半通孔。蚀刻的方法包括，但不限于：干法(dry)和湿法(wet)蚀刻。
工艺流程步骤408：在半通孔中形成金属填充塞，金属填充塞与暴露的导电反射/欧姆/键合层形成电连接。
工艺流程步骤409：在电流扩散层的预定的位置上，层叠具有优化图形的电极，该优化图形的电极与金属填充塞电连接。优化图形的电极使得电流分部更均匀。
工艺流程步骤410：切割复合半导体外延晶片为单个的通孔垂直结构半导体外延芯片。
注意，当金属化硅晶片带有防静电二极管时，采用图4的工艺流程制造的是带有防静电二极管的通孔垂直结构的半导体芯片或器件。当金属化硅晶片不带有防静电二极管时，采用与图4完全相同的工艺流程制造的是不带有防静电二极管的通孔垂直结构的半导体芯片或器件。
图5a展示一个金属化硅晶片的第一面的第一电极、第二电极和绝缘层的形状和位置的第一个具体实施实例。金属化硅晶片501的第一电极504和第二电极502由绝缘层503电绝缘。第一电极504可以是其他形状，例如，圆形的一部分。阴影区域505表示后继层叠其上的半通孔中的金属填充塞的形状和位置。金属填充塞515可以是其他形状，例如，圆形。第一电极504和阴影区域505位于金属化硅晶片的一顶角。
图5b展示与图5a的金属化硅晶片对应的通孔垂直结构的半导体芯片的图形化电极的形状和位置的一个具体实施实例。通孔垂直结构的半导体芯片511的表面层叠电流扩散层512和图形化电极513。图形化电极513具有叉形。金属填充塞515把图形化电极513和图5a中的第一电极504电连接。注意，电流扩散层512不是必要的。
图6a展示一个金属化硅晶片的第一面的第一电极、第二电极和绝缘层的形状和位置的第二个具体实施实例。金属化硅晶片601的第一电极604和第二电极602由绝缘层603电绝缘。第一电极604可以是其他形状，例如，圆形的一部分。阴影区域605表示后继层叠其上的半通孔中的金属填充塞的形状和位置。金属填充塞可以是其他形状，例如，圆形。第一电极604和阴影区域605位于金属化硅晶片的一边上。
图6b展示与图6a的金属化硅晶片对应的通孔垂直结构的半导体芯片的图形化电极的形状和位置的一个具体实施实例。通孔垂直结构的半导体芯片611的表面层叠电流扩散层612和图形化电极613。图形化电极613具有叉形。金属填充塞615把图形化电极613和图6a中的第一电极604电连接。注意，电流扩散层612不是必要的。
图7a展示一个金属化硅晶片的第一面的第一电极、第二电极和绝缘层的形状和位置的第三个具体实施实例。金属化硅晶片701的第一电极704和第二电极702由绝缘层703电绝缘。第一电极704可以是其他形状，例如，圆形。阴影区域705表示后继层叠其上的半通孔中的金属填充塞的形状和位置。金属填充塞可以是其他形状，例如，圆形。第一电极704和阴影区域705位于金属化硅晶片的中间部位。
图7b展示与图7a的金属化硅晶片对应的通孔垂直结构的半导体芯片的图形化电极的形状和位置的一个具体实施实例。通孔垂直结构的半导体芯片711的表面层叠电流扩散层712和图形化电极713。图形化电极713具有叉形。金属填充塞715把图形化电极713和图7a中的第一电极704电连接。注意，电流扩散层712不是必要的。
图形化电极可以具有其他形状，例如，格栅形状，圆环形状，等，形状设计的目的是使电流分部更均匀和遮挡更少的光。
上面的具体的描述并不限制本发明的范围，而只是提供一些本发明的具体化的例证。因此本发明的涵盖范围应该由权利要求和它们的合法等同物决定，而不是由上述具体化的详细描述和实施实例决定。
Claims (10)
1.一种通孔垂直结构的半导体芯片，其特征在于，包括，但不限于：
一个半导体外延层；
一个金属化硅芯片；所述的金属化硅芯片的一个表面与所述的半导体外延层的一个表面键合在一起；所述的半导体外延层的另一个表面暴露；其中，所述的金属化硅芯片的每一表面上层叠两个电极，同一表面上的两个电极互相电绝缘；所述的金属化硅芯片的一个表面上的两个电极分别通过通孔/金属填充塞与另一表面上的两个电极电连接；其中，所述的金属化硅芯片是从一组金属化硅芯片中选出，该组金属化硅芯片包括：不带有防静电二极管的金属化硅芯片，带有防静电二极管的金属化硅芯片；
一个保护层；其中，所述的保护层层叠在所述的金属化硅芯片的与所述的半导体外延层键合的那个表面上的一个电极上；
一个图形化的电极；其中，所述的图形化的电极层叠在所述的保护层和所述的半导体外延层的暴露的表面上；
一个半通孔/金属填充塞；其中，所述的半通孔/金属填充塞穿过所述的保护层，把所述的图形化的电极和金属化硅芯片的与所述的半导体外延层键合的那个表面上的所述的电极电连接。
2.权利要求1的通孔垂直结构的半导体芯片，其特征在于，所述的半导体外延层的材料是从一组材料中选出，该组材料包括，但不限于：(1)氮化镓基材料，即，元素镓、铝、铟、氮等的二元系，三元系和四元系，例如，GaN，AlGaN，GaInN，AlGaInN，等；所述的氮化镓基外延层的晶体平面包括，但不限于：c-平面，a-平面，m-平面；(2)磷化镓基材料，即，元素镓、铝、铟、磷的二元系，三元系和四元系，例如，GaP，AlGaP，GaInP，AlGaInP，等；(3)镓氮磷基材料，即，元素镓、铝、铟、氮、磷等的二元系，三元系，四元系和五元系，例如，GaNP，AlGaNP，GaInNP，AlGaInNP，等，(4)氧化锌基材料，例如，ZnO，等。
3.权利要求1的通孔垂直结构的半导体芯片，其特征在于，所述的半导体外延层包括，但不限于：第一类型限制层，活化层，第二类型限制层；所述的半导体外延层的活化层的结构是从一组结构中选出，该组结构包括，但不限于：体(bulk)，单量子阱，多量子阱，量子点，量子线，等。
4.权利要求3的通孔垂直结构的半导体芯片，其特征在于，所述的半导体外延层的材料是从一组材料中选出，该组材料包括，但不限于：(1)氮化镓基材料，即，元素镓、铝、铟、氮等的二元系，三元系和四元系，例如，GaN，AlGaN，GaInN，AlGaInN，等；所述的氮化镓基外延层的晶体平面包括，但不限于：c-平面，a-平面，m-平面；(2)磷化镓基材料，即，元素镓、铝、钢、磷的二元系，三元系和四元系，例如，GaP，AlGaP，GaInP，AlGaInP，等；(3)镓氮磷基材料，即，元素镓、铝、铟、氮、磷等的二元系，三元系，四元系和五元系，例如，GaNP，AlGaNP，GaInNP，AlGaInNP，等，(4)氧化锌基材料，例如，ZnO，等。
5.权利要求1的通孔垂直结构的半导体芯片，其特征在于，进一步包括一个导电反射/欧姆/键合层；所述的导电反射/欧姆/键合层层叠在所述的半导体外延层与所述的金属化硅芯片之间。
6.权利要求1的通孔垂直结构的半导体芯片，其特征在于，进一步包括一个电流扩散层；其中，所述的电流扩散层层叠在所述的半导体外延层与所述的图形化的电极之间。
7.权利要求1的通孔垂直结构的半导体芯片，其特征在于，进一步包括一个电流扩散层；其中，所述的电流扩散层层叠在所述的半导体外延层和所述的图形化的电极上。
8.一种制造通孔垂直结构的半导体芯片的工艺方法，其特征在于，所述的工艺步骤包括，但不限于：(1)提供金属化硅晶片和半导体外延晶片：在金属化硅晶片的预定位置上将会形成多个金属化硅芯片；每个金属化硅芯片的第一面上包括第一和第二电极，第二面上包括第三和第四电极，第一面上的每个电极由通孔/金属填充塞与第二面上对应的电极电联结，每一面上的两个电极互相电绝缘；在半导体外延晶片上的预定位置，将会形成多个半导体芯片；其中，所述的金属化硅芯片是从一组金属化硅芯片中选出，该组金属化硅芯片包括，不带有防静电二极管的金属化硅芯片，带有防静电二极管的金属化硅芯片；
(2)键合半导体外延晶片的外延层和金属化硅晶片的第一面：形成复合半导体外延晶片；
(3)剥离复合半导体外延晶片的生长衬底，等，直到复合半导体外延晶片的第一类型限制层暴露；
(4)在预定的位置，蚀刻复合半导体外延晶片的外延层，直到金属化硅晶片的第一面上的每个第一电极暴露；
(5)层叠保护层在金属化硅晶片的每个第一电极上，使得金属化硅晶片的每个第一电极与对应的第二电极、第一类型限制层、活化层、第二类型限制层不直接连接；
(6)在预定的位置，蚀刻保护层，直到金属化硅晶片的每个第一电极暴露，形成半通孔；
(7)在半通孔中形成金属填充塞，金属填充塞与对应的的第一电极形成电连接；
(8)在第一类型限制层的预定的位置上，层叠一组具有优化图形的电极，每个优化图形的电极与对应的半通孔中的金属填充塞电连接；
(9)切割复合半导体外延晶片为单个通孔垂直结构半导体芯片。
9.权利要求8的制造通孔垂直结构的半导体芯片的工艺方法，其特征在于，所述的工艺方法进一步包括，层叠电流扩散层在第一类型限制层和具有优化图形的电极之间。
10.权利要求8的制造通孔垂直结构的半导体芯片的工艺方法，其特征在于，所述的工艺方法进一步包括，层叠电流扩散层在第一类型限制层和保护层之上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100815563A CN100452460C (zh) | 2006-05-29 | 2006-05-29 | 通孔垂直结构的半导体芯片及其制造方法 |
| US11/807,121 US20070272939A1 (en) | 2006-05-29 | 2007-05-25 | Tunnel vertical semiconductor devices or chips |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100815563A CN100452460C (zh) | 2006-05-29 | 2006-05-29 | 通孔垂直结构的半导体芯片及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1851948A true CN1851948A (zh) | 2006-10-25 |
| CN100452460C CN100452460C (zh) | 2009-01-14 |
Family
ID=37133421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100815563A Expired - Fee Related CN100452460C (zh) | 2006-05-29 | 2006-05-29 | 通孔垂直结构的半导体芯片及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070272939A1 (zh) |
| CN (1) | CN100452460C (zh) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009097786A1 (zh) * | 2008-01-31 | 2009-08-13 | Jin, Peng | 垂直结构的半导体芯片 |
| CN102136531A (zh) * | 2011-02-12 | 2011-07-27 | 西安神光安瑞光电科技有限公司 | 发光二极管及其制造方法 |
| CN102185068A (zh) * | 2011-05-06 | 2011-09-14 | 西安神光安瑞光电科技有限公司 | 发光二极管及其制备方法 |
| CN102185070A (zh) * | 2011-05-06 | 2011-09-14 | 西安神光安瑞光电科技有限公司 | 发光二极管及其制备方法 |
| CN102231421A (zh) * | 2011-07-15 | 2011-11-02 | 中国科学院半导体研究所 | 发光二极管封装结构的制作方法 |
| CN102255034A (zh) * | 2011-07-15 | 2011-11-23 | 中国科学院半导体研究所 | 发光二极管封装结构 |
| CN102593287A (zh) * | 2011-01-10 | 2012-07-18 | 展晶科技(深圳)有限公司 | 发光二极管晶粒及其制造方法、发光二极管封装结构 |
| CN102792471A (zh) * | 2010-04-01 | 2012-11-21 | 松下电器产业株式会社 | 发光二极管元件及发光二极管装置 |
| CN104078544A (zh) * | 2014-07-22 | 2014-10-01 | 深圳市兆明芯科技控股有限公司 | 免打线封装的led芯片及封装工艺 |
| CN104508811A (zh) * | 2012-08-07 | 2015-04-08 | 皇家飞利浦有限公司 | Led封装和制造方法 |
| TWI488227B (zh) * | 2010-12-23 | 2015-06-11 | Osram Opto Semiconductors Gmbh | 製造光電半導體元件之方法 |
| CN105023975A (zh) * | 2015-06-08 | 2015-11-04 | 严敏 | 一种红色倒装晶片的制造方法和红色倒装晶片 |
| CN104064641B (zh) * | 2014-07-04 | 2018-04-27 | 映瑞光电科技(上海)有限公司 | 通孔垂直型led的制作方法 |
| CN108281532A (zh) * | 2018-01-25 | 2018-07-13 | 扬州乾照光电有限公司 | 一种柔性led芯片及其制作方法、封装方法 |
| CN109698264A (zh) * | 2017-10-20 | 2019-04-30 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
| CN110416229A (zh) * | 2019-07-31 | 2019-11-05 | 云谷（固安）科技有限公司 | 一种显示面板及其制作方法、显示装置 |
| CN110707203A (zh) * | 2019-09-04 | 2020-01-17 | 厦门三安光电有限公司 | 发光器件及其制作方法和含该发光器件的发光器件模组 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100446288C (zh) * | 2006-08-01 | 2008-12-24 | 金芃 | 通孔垂直结构的半导体芯片及其制造方法 |
| DE102007022947B4 (de) | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| DE102008003182A1 (de) * | 2008-01-04 | 2009-07-09 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| US7781780B2 (en) | 2008-03-31 | 2010-08-24 | Bridgelux, Inc. | Light emitting diodes with smooth surface for reflective electrode |
| DE102008045653B4 (de) * | 2008-09-03 | 2020-03-26 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil |
| DE102009022966A1 (de) * | 2009-05-28 | 2010-12-02 | Osram Opto Semiconductors Gmbh | Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips |
| US8901586B2 (en) * | 2010-07-12 | 2014-12-02 | Samsung Electronics Co., Ltd. | Light emitting device and method of manufacturing the same |
| CN102593302B (zh) * | 2011-01-10 | 2014-10-15 | 展晶科技(深圳)有限公司 | 发光二极管封装结构及其制造方法 |
| KR101766298B1 (ko) * | 2011-03-30 | 2017-08-08 | 삼성전자 주식회사 | 발광소자 및 그 제조방법 |
| US8488645B2 (en) | 2011-07-31 | 2013-07-16 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor device having a vertical cavity surface emitting laser (VCSEL) and a protection diode integrated therein and having reduced capacitance to allow the VCSEL to achieve high operating speeds |
| KR101886156B1 (ko) * | 2012-08-21 | 2018-09-11 | 엘지이노텍 주식회사 | 발광소자 |
| FR3066320B1 (fr) * | 2017-05-11 | 2019-07-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d'un dispositif d'affichage emissif a led |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008718A (en) * | 1989-12-18 | 1991-04-16 | Fletcher Robert M | Light-emitting diode with an electrically conductive window |
| US5376580A (en) * | 1993-03-19 | 1994-12-27 | Hewlett-Packard Company | Wafer bonding of light emitting diode layers |
| JP2004343138A (ja) * | 2001-11-19 | 2004-12-02 | Sanyo Electric Co Ltd | 化合物半導体発光素子の製造方法 |
| CN1632958A (zh) * | 2005-01-10 | 2005-06-29 | 金芃 | 新型垂直结构的氮化镓基半导体发光二极管及其生产工艺 |
| CN1329988C (zh) * | 2005-07-22 | 2007-08-01 | 金芃 | 带有防静电二极管的金属化硅芯片及其制造工艺 |
-
2006
- 2006-05-29 CN CNB2006100815563A patent/CN100452460C/zh not_active Expired - Fee Related
-
2007
- 2007-05-25 US US11/807,121 patent/US20070272939A1/en not_active Abandoned
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009097786A1 (zh) * | 2008-01-31 | 2009-08-13 | Jin, Peng | 垂直结构的半导体芯片 |
| CN102792471A (zh) * | 2010-04-01 | 2012-11-21 | 松下电器产业株式会社 | 发光二极管元件及发光二极管装置 |
| US9634155B2 (en) | 2010-12-23 | 2017-04-25 | Osram Opto Semiconductors Gmbh | Method for producing an electrical terminal support |
| TWI488227B (zh) * | 2010-12-23 | 2015-06-11 | Osram Opto Semiconductors Gmbh | 製造光電半導體元件之方法 |
| CN102593287A (zh) * | 2011-01-10 | 2012-07-18 | 展晶科技(深圳)有限公司 | 发光二极管晶粒及其制造方法、发光二极管封装结构 |
| CN102593287B (zh) * | 2011-01-10 | 2015-07-08 | 展晶科技(深圳)有限公司 | 发光二极管晶粒及其制造方法、发光二极管封装结构 |
| CN102136531A (zh) * | 2011-02-12 | 2011-07-27 | 西安神光安瑞光电科技有限公司 | 发光二极管及其制造方法 |
| CN102185068A (zh) * | 2011-05-06 | 2011-09-14 | 西安神光安瑞光电科技有限公司 | 发光二极管及其制备方法 |
| CN102185070A (zh) * | 2011-05-06 | 2011-09-14 | 西安神光安瑞光电科技有限公司 | 发光二极管及其制备方法 |
| CN102255034B (zh) * | 2011-07-15 | 2013-05-08 | 中国科学院半导体研究所 | 发光二极管封装结构 |
| CN102231421B (zh) * | 2011-07-15 | 2013-01-23 | 中国科学院半导体研究所 | 发光二极管封装结构的制作方法 |
| CN102231421A (zh) * | 2011-07-15 | 2011-11-02 | 中国科学院半导体研究所 | 发光二极管封装结构的制作方法 |
| CN102255034A (zh) * | 2011-07-15 | 2011-11-23 | 中国科学院半导体研究所 | 发光二极管封装结构 |
| CN104508811B (zh) * | 2012-08-07 | 2017-09-22 | 皇家飞利浦有限公司 | Led封装和制造方法 |
| CN104508811A (zh) * | 2012-08-07 | 2015-04-08 | 皇家飞利浦有限公司 | Led封装和制造方法 |
| CN104064641B (zh) * | 2014-07-04 | 2018-04-27 | 映瑞光电科技(上海)有限公司 | 通孔垂直型led的制作方法 |
| CN104078544A (zh) * | 2014-07-22 | 2014-10-01 | 深圳市兆明芯科技控股有限公司 | 免打线封装的led芯片及封装工艺 |
| CN105023975A (zh) * | 2015-06-08 | 2015-11-04 | 严敏 | 一种红色倒装晶片的制造方法和红色倒装晶片 |
| CN105023975B (zh) * | 2015-06-08 | 2017-10-27 | 严敏 | 一种红色倒装晶片的制造方法和红色倒装晶片 |
| CN109698264A (zh) * | 2017-10-20 | 2019-04-30 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
| CN109698264B (zh) * | 2017-10-20 | 2020-08-18 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
| CN108281532A (zh) * | 2018-01-25 | 2018-07-13 | 扬州乾照光电有限公司 | 一种柔性led芯片及其制作方法、封装方法 |
| CN110416229A (zh) * | 2019-07-31 | 2019-11-05 | 云谷（固安）科技有限公司 | 一种显示面板及其制作方法、显示装置 |
| CN110707203A (zh) * | 2019-09-04 | 2020-01-17 | 厦门三安光电有限公司 | 发光器件及其制作方法和含该发光器件的发光器件模组 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100452460C (zh) | 2009-01-14 |
| US20070272939A1 (en) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1851948A (zh) | 通孔垂直结构的半导体芯片或器件 | |
| CN1905224A (zh) | 通孔垂直结构的半导体芯片或器件 | |
| US11784294B2 (en) | Vertical solid-state transducers having backside terminals and associated systems and methods | |
| CN102315352B (zh) | 半导体发光器件及其制造方法 | |
| EP1905103B1 (en) | Method of fabricating a light emitting diode having a thermal conductive substrate | |
| US20210376204A1 (en) | Wafer-level solid state transducer packaging transducers including separators and associated systems and methods | |
| CN101032034A (zh) | 用于封装发光器件的芯片级方法和芯片级封装的发光器件 | |
| CN102683529A (zh) | 发光二极管元件及其制造方法 | |
| TW200924239A (en) | Light emitting diodes with a p-type surface bonded to a transparent submount to increase light extraction efficiency | |
| CN1860621A (zh) | 半导体发光元件 | |
| TW200903861A (en) | LED with porous diffusing reflector | |
| EP3188237B1 (en) | High-voltage solid-state transducers and associated systems and methods | |
| CN101051630A (zh) | 垂直结构的半导体芯片或器件 | |
| CN1577904A (zh) | 氮化物基化合物半导体发光器件及其制造方法 | |
| CN101222014A (zh) | 垂直结构的半导体芯片 | |
| TW201230397A (en) | PEC biasing technique for LEDs | |
| JP4759791B2 (ja) | 光半導体素子とその製造方法 | |
| CN100463241C (zh) | 准垂直混合式N型高掺杂GaN LED倒装芯片的制备方法 | |
| CN102473804A (zh) | 用于III族磷化物半导体发光器件的p接触层 | |
| TWI453952B (zh) | Light emitting element and manufacturing method thereof | |
| CN1619844A (zh) | GaN基LED倒扣焊组合和灯具及晶片水平的倒扣焊工艺 | |
| CN201594549U (zh) | 三维垂直结构的半导体外延薄膜贴片式封装 | |
| US8673667B2 (en) | Method for manufacturing light emitting diode chip | |
| CN220121870U (zh) | 具备高亮度的垂直led芯片以及电子设备 | |
| TWI336142B (en) | Light-emitting diode and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Free format text: FORMER OWNER: PENG HUI Owner name: INVENLUX OPTOELECTRONICS (CHINA) CO., LTD. Free format text: FORMER OWNER: JIN PENG Effective date: 20110314 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100871 NO. 112, 33/F, YANDONGYUAN, PEKING UNIVERSITY, HAIDIAN DISTRICT, BEIJING TO: 314305 NO. 1, YINTAN ROAD, ECONOMIC DEVELOPMENT ZONE, DAQIAO NEW DISTRICT, HAIYAN COUNTY, ZHEJIANG PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110314 Address after: 314305 No. 1, Silver Beach Road, economic development zone, Haiyan New District, Haiyan County, Zhejiang Patentee after: InvenLux Photoelectronics (China) Co., Ltd. Address before: 100871 Beijing Haidian District City 33 floor, No. 112 Yan Dong Yuan Peking University Co-patentee before: Peng Hui Patentee before: Jin Pi |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Semiconductor chip or device with vertical structure through-hole Effective date of registration: 20130108 Granted publication date: 20090114 Pledgee: Pudong Development Bank of Shanghai, Limited by Share Ltd, Jiaxing branch Pledgor: InvenLux Photoelectronics (China) Co., Ltd. Registration number: 2013990000017 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model | ||
| PP01 | Preservation of patent right |
Effective date of registration: 20130423 Granted publication date: 20090114 |
|
| RINS | Preservation of patent right or utility model and its discharge | ||
| PD01 | Discharge of preservation of patent |
Date of cancellation: 20130716 Granted publication date: 20090114 |
|
| RINS | Preservation of patent right or utility model and its discharge | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20130702 Granted publication date: 20090114 Pledgee: Pudong Development Bank of Shanghai, Limited by Share Ltd, Jiaxing branch Pledgor: InvenLux Photoelectronics (China) Co., Ltd. Registration number: 2013990000017 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Semiconductor chip or device with vertical structure through-hole Effective date of registration: 20130822 Granted publication date: 20090114 Pledgee: Haiyan Hangzhou Bay Bridge New Area Development Co., Ltd. Pledgor: InvenLux Photoelectronics (China) Co., Ltd. Registration number: 2013990000603 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090114 Termination date: 20140529 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20150813 Granted publication date: 20090114 Pledgee: Haiyan Hangzhou Bay Bridge New Area Development Co., Ltd. Pledgor: InvenLux Photoelectronics (China) Co., Ltd. Registration number: 2013990000603 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model |