CN110416229A - 一种显示面板及其制作方法、显示装置 - Google Patents

一种显示面板及其制作方法、显示装置 Download PDF

Info

Publication number
CN110416229A
CN110416229A CN201910704615.5A CN201910704615A CN110416229A CN 110416229 A CN110416229 A CN 110416229A CN 201910704615 A CN201910704615 A CN 201910704615A CN 110416229 A CN110416229 A CN 110416229A
Authority
CN
China
Prior art keywords
layer
substrate
electrode
display panel
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910704615.5A
Other languages
English (en)
Inventor
王雪丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Vistar Optoelectronics Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN201910704615.5A priority Critical patent/CN110416229A/zh
Publication of CN110416229A publication Critical patent/CN110416229A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示面板及其制作方法、显示装置。该显示面板包括：相对设置的第一基板和第二基板，发光二极管LED结构层，包括多个LED，设置在第二基板上；LED包括沿远离第一基板方向上层叠设置的N电极、LED芯片和P电极；多个N电极构成N电极层，多个P电极构成P电极层；其中，P电极与第一基板的阳极通过硅通孔连接，N电极与第一基板的阴极通过硅通孔连接，P电极层为公共电极。该显示面板能够提高第一基板和第二基板的对位精度，同时改善N型氮化镓在N电极一侧的欧姆接触不良的问题。

Description

一种显示面板及其制作方法、显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板及其制作方法、显示装置。
背景技术
微型发光二极管(Micro-Light Emitting Diode，Micro-LED)是指像素之间的距离为微米等级的LED器件。Micro-LED显示装置作为新一代的显示技术，具有体积小、色域宽、亮度高、寿命较长的优势，并且其工作电压低、发光效率较高、响应速度快、性能稳定可靠、工作温度范围宽，能很好的满足各种需要，是未来微显示技术的主流发展方向。
然而，由于Micro-LED的尺寸较小，在制作时容易出现硅基互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)背板和硅基发光二极管(LightEmitting Diode，LED)外延片对位不良的问题，影响Micro-LED显示装置的良率。
发明内容
本发明提供一种显示面板及其制作方法、显示装置，能够提高第一基板和第二基板的对位精度，同时改善N型氮化镓在N电极一侧的欧姆接触不良的问题。
第一方面，本发明实施例提供了一种显示面板，包括：
相对设置的第一基板和第二基板，
发光二极管LED结构层，包括多个LED，设置在第二基板上；LED包括沿远离第一基板方向上层叠设置的N电极、LED芯片和P电极；多个N电极构成N电极层，多个P电极构成P电极层；
其中，P电极与第一基板的阳极通过硅通孔连接，N电极与第一基板的阴极通过硅通孔连接，P电极层为公共电极。
可选的，第一基板包括与第二基板相接触的第一硅层，设置在第一硅层远离第二基板一侧的第一绝缘层，设置在第一绝缘层远离第一硅层一侧的电极层；
第二基板包括与第一基板相接触的像素限定层，像素限定层包括分隔体和多个用于容置LED的开口区域。
可选的，显示面板包括显示区和围绕显示区的非显示区；
电极层包括位于显示区的多个阴极和位于非显示区的一个阳极；N电极层包括位于显示区的多个N电极，每个阴极与一个N电极在显示面板上的投影至少部分交叠；P电极层位于非显示区和显示区，阳极和P电极层在显示面板上的投影至少部分交叠。
可选的，P电极层包括的多个P电极连为一体并覆盖像素限定层。
第二方面，本发明实施例还提供了一种显示装置，该显示装置包括具有上述第一方面任一特征的显示面板，
第三方面，本发明实施例还提供了一种显示面板的制作方法，包括：
形成第一基板，并在第一基板上制作硅通孔，第一基板包括第一硅层和第一绝缘层，硅通孔贯穿第一硅层和第一绝缘层；
形成第二基板，第二基板包括发光二极管LED结构层；
将第一基板和第二基板键合，形成N电极层；
在第二基板上形成像素限定层和多个LED，在第一基板的第一绝缘层远离第一硅层一侧上形成电极层；
其中，LED包括沿远离第一基板方向上层叠设置的N电极、LED芯片和P电极；多个N电极构成N电极层，多个P电极构成P电极层；P电极与第一基板的阳极通过硅通孔连接，N电极与第一基板的阴极通过硅通孔连接，P电极层为公共电极。
可选的，制作硅通孔包括：
在第一基板上制作通孔，通孔贯穿第一硅层和第一绝缘层；
在通孔的侧壁上依次形成第一隔离层和第二隔离层，并在通孔内填充导电材料；
在导电材料上形成并图形化第三隔离层。
可选的，将第一基板和第二基板键合，形成N电极层包括：
在第一基板靠近第一硅层的一侧形成第一键合层；
在第二基板的LED结构层的一侧形成第二键合层；
将第一键合层和第二键合层键合，形成N电极层。
可选的，显示面板包括显示区和围绕显示区的非显示区；在第二基板上形成像素限定层和多个LED包括：
图形化N电极层和LED结构层，并在图形化后的结构上形成并图形化像素限定层；
在图形化后的像素限定层上形成P电极层；
其中，图形化后N电极层包括位于显示区的多个N电极，P电极层位于非显示区和显示区，P电极层包括的多个P电极连为一体并覆盖像素限定层，P电极层通过过孔与硅通孔连接。
可选的，在第一基板的第一绝缘层远离第一硅层一侧上形成电极层包括：
在第一绝缘层上形成多个阴极和一个阳极，其中，多个阴极位于显示区，阳极位于非显示区，每个阴极与一个N电极在显示面板上的投影至少部分交叠；阳极和P电极层在显示面板上的投影至少部分交叠。
本发明实施例提供一种显示面板及其制作方法、显示装置，通过在第二基板的P电极与第一基板的阳极之间形成硅通孔、在第二基板的N电极与第一基板的阴极之间形成硅通孔，实现P电极与阳极、N电极与阴极连接，从而能够提高第一基板和第二基板的对位精度。同时，LED包括沿远离第一基板方向上层叠设置的N电极、LED芯片和P电极，即LED为垂直结构，N电极与N型氮化镓直接接触，增大了N电极与N型氮化镓的接触面积，从而改善了N型氮化镓在N电极一侧的欧姆接触不良的问题。
附图说明
图1是本发明实施例提供的一种显示面板的剖面结构示意图；
图2是本发明实施例提供的一种显示装置的结构示意图；
图3是本发明实施例提供的一种显示面板的制作方法的流程示意图；
图4是本发明实施例提供的一种显示面板的制作流程图；
图5是本发明实施例提供的一种硅通孔的制作流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
同时，附图和实施例的描述是说明性的而不是限制性的。贯穿说明书的同样的附图标记表示同样的元件。另外，出于理解和易于描述，附图中可能夸大了一些层、膜、面板、区域等的厚度。同时可以理解的是，当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时，该元件可以直接在其它元件上或者也可以存在中间元件。另外，“在……上”是指将元件定位在另一元件上或者在另一元件下方，但是本质上不是指根据重力方向定位在另一元件的上侧上。为了便于理解，本发明附图中都是将元件画在另一元件的上侧。
另外，除非明确地描述为相反，否则词语“包括”和诸如“包含”或“具有”的变形将被理解为暗示包含该元件，但不排除任意其它元件。
还需要说明的是，本发明实施例中提到的“和/或”是指”包括一个或更多个相关所列项目的任何和所有组合。本发明实施例中用“第一”、“第二”、“第三”等来描述各种组件，但是这些组件不应该受这些术语限制。这些术语仅用来将一个组件与另一组件区分开。并且，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该()”也意图包括复数形式。
当可以不同地实施某个实施例时，具体的工艺顺序可以与所描述的顺序不同地执行。例如，两个连续描述的工艺可以基本上在同一时间执行或者按与所描述顺序相反的顺序来执行。
现有的Micro-LED显示面板在制作时由于Micro-LED的尺寸很小，容易出现硅基CMOS背板和硅基LED外延片对位不良的问题。为了解决上述问题，本发明实施例提供一种显示面板及其制作方法、显示装置，能够提高第一基板和第二基板的对位精度，实现高亮度、高像素显示。同时还可以改善N型氮化镓在N电极一侧的欧姆接触不良的问题。
下面，对显示面板、其制作方法及技术效果进行详细描述。
其中，下述实施例中均是以显示面板为矩形进行附图绘制和举例说明的，在实际的应用中，显示面板还可以为圆形、多边形等规则或者不规则的形状，本发明对此不作具体限制。同时，为了更清晰地描述显示面板中的膜层结构，本发明实施例下述附图中相应的调整了显示面板中各结构的大小。
另外，本发明下述实施例均是以显示面板为微型发光二极管显示面板为例进行描述的。可以理解的是，显示面板除了微型发光二极管显示面板外，还可以为有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板、电子纸、QLED(Quantum Dot LightEmitting Diodes，量子点发光)显示面板等显示面板中的任意一种，本发明对此并不具体限制。
图1示出了本发明实施例提供的一种显示面板的剖面结构示意图，该显示面板包括显示区AA和围绕显示区AA的非显示区NAA。该显示面板包括：相对设置的第一基板10和第二基板20。通常，第一基板10可以为硅基CMOS背板；第二基板20可以为硅基LED外延片。
第一基板10包括与第二基板20相接触的第一硅层11，设置在第一硅层11远离第二基板20一侧的第一绝缘层12，设置在第一绝缘层12远离第一硅层11一侧的电极层。电极层包括位于显示区AA的多个阴极13(图1中以两个阴极13为例进行绘制)和位于非显示区NAA的一个阳极14。
第二基板20包括与第一基板10相接触的像素限定层21，像素限定层21包括分隔体和多个用于容置LED 22(图1中虚线框所指示的部分)的开口区域，在远离第一基板10的方向上，LED 22包括N电极31、LED芯片32和P电极33。其中，位于显示区AA的多个N电极31构成N电极层(图1中以两个N电极31为例进行绘制)，位于显示区AA的多个P电极33构成P电极层，P电极层延伸至非显示区NAA，即P电极层位于非显示区NAA和显示区AA。
从图1中可以看出，P电极33与所述第一基板的阳极14通过硅通孔40连接，N电极31与第一基板的阴极13通过硅通孔40连接，P电极层为公共电极。
具体的，由于硅通孔40直接将P电极33与阳极14、N电极31与阴极13搭接起来，避免了直接将第一基板10和第二基板20对位所产生的对位不良的问题，从而提高了第一基板10和第二基板20的对位精度，实现高亮度、高像素显示。
在一实施例中，P电极层包括的多个P电极33连为一体并覆盖像素限定层21，如此，P电极层在制作时只需一个步骤(如沉积、喷墨打印等)，制作简单，易于实现。
继续参考图1可知，由于工艺限制，硅通孔40的延伸方向通常垂直于显示面板的所在平面，当P电极33与所述第一基板的阳极14通过硅通孔40连接，N电极31与第一基板的阴极13通过硅通孔40连接时，每个阴极13和一个N电极31显示面板上的投影必然至少部分交叠，阳极14和P电极33在显示面板上的投影必然至少部分交叠，以保证硅通孔40能将第二基板20的P电极33与第一基板10的阳极14、第二基板20的N电极31与第一基板10的阴极13搭接起来。该结构能够降低对显示面板阴/阳极和N/P电极的位置精度的需求，降低显示面板的制作难度。
需要说明的是，硅通孔40(又称Through Silicon Vias，TSV)是采用TSV技术形成的一种利用短的垂直电连接或通过硅晶片的通孔，以建立从芯片的有效侧到背面的电连接。硅通孔40能够提供最短的互连路径，为最终的3D集成创造了一条途径。与现有的引线键合和倒装芯片堆叠相比，硅通孔40具有更大的空间效率和更高的互连密度，能够减少水平布线引起的损耗，并消除缓冲区浪费的空间和功耗，在更小的外形尺寸下实现更高水平的功能集成和性能。
另外，一个阴极13和一个N电极31、阳极14和P电极33之间的硅通孔40的数量可以为一个，也可以为两个或者两个以上，图1中是以一个阴极13和一个N电极31之间设置两个硅通孔40、阳极14和P电极33之间设置两个硅通孔40为例进行绘制的。
可选的，LED芯片32可以包括N型氮化镓层51、多量子阱层52和P型氮化镓层53。即第二基板20的LED 22为垂直结构，N电极31位于N型氮化镓层51和第一硅层11之间，增大了N电极31与N型氮化镓层51的接触面积，从而改善了N型氮化镓在N电极一侧的欧姆接触不良的问题。
本发明实施例提供了一种显示面板，包括：相对设置的第一基板和第二基板，发光二极管LED结构层，包括多个LED，设置在第二基板上；LED包括沿远离第一基板方向上层叠设置的N电极、LED芯片和P电极；多个N电极构成N电极层，多个P电极构成P电极层；其中，P电极与第一基板的阳极通过硅通孔连接，N电极与第一基板的阴极通过硅通孔连接，P电极层为公共电极。通过在第二基板的P电极与第一基板的阳极之间形成硅通孔、在第二基板的N电极与第一基板的阴极之间形成硅通孔，实现P电极与阳极、N电极与阴极连接，从而能够提高第一基板和第二基板的对位精度。同时，LED包括沿远离第一基板方向上层叠设置的N电极、LED芯片和P电极，即LED为垂直结构，N电极与N型氮化镓直接接触，增大了N电极与N型氮化镓的接触面积，从而改善了N型氮化镓在N电极一侧的欧姆接触不良的问题。
图2示出了本发明实施例提供的一种显示装置的结构示意图，如图2所示，该显示装置包括本发明任意实施例提供的显示面板70。
本发明实施例提供的显示装置，可以应用在智能穿戴设备(如智能手环、智能手表)中，也可以应用在智能手机、平板电脑、显示器等设备中。
图3示出了本发明实施例提供的一种显示面板的制作方法的流程示意图，图4示出了本发明实施例提供的一种显示面板的制作流程图，该制作方法用于制作如图1所示的显示面板。具体的，该制作方法包括如下步骤：
S101、形成第一基板，第一基板包括第一硅层和第一绝缘层。
参考图4(a)所示，通常，第一基板可以为硅基CMOS背板。第一基板包括第一硅层11和第一绝缘层12。
S102、在第一基板上制作硅通孔，硅通孔贯穿第一硅层和第一绝缘层。
参考图4(b)所示，在第一基板上制作硅通孔40，硅通孔40贯穿第一硅层11和第一绝缘层12。具体的，硅通孔40贯穿第一硅层11和第一绝缘层12的方法可以包括以下两种方法中的任意一种：
方法1：在制作硅通孔时直接刻蚀通孔，使通孔贯穿第一硅层11和第一绝缘层12；
方法2：在制作硅通孔时，刻蚀通孔，使通孔的深度贯穿第一绝缘层12，以及部分第一硅层11，在制作完成后将未刻蚀的第一硅层11研磨减薄，直至露出硅通孔40。
具体的，以方法1为例，图5示出了本发明实施例提供的一种硅通孔的制作流程图，如图5所示，制作硅通孔的方法可以包括如下6个步骤：
步骤1、如图5(a)所示，在第一基板上制作通孔，通孔贯穿第一硅层和第一绝缘层。
可选的，制作通孔时，通孔的位置与电极所在位置相对应。
步骤2、如图5(b)所示，在通孔的侧壁上形成第一隔离层。
第一隔离层可以选择二氧化硅、氮化硅等绝缘材料。
步骤3、如图5(c)所示，在第一隔离层上形成第二隔离层，并在通孔内填充导电材料。
第二隔离层可以选用钽、氮化钽、钛、氮化钛等材料中的至少一种。导电材料可以为铜、银等导电性能良好的金属材料。
步骤4、如图5(d)所示，去除第二基板上的填充导电材料及第二隔离层。
具体的，可以选用化学机械研磨(CMP)等方式去除第二基板上的填充导电材料及第二隔离层。
步骤5、如图5(e)所示，在导电材料上形成第三隔离层。
第三隔离层可以选用钽、氮化钽、钛、氮化钛等材料中的至少一种。
步骤6、如图5(f)所示，图形化第三隔离层，去除硅通孔外围的第三隔离层。
S103、将第一基板靠近第一绝缘层的一侧贴附临时硅层，并在第一基板靠近第一硅层的一侧形成第一键合层。
参考图4(c)所示，将第一基板靠近第一绝缘层12的一侧贴附临时硅层，并在第一基板靠近第一硅层11的一侧形成第一键合层a。具体的，第一键合层a可以通过溅射、蒸镀、电镀等方法形成，第一键合层a的材料可以为金属，例如，锡(Sn)，钛(Ti)，镍(Ni)，铜(Cu)，铂(Pt)，金(Au)，铝(Al)，锗(Ge)等。
S104、在临时硅层上形成第二基板，第二基板包括发光二极管LED结构层。
参考图4(d)所示，在临时硅层上形成第二基板，第二基板包括LED结构层32。LED结构层32可以包括N型氮化镓层51、多量子阱层52和P型氮化镓层53。
S105、在第二基板LED结构层远离临时硅层的一侧形成第二键合层。
参考图4(e)所示，在第二基板LED结构层32远离临时硅层的一侧形成第二键合层b。具体的，第二键合层b可以通过溅射、蒸镀、电镀等方法形成，第二键合层b的材料可以为金属，例如，锡(Sn)，钛(Ti)，镍(Ni)，铜(Cu)，铂(Pt)，金(Au)，铝(Al)，锗(Ge)等。
需要说明的是，第一键合层a和第二键合层b在制作时可以选用相同的材料，也可以选用不同的材料，本发明实施例对此不作具体限制。
S106、将第一键合层和第二键合层键合，形成N电极层。
参考图4(f)所示，将第一键合层a和第二键合层b键合，形成N电极层31。具体的，第一键合层a和第二键合层b可以采用金属热压键合或者共晶键合工艺键合在一起，键合后的第一键合层a和第二键合层b共同构成N电极层31。
S107、去除第二基板上的临时硅层，并图形化N电极层和LED结构层。
参考图4(g)所示，显示面板包括显示区和围绕显示区的非显示区，图形化N电极层31和LED结构层32，保留显示区的N电极层31和LED结构层32，非显示区的P电极对应位置的N电极层31和LED结构层32被完全去除。
其中，图形化后N电极层包括位于显示区的多个N电极31。
S108、在图形化后的结构上形成并图形化像素限定层。
参考图4(h)所示，在图形化后的结构上形成并图形化像素限定层21。具体的，像素限定层21可以采用二氧化硅、氮化硅、分布式布拉格反射镜(Distributed BraggReflection，DBR)、聚碳酸酯、聚对苯二甲酸乙二醇酯中的任意一种或多种材料构成，像素限定层21可以是单膜层的结构，也可以是多膜层的结构。
图形化像素限定层21的步骤可以包括：
步骤1、在像素限定层21上蚀刻过孔至P电极对应位置的硅通孔40上，露出硅通孔40。
步骤2、采用lift off工艺、溅射后对准蚀刻工艺、大马士革工艺中的任意一种将金属(例如，钛(Ti)、铜(Cu)、金(Au)、铝(Al)等)或者透明导电薄膜材料(如氧化铟锌、氧化铟锡、氧化锌等)填充进过孔中。
步骤3、图形化像素限定层21露出LED结构层32。
需要说明的是，本发明实施例不限定步骤2和步骤3的执行先后顺序，即在步骤1执行后，既可以先执行步骤2后执行步骤3，也可以先执行步骤3后执行步骤2。
S109、在图形化后的像素限定层上形成P电极层。
参考图4(i)所示，在图形化后的像素限定层21上形成P电极层。P电极可以为透明导电薄膜(如氧化铟锌、氧化铟锡、氧化锌等)。
P电极层包括的多个P电极33连为一体并覆盖像素限定层21，P电极层位于非显示区和显示区，P电极通过过孔与硅通孔连接。
S110、去除第一基板上的临时硅层，在第一基板的第一绝缘层远离第一硅层一侧上形成电极层。
参考图4(j)所示，在去除第一基板上的临时硅层后，在第一基板的第一绝缘层12远离第一硅层11一侧上形成电极层的方法可以为：在第一绝缘层12上形成多个阴极13和一个阳极14，其中，多个阴极13位于显示区，阳极14位于非显示区，每个阴极13与一个N电极31在显示面板上的投影至少部分交叠；阳极14和P电极层在显示面板上的投影至少部分交叠。
由于形成电极层的步骤S110在步骤S107-S109后，此时第二基板的工艺已经完成，第二基板可以应用高于金属(例如铝)熔点的退火工艺，可改善显示面板的欧姆接触，同时避免了第一基板上金属电路的损伤。
如此形成的显示面板，第二基板的P电极与第一基板的阳极、第二基板的N电极与第一基板的阴极均可以通过硅通孔精准连接，克服了现有硅基CMOS背板和硅基LED外延片对位不良的问题，能够提高第一基板和第二基板的对位精度，实现高亮度、高像素显示。同时，LED包括沿远离第一基板方向上层叠设置的N电极、LED芯片和P电极，即LED为垂直结构，N电极与N型氮化镓直接接触，增大了N电极与N型氮化镓的接触面积，从而改善了N型氮化镓在N电极一侧的欧姆接触不良的问题。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种显示面板，其特征在于，包括：
相对设置的第一基板和第二基板，
发光二极管LED结构层，包括多个LED，设置在所述第二基板上；所述LED包括沿远离所述第一基板方向上层叠设置的N电极、LED芯片和P电极；多个N电极构成N电极层，多个P电极构成P电极层；
其中，所述P电极与所述第一基板的阳极通过硅通孔连接，所述N电极与所述第一基板的阴极通过硅通孔连接，所述P电极层为公共电极。
2.根据权利要求1所述的显示面板，其特征在于，所述第一基板包括与所述第二基板相接触的第一硅层，设置在所述第一硅层远离所述第二基板一侧的第一绝缘层，设置在所述第一绝缘层远离所述第一硅层一侧的电极层；
所述第二基板包括与所述第一基板相接触的像素限定层，所述像素限定层包括分隔体和多个用于容置所述LED的开口区域。
3.根据权利要求2所述的显示面板，其特征在于，所述显示面板包括显示区和围绕所述显示区的非显示区；
所述电极层包括位于所述显示区的多个阴极和位于所述非显示区的一个阳极；所述N电极层包括位于所述显示区的多个N电极，每个阴极与一个N电极在所述显示面板上的投影至少部分交叠；所述P电极层位于所述非显示区和所述显示区，所述阳极和所述P电极层在所述显示面板上的投影至少部分交叠。
4.根据权利要求3所述的显示面板，其特征在于，所述P电极层包括的多个P电极连为一体并覆盖所述像素限定层。
5.一种显示装置，其特征在于，包括权利要求1-4任一所述的显示面板。
6.一种显示面板的制作方法，其特征在于，包括：
形成第一基板，并在所述第一基板上制作硅通孔，所述第一基板包括第一硅层和第一绝缘层，所述硅通孔贯穿所述第一硅层和所述第一绝缘层；
形成第二基板，所述第二基板包括发光二极管LED结构层；
将所述第一基板和所述第二基板键合，形成N电极层；
在所述第二基板上形成像素限定层和多个LED，在所述第一基板的所述第一绝缘层远离所述第一硅层一侧上形成电极层；
其中，所述LED包括沿远离所述第一基板方向上层叠设置的N电极、LED芯片和P电极；多个N电极构成N电极层，多个P电极构成P电极层；所述P电极与所述第一基板的阳极通过所述硅通孔连接，所述N电极与所述第一基板的阴极通过所述硅通孔连接，所述P电极层为公共电极。
7.根据权利要求6所述的显示面板的制作方法，其特征在于，所述制作硅通孔包括：
在所述第一基板上制作通孔，所述通孔贯穿所述第一硅层和所述第一绝缘层；
在所述通孔的侧壁上依次形成第一隔离层和第二隔离层，并在所述通孔内填充导电材料；
在所述导电材料上形成并图形化第三隔离层。
8.根据权利要求6所述的显示面板的制作方法，其特征在于，将所述第一基板和所述第二基板键合，形成N电极层包括：
在所述第一基板靠近所述第一硅层的一侧形成第一键合层；
在所述第二基板的所述LED结构层的一侧形成第二键合层；
将所述第一键合层和所述第二键合层键合，形成所述N电极层。
9.根据权利要求6所述的显示面板的制作方法，其特征在于，所述显示面板包括显示区和围绕所述显示区的非显示区；在所述第二基板上形成像素限定层和多个LED包括：
图形化所述N电极层和所述LED结构层，并在图形化后的结构上形成并图形化像素限定层；
在图形化后的所述像素限定层上形成P电极层；
其中，图形化后所述N电极层包括位于所述显示区的多个N电极，所述P电极层位于所述非显示区和所述显示区，所述P电极层包括的多个P电极连为一体并覆盖所述像素限定层，所述P电极层通过过孔与所述硅通孔连接。
10.根据权利要求9所述的显示面板的制作方法，其特征在于，在所述第一基板的所述第一绝缘层远离所述第一硅层一侧上形成电极层包括：
在所述第一绝缘层上形成多个阴极和一个阳极，其中，多个所述阴极位于所述显示区，所述阳极位于所述非显示区，每个阴极与一个N电极在所述显示面板上的投影至少部分交叠；所述阳极和所述P电极层在所述显示面板上的投影至少部分交叠。
CN201910704615.5A 2019-07-31 2019-07-31 一种显示面板及其制作方法、显示装置 Pending CN110416229A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910704615.5A CN110416229A (zh) 2019-07-31 2019-07-31 一种显示面板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910704615.5A CN110416229A (zh) 2019-07-31 2019-07-31 一种显示面板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN110416229A true CN110416229A (zh) 2019-11-05

Family

ID=68364930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910704615.5A Pending CN110416229A (zh) 2019-07-31 2019-07-31 一种显示面板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN110416229A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702880A (zh) * 2005-06-27 2005-11-30 金芃 半导体发光二极管(led)通孔倒扣焊芯片及生产工艺
CN1851948A (zh) * 2006-05-29 2006-10-25 金芃 通孔垂直结构的半导体芯片或器件
CN101051630A (zh) * 2007-05-14 2007-10-10 金芃 垂直结构的半导体芯片或器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702880A (zh) * 2005-06-27 2005-11-30 金芃 半导体发光二极管(led)通孔倒扣焊芯片及生产工艺
CN1851948A (zh) * 2006-05-29 2006-10-25 金芃 通孔垂直结构的半导体芯片或器件
CN101051630A (zh) * 2007-05-14 2007-10-10 金芃 垂直结构的半导体芯片或器件

Similar Documents

Publication Publication Date Title
TWI723207B (zh) 微型發光二極體及其製造方法
US9978728B2 (en) Display apparatus and fabricating method thereof
US7521724B2 (en) Light emitting diode package and process of making the same
JP5231450B2 (ja) フレキシブル素子の製造方法及びフレキシブル表示装置の製造方法
WO2021017497A1 (zh) 显示面板、显示装置和显示面板的制作方法
JP5512493B2 (ja) 白色発光素子
CN106575688B (zh) 半导体器件及其制造方法
CN102157662B (zh) 装置及其形成方法
CN110024484A (zh) 使用半导体发光器件的显示装置及其制造方法
CN103140948B (zh) 电镀覆层的光电子半导体组件和用于制造光电子半导体组件的方法
CN110600597A (zh) 微led芯片、显示面板和显示面板的制备方法
EP4002469A1 (en) Display device using micro led, and manufacturing method therefor
CN109564930A (zh) 用于生产包括多个氮化镓二极管的光电设备的方法
CN115498088B (zh) 微型发光二极管及制备方法
CN114725276B (zh) Micro-LED分立器件
CN110429098A (zh) 一种显示面板及其制作方法、显示装置
CN103579447A (zh) 一种倒装结构发光二极管及其制备方法
CN114023861A (zh) Micro-LED芯片结构及其制作方法
WO2014105403A1 (en) High performance light emitting diode
CN101005107A (zh) 带金属凸点阵列结构的倒装发光二极管及其制作方法
CN111129062B (zh) Led显示模组、led显示屏及制作方法
CN110021691B (zh) 一种半导体发光器件
CN110246945A (zh) Led芯片及其制造方法、显示面板以及电子设备
JP2002094117A (ja) 発光ダイオード素子及びその製造方法
CN110416229A (zh) 一种显示面板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201211

Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province

Applicant after: Chengdu CHENXIAN photoelectric Co.,Ltd.

Address before: 065500 new industrial demonstration area of Guan County, Langfang, Hebei

Applicant before: Yungu (Gu'an) Technology Co.,Ltd.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20191105

RJ01 Rejection of invention patent application after publication