CN1674312A - 垂直结构的半导体芯片或器件（包括高亮度led） - Google Patents

Abstract

本发明展示垂直结构的半导体芯片(包括GaN基和GaInPN基LEDs)及其批量生产的方法。批量生产方法包括下述工艺步骤：外延生长中间媒介层于生长衬底上，外延生长第一类型限制层于中间媒介层上，层叠反射/欧姆层于第一类型限制层上，层叠导电的支持衬底于反射/欧姆层上，剥离生长衬底(蓝宝石生长衬底可以利用激光或者机械研磨/抛光方法剥离，氧化镁或氧化锌生长衬底可以利用机械研磨/抛光方法剥离)，第一类型限制层暴露，外延生长发光层和第二类型限制层于暴露的第一类型限制层上，层叠第二电极于第二类型限制层上。

Description

垂直结构的半导体芯片或器件(包括高亮度LED)

技术领域

本发明揭示垂直结构的半导体芯片或器件(包括功率型高亮度LED)及其批量生产方法，属于半导体光电子技术领域。

背景技术

大量的努力被投注于垂直结构的半导体芯片或器件，包括GaN基，GaInP基，和GaInPN基半导体发光二极管(LED)，及其批量生产方法。垂直结构的半导体芯片具备如下优点：

(1)传统倒装焊半导体芯片的所有优点，例如优良的热导率，但是没有传统倒装焊工艺的缺点，例如复杂的工艺，很低的产率，和昂贵的设备；(2)两个电极在垂直结构的半导体芯片的两侧，因此电流分布更均匀，电流密度更大，发光亮度更高，防静电能力更强。

传统上，使用激光剥离GaN基LED的蓝宝石生长衬底的技术，生产垂直结构的半导体芯片。但是，LED的光电特性取决于外延层的质量，而激光剥离工艺过程，化学剥离工艺过程(例如蚀刻)，和机械剥离工艺过程(例如研磨)都会影响外延层的质量。

在大约1050摄氏度外延生长GaN外延层时，外延层和生长衬底之间的热涨系数的不同并不造成应力。当外延生长结束，温度降到约20摄氏度室温时，温度差达到大约1000摄氏度，这时外延层和生长衬底之间的热涨系数的不同造成应力，该应力影响GaN外延层的质量。

因此，需要即能够低成本高产率的批量生产垂直结构的高亮度半导体芯片又能够避免上面提到的缺点的工艺方法。

发明内容

本发明揭示垂直结构的高亮度半导体芯片或器件的批量生产方法。虽然本发明使用功率型高亮度GaN基LED作为具体实施实例，但是同样的方法可以应用于其他半导体芯片或器件。

本发明的目的和能达到的各项效果如下：

(1)本发明的目的是提供批量生产垂直结构的高亮度半导体芯片或器件(包括功率型高亮度LED)的方法。本发明的批量生产方法是在剥离生长衬底后，再生长包括发光层在内的外延层，因此剥离工艺过程不会影响外延层的质量和光电特性。

(2)导电的支持衬底的与反射/欧姆层接触的表面被蚀刻得具有纹理结构，或者反射/欧姆层的与导电的支持衬底接触的表面被蚀刻得具有纹理结构。纹理结构最小化热涨系数的不同造成应力

(3)本发明的一些具体实施实例中，被剥离的生长衬底可以重新使用，因而降低成本。

(4)两个电极在垂直结构的半导体芯片的两侧，第二电极具有优化的图形使得

电流分布更均匀，  电流密度更大，较高的电流密度使光输出增强，发光层

的材料被更充分的利用，LED的亮度提高，防静电能力更强。

(5)垂直结构的半导体芯片具备传统倒装焊半导体芯片的所有优点，例如优良的热导率，但是没有传统倒装焊工艺的缺点，例如复杂的工艺，很低的产率，和昂贵的设备。

(7)本发明提供具备优化图形的第二电极，使得垂直结构的半导体芯片的光取出效率更高。

附图说明

图1a至图1d是传统的激光剥离法生产垂直结构的半导体芯片或器件的工艺流程图。

图2a至2d是本发明的生产垂直结构的半导体芯片或器件的工艺流程的实施实例。

图2d是本发明的垂直结构的半导体芯片或器件的一个实施实例。

图3a是本发明的具有纹理结构的生长衬底和第一类型限制层的表面的顶视图。

图3b和图3c分别是本发明的具有不同纹理结构的生长衬底和第一类型限制层的截面图。

图4a至图4k是本发明的垂直结构的半导体芯片或器件的图形化的第二电极的实施实例的顶视图。

图4a和4b是分别具有一个和二个打线焊点的条-环-图形的第二电极的顶视图。

图4c和4d是分别具有一个和二个打线焊点的格-环-图形的第二电极的顶视图。

图4e和4f是分别具有一个和二个打线焊点以及多个横条的的格-环-图形的第二电极的顶视图。

图4g和4h是分别具有一个和二个打线焊点以及一个横条的的格-图形的第二电极的顶视图。

图4i和4j是分别具有一个和二个打线焊点以及多个横条的的格-图形的第二电极的顶视图。

图4k是多环-叉-图形的第二电极的顶视图。

本发明的新颖性特征是在权利要求中提出，本发明和它的特征及效益将在下面的详细描述中更好的展示。

具体实施实例和发明的详细描述

本发明进一步的目的和效果将会从以下的描述和图显现出来。虽然本发明的具体化实施实例将会在下面被描述，熟练的技术人员将会认识到其他的垂直结构的半导体芯片或器件，其他的第二电极的图形，和其他的生产工艺能够实现本发明的原理。因此下列各项描述只是说明本发明的原理，而不是局限本发明于下列各项描述。

注意下列各项：

(1)图2展示GaN和GaInNP基LED作为本发明的具体实施实例。但是相同的生产工艺可以应用于其他的垂直结构的半导体芯片或器件。

(2)本发明的垂直结构的半导体芯片或器件的发光层的材料包括，但不限于，元素氮，铝，镓，磷，铟的二元系，三元系，四元系，和五元系，例如：氮化镓，铟镓氮，铝镓氮，铝铟镓氮，铟镓氮磷(InGaNP)，和铝铟镓氮磷(AlInGaNP)；其中铟镓氮，铟镓氮磷，和铝铟镓氮磷已经被应用于白光LED。

(3)本发明的垂直结构的半导体芯片或器件的生长衬底的材料包括，但不限于，蓝宝石，氧化镁，氧化锌。

(4)本发明的垂直结构的半导体芯片或器件的生长衬底的表面被蚀刻得具有纹理结构，中间媒介层层叠于生长衬底的具有纹理结构的表面上。

(5)本发明的垂直结构的半导体芯片或器件的缓冲层和金属层的材料包括，但不限于，氮化铝，铪，钪，鋯，钒，钛，铬，金，及它们的组合。

(6)本发明的垂直结构的半导体芯片或器件的发光层的结构可以是单量子阱或多量子阱。

(7)本发明的垂直结构的半导体芯片或器件的具体实施实例的反射/欧姆层的材料包括，但不限于，金，铑，镍，铂，和它们的合金，也可以是分布布拉格反射器(DBR)。

(8)层叠导电的支持衬底于所述的第二中间媒介层上的方法包括，但不限于：(1)晶片键合；(2)电镀或化学镀；(3)真空蒸发；(4)上述方法的组合。

(9)导电的支持衬底的与反射/欧姆层接触的表面被蚀刻得具有纹理结构，或者反射/欧姆层的与导电的支持衬底接触的表面被蚀刻得具有纹理结构。

图1是传统的激光剥离法生产垂直结构的半导体芯片或器件包括GaN基LED的工艺流程图。牺牲层102生长在生长衬底101和外延层103之间。外延层103包括发光层。层叠反射/欧姆层104于外延层103上。层叠导电的支持衬底于反射/欧姆层104上。激光照射在牺牲层102使之分解熔化，从而剥离生长衬底101，外延层103暴露，层叠第二电极106于外延层103。

图2a至2d展示本发明的批量生产垂直结构的半导体芯片或器件的工艺流程的具体实施实例：作为垂直结构的GaN基LED的生长衬底的材料包括，但不限于，蓝宝石，氧化镁，氧化锌晶片。

下面展示本发明的两种剥离的方法。

第一种剥离方法：利用激光方法剥离蓝宝石生长衬底201和中间媒介层202。激光方法剥离蓝宝石生长衬底已经是一种较成熟的技术。例如，欧斯朗(OSRAM)公司已经利用激光方法剥离蓝宝石生长衬底进行批量生产垂直结构的LED。

第二种剥离方法：利用机械研磨/抛光方法剥离蓝宝石，氧化镁或氧化锌生长衬底201和中间媒介层202。当利用机械研磨/抛光方法剥离生长衬底和中间媒介层时，必须：(1)在层叠中间媒介层之前，机械研磨/抛光生长衬底，以便生长衬底的厚度的均匀性得以控制；(2)在层叠支持衬底之前，机械研磨/抛光支持衬底，以便支持衬底的厚度的均匀性得以控制；(3)中间媒介层和第一类型限制层的厚度必须足以补偿生长衬底和支持衬底的厚度的不均匀性。现有的设备和技术已经可以满足要求。

中间媒介层202选取何种结构和材料取决于生长衬底201的材料。

图2a中，为降低生长衬底201和中间媒介层202之间的热涨系数的不同所造成的应力，在生长衬底201的表面蚀刻出纹理结构(详见图3)。其中中间媒介层202包括一或多层缓冲层。缓冲层的材料包括，但不限于，氮化铝，铪，钪，鋯，钒，钛，铬，金，及它们的组合。第一类型限制层203外延生长在中间媒介层202上，通常第一类型限制层203是n-类型。为降低第一类型限制层203和反射/欧姆层205之间的热涨系数的不同所造成的应力，在第一类型限制层203的表面蚀刻出纹理结构204(详见图3)。第一类型限制层203也可以是p-类型

图2b中，反射/欧姆层205可由真空蒸发法层叠在具有纹理结构204的第一类型限制层203上。反射/欧姆层205的材料包括，但不限于，金，铑，镍，铂，，和它们的合金。支持衬底206层叠在反射/欧姆层205上。支持衬底206的材料包括，但不限于，铜薄膜和导电硅晶片。层叠的方法包括，但不限于，电镀，化学镀，晶片键合，真空蒸发法，和它们的组合。另外，也可以在支持衬底的与第一类型限制层接触的表面蚀刻纹理结构。

图2c中，利用激光方法剥离蓝宝石生长衬底201。中间媒介层202被选择性蚀刻剥离。第一类型限制层203暴露。另外，剥离蓝宝石生长衬底201的方法也可以为机械研磨/抛光。

剥离氧化镁或氧化锌生长衬底201和中间媒介层202的方法包括机械研磨/抛光方法。

图2d中，包含发光层208和第二类型限制层209的外延层生长在第一类型限制层203上。第二类型限制层209与第一类型限制层203不同。例如，若第一类型限制层203为n-类型，则第二类型限制层209为p-类型。若第一类型限制层203为p-类型，则第二类型限制层209为n-类型。为得到更好的外延层质量，首先在第一类型限制层203上生长一层新的第一类型限制层，然后在其上生长外延层。发光层208亦可以是多量子阱结构(MQW)。电流扩散层210层叠在第二类型限制层209和具有优化的图形的第二电极211之间(图4展示第二电极的优化图形的具体实施实例)。电流扩散层210的材料包括，但不限于，氧化铟锡(ITO)，镍金。最后，支持衬底206及其上的外延层被切割为垂直结构的半导体芯片。

支持衬底206的全部底面作为第一电极207。

注意：因为如下原因，采用以上方法生长的外延层具有优良质量：

(1)剥离蓝宝石生长衬底的工艺过程在生长发光层208之前，因此剥离工艺不影响发光层质量；(2)生长衬底201表面的纹理结构最小化和局部化生长衬底201和中间媒介层之间的应力；(3)在第一类型限制层203上生长一层新的第一类型限制层，然后在其上生长发光层208，以便降低晶格失配造成的缺陷；(4)第一类型限制层203或支持衬底206的表面的纹理结构最小化和局部化第一类型限制层203和支持衬底之间的应力。

图3a展示由蚀刻形成的生长衬底201表面，第一类型限制层203表面，和支持衬底206表面的纹理结构300的顶视图。表面纹理结构300具有不同的类型：平台类型和井类型。

图3b展示平台类型的表面纹理结构300的一个具体实施实例的截面图。表面纹理结构300包括平台302a和凹分隔301a，平台302a具有与半导体芯片相同的尺寸和位置，凹分隔301a具有与行距相同的尺寸和位置，行距是半导体晶片上半导体芯片之间的空间。凹分隔301a的深度为几个纳米到几个微米。

图3c展示井类型的表面纹理结构300的一个具体实施实例的截面图。表面纹理结构300包括井302b和凸分隔301b，井302b具有与半导体芯片相同的尺寸和位置，凸分隔301b具有与行距相同的尺寸和位置，行距是半导体晶片上半导体芯片之间的空间。凸分隔301b的高度为几个纳米到几个微米。

表面纹理结构300将会局部化和最小化由于生长衬底201和中间媒介层之间以及第一类型限制层和反射/欧姆层之间的热胀率的不同产生的应力。选择平台类型或井类型的表面纹理结构取决于两个接触表面的热胀率。

图4a至4k展示本发明的图2中的第二电极的优化图形的具体实施实例。

图4a展示条-环-图形的第二电极的顶视图。条-环-图形第二电极包括打线焊点401在条403的中心。环402包围条403。确定两个条之间的距离以便电流的分布更均匀。

图4b展示条-环-图形的第二电极的顶视图。两个打线焊点404在对角。对于功率型高亮度LED，需要多个打线焊点。

图4c展示格-环-图形的第二电极。格具有一个水平条406和一个打线焊点405。环407包围格。

图4d展示图4c的格-环-图形的第二电极，但是具有两个打线焊点408。

图4e至图4f展示格-环-图形的第二电极的分别具有一个或两个打线焊点409和412的具体实施实例。环411包围具有多个水平条410的格。

图4g和图4h展示格-图形的第二电极。该第二电极分别具有一个或两个打线焊点413和415，并具有一个水平条414。水平条414也可以在垂直条的端点。

图4i和图4j展示格-图形的第二电极。该第二电极分别具有一个或两个打线焊点416或418，并具有多个水平条417。

图4k展示多环-叉-图形的第二电极。多环420包围叉421。打线焊点419位于叉421的中心。

注意：在图4a至4k中，(1)确定条，格，和环之间的距离以便电流的分布更均匀，条，格，和环的尺寸的确定应当使得条，格，和环即可承受大电流又不会遮挡额外的光。(2)每一个第二电极即可层叠在外延层上也可层叠在电流扩散层上。(3)每一个第二电极即可以有一个打线焊点，也可以有多个打线焊点。(4)第二电极使得电流更均匀地分布在整个半导体芯片，因此更有效的利用发光层的材料，电流密度更高，因此半导体芯片的亮度更高。

虽然上面包含许多具体的描述，但是这些描述并没有限制本发明的范围，而只是提供一些本发明的具体化的例证。因此本发明的涵盖范围应该由权力要求和它们的合法等同物决定，而不是由上述具体化的详细描述和实施实例决定。

Claims (13)

1.一种批量生产垂直结构的半导体芯片或器件的方法包括下述工艺步骤：

-提供一个生长衬底；

-层叠第一类型限制层于所述的生长衬底上；

-层叠导电的支持衬底于所述的第一类型限制层上，因此形成键合晶片；所述的导电的支持衬底的暴露的一面作为第一电极；

-从键合晶片上剥离所述的生长衬底，使得第一类型限制层暴露；

-外延生长发光层和第二类型限制层于所述的暴露的第一类型限制层上；

-层叠具有优化图形的第二电极于所述的第二类型限制层上，所述的第二电极具有至少一个打线焊点。

2.权利要求1的批量生产垂直结构的半导体芯片或器件的方法，进一步包括工艺步骤：(1)层叠中间媒介层在所述的生长衬底上，生长所述的第一类型限制层在所述的中间媒介层上；(2)从键合晶片上剥离所述的生长衬底后，剥离所述的中间媒介层，使得所述的第一类型限制层暴露；其中，剥离所述的中间媒介层的方法包括，但不限于：(1)蚀刻；(2)机械研磨/抛光；(3)上述剥离方法的组合；

其中，所述的中间媒介层的材料是从一组材料中选出，该组材料包括，但不限于：(甲)缓冲层，该缓冲层包括，但不限于：氮化铝；(乙)一层或多层金属层，该金属层的材料是从一组材料中选出，该组材料包括，但不限于，铪，钪，鋯，钒，钛，铬，金，；(丙)所述的缓冲层和金属层的组合。

3.权利要求2的批量生产垂直结构的半导体芯片或器件的方法，其中，所述的生长衬底的材料是从一组材料中选出，该组材料包括，但不限于，蓝宝石，氧化镁，氧化锌；其中，所述的剥离生长衬底的方法包括，但不限于：(1)利用激光方法剥离蓝宝石生长衬底；(2)利用机械研磨/抛光方法剥离蓝宝石生长衬底；(3)利用机械研磨/抛光方法剥离氧化镁生长衬底；(4)利用机械研磨/抛光方法剥离氧化锌生长衬底。

4.权利要求1的批量生产垂直结构的半导体芯片或器件的方法，进一步包括工艺步骤：(1)在层叠所述的导电的支持衬底的工艺步骤之前，层叠反射/欧姆层在所述的第一类型限制层上；然后层叠所述的导电的支持衬底于反射/欧姆层上；其中，层叠导电的支持衬底于所述的反射/欧姆层上的方法包括，但不限于：(1)晶片键合；(2)电镀或化学镀；(3)真空蒸发；(4)上述方法的组合。

5.垂直结构的半导体芯片或器件包括：

-导电的支持衬底，该衬底的一面是第一电极；

-第一类型限制层，该层层叠在所述的支持衬底的另一面上；其中，所述的

第一类型限制层是n-类型限制层和p-类型限制层之一；

-发光层，该层生长在所述的第一类型限制层上；

-第二类型限制层，该层生长在所述的发光层上；其中，所述的第二类型限

制层与第一类型限制层不同；

-具有优化图形的第二电极层叠在所述的第二类型限制层上，其中，所述的

优化图形的第二电极包括至少一个打线焊点。

6.权利要求5的垂直结构的半导体芯片或器件，其中，所述的支持衬底的材料是从一组材料中选出，该组材料包括，但不限于：铜，导电硅，和导电碳化硅。

7.权利要求5的垂直结构的半导体芯片或器件，其中，所述的支持衬底的与所述的第一类型限制层接触的表面具有纹理结构。

8.权利要求5的垂直结构的半导体芯片或器件，其中，所述的第一类型限制层的与所述的支持衬底接触的表面具有纹理结构。

9.权利要求5的垂直结构的半导体芯片或器件，其中，所述的发光层的材料是从一组材料中选出，该组材料包括，但不限于，元素氮，铝，镓，磷，铟的二元系，三元系，四元系，和五元系，例如：氮化镓，铟镓氮，铝镓氮，铝铟镓氮，铟镓氮磷(InGaNP)，和铝铟镓氮磷(AlInGaNP)；其中铟镓氮，铟镓氮磷，和铝铟镓氮磷已经被应用于白光LED。

10.权利要求5的垂直结构的半导体芯片或器件，其中，所述的发光层的结构包括，但不限于，单量子阱，多量子阱。

11.权利要求5的垂直结构的半导体芯片或器件，进一步包括反射/欧姆层，所述的反射/欧姆层层叠在所述的第一类型限制层和所述的支持衬底之间；其中，所述的反射/欧姆层的材料是从一组材料中选出，该组材料包括，但不限于，金，铑，钛，镍，铂，和它们的合金，也可以是分布布拉格反射器(DBR)。

12.权利要求5的垂直结构的半导体芯片或器件，其中所述的第二电极的优化图形的从一组图形中选出，该组图形包括，但不限于：条-环-图形，格-环-图形，格-图形，和多环-叉-图形；所述的第二电极的图形具有一个或多个打线焊点。

13.权利要求5的垂直结构的半导体芯片或器件，进一步包括电流扩散层；其中所述的电流扩散层层叠在所述的第二电极和所述的第二类型限制层之间；其中所述的电流扩散层的材料包括，但不限于，氧化铟锡(ITO)，镍金。

Images