KR20150126784A - 선택적 에피택셜 실리콘 트렌치 충전 방법 - Google Patents
선택적 에피택셜 실리콘 트렌치 충전 방법 Download PDFInfo
- Publication number
- KR20150126784A KR20150126784A KR1020150061627A KR20150061627A KR20150126784A KR 20150126784 A KR20150126784 A KR 20150126784A KR 1020150061627 A KR1020150061627 A KR 1020150061627A KR 20150061627 A KR20150061627 A KR 20150061627A KR 20150126784 A KR20150126784 A KR 20150126784A
- Authority
- KR
- South Korea
- Prior art keywords
- pretreatment
- dielectric
- termination
- substrate
- silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 30
- 229910052710 silicon Inorganic materials 0.000 title claims description 29
- 239000010703 silicon Substances 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 7
- 230000001012 protector Effects 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000002203 pretreatment Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 229910003697 SiBN Inorganic materials 0.000 claims 2
- 125000006239 protecting group Chemical group 0.000 abstract description 4
- 239000003989 dielectric material Substances 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 238000000151 deposition Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000013626 chemical specie Substances 0.000 description 5
- 125000000524 functional group Chemical group 0.000 description 5
- 238000007306 functionalization reaction Methods 0.000 description 5
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 3
- 230000001588 bifunctional effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 125000000026 trimethylsilyl group Chemical group [H]C([H])([H])[Si]([*])(C([H])([H])[H])C([H])([H])[H] 0.000 description 3
- 229910008051 Si-OH Inorganic materials 0.000 description 2
- 229910006358 Si—OH Inorganic materials 0.000 description 2
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000004820 halides Chemical class 0.000 description 2
- 125000000623 heterocyclic group Chemical group 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 125000004123 n-propyl group Chemical group [H]C([H])([H])C([H])([H])C([H])([H])* 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910003849 O-Si Inorganic materials 0.000 description 1
- 229910003872 O—Si Inorganic materials 0.000 description 1
- 150000001266 acyl halides Chemical class 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 150000008064 anhydrides Chemical class 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000012948 isocyanate Substances 0.000 description 1
- 150000002513 isocyanates Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 150000005677 organic carbonates Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000012686 silicon precursor Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- NBXZNTLFQLUFES-UHFFFAOYSA-N triethoxy(propyl)silane Chemical compound CCC[Si](OCC)(OCC)OCC NBXZNTLFQLUFES-UHFFFAOYSA-N 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3147—Epitaxial deposition of insulating materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
유전체 표면에 비해 기판 표면 상에서 에피택셜 필름을 선택적으로 형성하는 방법이 제공된다. 기판 표면들은 전처리되어 차등화된 표적 표면 종결부를 형성시키고, 이 표적 표면 종결부를 추가로 반응시켜 하나 이상의 보호기를 생성할 수 있다. 보호기는 보호된 표면 상에서 후속 에피택셜 필름의 성장을 억제한다.
Description
본 개시내용의 실시양태는 일반적으로 기판 처리 방법에 관한 것이다. 보다 구체적으로, 본 개시내용의 실시양태는 트렌치의 측벽 상에서의 에피택셜 필름의 성장을 억제하면서 트렌치의 최하부 상에 에피택셜 필름을 증착시키는 방법에 관한 것이다.
반도체 장치의 형성 동안에, 에피택셜 필름은 유전체 물질 내에 생성된 트렌치의 최하부에서 형성될 수 있다. 에피택셜 필름 성장 동안에, 필름의 일부가 트렌치의 측벽 상에서 성장한다. 트렌치의 측벽 상에서의 이러한 필름 성장은 최종 장치에서 결함을 야기할 수 있다.
따라서, 관련 기술분야에서는 트렌치의 측벽 상에서의 에피택셜 필름의 성장을 억제하는 방법이 계속 요구되고 있다.
본 개시내용의 실시양태는, 적어도 하나의 반도체 표면 및 적어도 하나의 유전체 표면을 갖는 기판을 표면 전처리에 노출시켜서, 모든 표면 상에 차등화된 표적 표면 종결부를 형성시키는 단계를 포함하는 처리 방법에 관한 것이다. 차등화된 표적 표면 종결부를, 적어도 하나의 유전체 표면과 선택적으로 반응하는 화합물에 노출시켜서, 하나 이상의 화학적 보호기(chemical protecting groups)로 종결된 유전체 표면을 생성시킨다. 적어도 하나의 반도체 표면 상에서 층을 선택적으로 에피택셜 성장시킨다.
본 개시내용의 추가의 실시양태는, 적어도 하나의 실리콘 함유 반도체 표면 및 적어도 하나의 유전체 표면을 갖는 기판을 표면 전처리에 노출시켜서, 모든 표면 상에 차등화된 표적 표면 종결부를 형성시키는 단계를 포함하는 처리 방법에 관한 것이다. 차등화된 표적 표면 종결부를, 실질적으로 적어도 하나의 유전체 표면과만 선택적으로 반응하는 화합물에 노출시켜서, 하나 이상의 화학적 보호기로 종결된 유전체 표면을 생성시킨다. 실질적으로 적어도 하나의 실리콘 함유 반도체 표면 상에서만 층을 선택적으로 에피택셜 성장시킨다.
본 개시내용의 추가의 실시양태는, 기판을 처리 챔버 내에 배치하는 단계를 포함하는 처리 방법에 관한 것이다. 상기 기판은 적어도 하나의 실리콘 함유 반도체 표면 및 그 반도체 표면 위의 적어도 하나의 유전체 표면을 갖는다. 상기 기판은 적어도 하나의 유전체 표면에 형성된 트렌치를 포함하고, 상기 트렌치는 유전체 표면 내에 측벽을 갖고 실리콘 함유 반도체 표면의 최상부면을 노출시킨다. 상기 유전체 표면은 SiO2, SiN, SiCN, SiCNO, SiBN, SiBCN, BN, SiBCNO, SiNO 및 그의 조합으로 이루어진 군으로부터 선택된다. 기판을 적어도 하나의 표면 전처리에 노출시켜서, 차등화된 표적 표면 종결부를 형성시켜, 적어도 하나의 실리콘 함유 반도체 표면의 표면 종결부가 적어도 하나의 유전체 표면의 표면 종결부와 상이하도록 한다. 차등화된 표적 표면 종결부를, 실질적으로 적어도 하나의 유전체 표면과만 선택적으로 반응하는 화합물에 노출시켜서, 하나 이상의 화학적 보호기로 종결된 유전체 표면을 생성시킨다. 임의로(optionally), 기판을 어닐링한다. 실질적으로 적어도 하나의 실리콘 함유 반도체 표면 상에서만, 선택성이 상실되는 역치 두께까지 층을 선택적으로 에피택셜 성장시킨다.
본 발명의 상기 언급된 특징들이 상세하게 이해될 수 있도록, 상기 간단히 요약된 개시내용에 대한 보다 구체적인 설명이 본 실시양태와 관련하여 이루어질 수 있으며, 그의 일부는 첨부된 도면에 예시되어 있다. 그러나, 본 발명은 다른 동등하게 유효한 실시양태를 인정할 수 있기 때문에, 첨부된 도면은 본 발명의 전형적인 실시양태를 예시할 뿐이며, 따라서 본 발명의 범주를 제한하려는 것은 아님에 유의해야 한다.
도 1의 (a) 내지 (d)는 본 개시내용의 하나 이상의 실시양태에 따르는 유전체 상에서 억제된 성장을 갖는 에피택시 프로세스의 개략적 표현을 나타낸다.
도 2의 (a) 내지 (c)는 본 개시내용의 하나 이상의 실시양태에 따르는 유전체 상에서 억제된 성장을 갖는 에피택시 프로세스의 개략적 표현을 나타낸다.
도 3은 본 개시내용의 하나 이상의 실시양태에 따르는 알킬 스페이서를 갖는 이관능성 전구체(bifunctional precursor)를 나타낸다.
도 1의 (a) 내지 (d)는 본 개시내용의 하나 이상의 실시양태에 따르는 유전체 상에서 억제된 성장을 갖는 에피택시 프로세스의 개략적 표현을 나타낸다.
도 2의 (a) 내지 (c)는 본 개시내용의 하나 이상의 실시양태에 따르는 유전체 상에서 억제된 성장을 갖는 에피택시 프로세스의 개략적 표현을 나타낸다.
도 3은 본 개시내용의 하나 이상의 실시양태에 따르는 알킬 스페이서를 갖는 이관능성 전구체(bifunctional precursor)를 나타낸다.
본 개시내용의 실시양태는 트렌치의 측벽 상에서의 에피택셜 필름의 성장을 억제하는 방법을 제공한다.
본 명세서 및 첨부된 청구범위에 사용될 때, 용어 "기판" 및 "웨이퍼"는 호환가능하게 사용되고, 이들 둘 다는 프로세스가 작용하는 표면 또는 표면의 일부를 의미한다. 또한, 통상의 기술자는, 문맥이 분명하게 달리 나타내지 않는 한, 기판에 대한 언급이 또한 기판의 일부만을 의미할 수도 있다는 것을 이해할 것이다.
도 1의 (a)를 참조하면, 본 개시내용의 넓은 측면은 처리 방법에 관한 것이다. 도 1의 (a)의 경우에서, 기판 (10)은 적어도 하나의 반도체 표면 (20) 및 적어도 하나의 유전체 표면 (30)을 갖는다. 유전체 표면 (30)은 반도체 표면 (20)의 최상부 상에 필름으로서 도시되어 있다. 유전체 표면 (30)은 최상부 (31) 및 측벽 (32)을 갖지만, 하나 초과의 측벽이 있을 수 있는 것으로 이해될 것이다. 반도체 표면 (20)은, 예를 들어 실리콘 웨이퍼일 수 있거나, 또는 기판의 표면 상에 증착된 반도체 물질일 수 있다.
기판 (10), 및 따라서 반도체 표면 (20) 및 유전체 표면 (30)을 표면 전처리에 노출시킨다. 이는 유전체 표면 (30)의 최상부면 (31) 및 측벽 (32)이 실질적으로 균일하게 종결되는 것을 보장하기 위한 HF-last 또는 유사한 프로세스일 수 있다. 본 명세서 및 첨부된 청구범위에 사용될 때, 용어 "실질적으로 균일하게 종결되는"은 표면의 적어도 약 50%, 60%, 70%, 80%, 90% 또는 95%가 언급된 종들(species)로 종결되는 것을 의미한다. 도 1의 (b)는 히드록실 기로 종결된 유전체 표면 (30)을 나타내지만, 다른 종결기 (예를 들어, 아민)가 사용될 수 있는 것으로 이해될 것이다. 종결기의 유형은 유전체 표면의 조성을 포함하나 이에 제한되지는 않는, 많은 요인에 의존한다.
적어도 하나의 반도체 표면 및 적어도 하나의 유전체 표면을 표면 전처리에 노출시키는 것은, 차등화된 표적 표면 종결부를 형성시킨다. 본 명세서 및 첨부된 청구범위에 사용될 때, 용어 "차등화된 표적 표면 종결부" 등은, 예를 들어 유전체 표면 상의 종결부가 반도체 표면 상의 종결부와 상이하도록, 상이한 표면 상의 종결기들이 차등화된 것을 의미한다. 예를 들어, 전처리 후에, 적어도 하나의 반도체 표면의 표면 종결부는 적어도 하나의 유전체 표면의 표면 종결부와 상이하다.
표면 전처리는 차등화된 표면 종결부를 생성시키는데 유리한 화학 종 및 반응 조건의 조합일 수 있다. 예를 들어, n-알킬트리에톡시실란(n-alkyltriethoxysilane)을 사용하여, 반도체 표면에 실질적으로 영향을 미치지 않고 유전체 표면을 처리할 수 있다. 본 명세서 및 첨부된 청구범위에 사용될 때, 이러한 문맥에 사용되는 용어 "실질적으로 영향을 미치지 않고"는 표면 종결부의 50% 미만, 40% 미만, 30% 미만, 20% 미만, 15% 미만, 10% 미만, 5% 미만, 2% 미만 또는 1% 미만이 전처리 종과 반응하는 것을 의미한다.
이어서, 차등화된 표적 표면 종결된 유전체 표면 (33)을 그 유전체 표면 (33)과 반응하는 화합물에 노출시켜서, 도 1의 (c)에 제시된 하나 이상의 화학적 보호기를 갖는 유전체 표면 (34)을 생성할 수 있다. 관능화된(functionalized) 유전체 표면 (34)은 화학적 보호기를 나타내기 위한 FUNC 종결부와 함께 제시되어 있다. 통상의 기술자가 이해하는 바와 같이, 이는 일부 관능기 또는 보호기의 일반적 표현일 뿐이며, 어떠한 특정 화학 종을 암시하지는 않는다.
일부 실시양태에서, 표면 전처리는 제1 전처리, 및 제1 전처리와는 상이한 제2 전처리에 표면을 노출시키는 것을 포함한다. 제1 전처리 및 제2 전처리는 동일하거나 상이한 표면 종결부를 형성시킬 수 있다. 일부 실시양태에서, 제1 전처리 및 제2 전처리는 상이한 표적 표면 종결부를 형성시킨다. 하나 이상의 실시양태에서, 제2 전처리는 제1 전처리에 의해 생성된 표적 표면 종결부를 실질적으로 변경시키지 않는다. 본 명세서 및 첨부된 청구범위에 사용될 때, 이와 관련하여 사용되는 용어 "실질적으로 변경시키지 않는다"는 제1 전처리에 의해 형성된 표적 표면 종결부 중 약 20 원자% 미만의 변경이 존재하는 것을 의미한다.
일단 유전체 표면 (30)이 보호되면, 유전체 표면 (34)은 후속 에피택시 프로세스에 덜 유리한 기판이다. 에피택셜 층 (40)은 반도체 표면 상에서 선택적으로 성장되거나, 증착되거나 또는 형성된다. 본 명세서 및 첨부된 청구범위에 사용될 때, 이러한 문맥에 사용되는 용어 "선택적으로"는 어느 한 표면과의 표면 반응이 다른 표면보다 우선적으로 일어나는 것을 의미한다. 선택적 에피택시는 유전체 표면 상에서의 형성이 전혀 존재하지 않는 것을 의미하지는 않으며, 오히려 에피택시의 양이 유전체 표면의 관능화가 없었다면 형성되었을 양보다 실질적으로 적은 것을 의미한다.
일부 실시양태에서, 적어도 하나의 반도체 표면 상에서 층을 선택적으로 에피택셜 성장시키는 것은 에피택시 동안에 에천트 가스(etchant gas)를 제공하는 것을 포함할 수 있다. 에칭 가스의 혼입은 하나의 가능성일 뿐이며, 본 개시내용의 범주를 제한하는 것으로 여겨져서는 안 된다.
하나 이상의 실시양태에서, 선택성이 상실되는 역치 두께까지 에피택셜 층을 증착시킨다. 에피택시 층을 적어도 약 0.5 ㎚, 또는 약 1 ㎚, 또는 약 1.5 ㎚, 또는 약 2 ㎚의 두께까지 선택적으로 성장시킬 수도 있다.
일부 실시양태에서, 에피택셜 층을 실질적으로 반도체 표면 상에서만 성장시킨다. 본 명세서 및 첨부된 청구범위에 사용될 때, 이러한 방식으로 사용되는 용어 "실질적으로 ~만"은 유전체 표면의 면적의 약 20% 미만이 성장을 나타내는 것을 의미한다.
일부 실시양태에서, 에피택셜 층을 선택적으로 형성시키기 전에, 하나 이상의 차등화된 표적 표면 종결된 유전체 표면 또는 보호된 표면을 어닐링한다. 표면을 어닐링하는 것은 표면 종의 보다 균일한 분포를 제공하는 것을 도울 수 있고, 에피택시 프로세스의 선택성을 증가시키는 것을 도울 수 있다. 일부 실시양태에서, 어닐링은 어떠한 개선도 제공하지 않거나, 또는 단지 최소한의 개선을 제공한다.
일부 실시양태에서, 반도체 표면을 또한 반도체 전처리로 처리한다. 반도체 전처리의 사용은 반도체 표면 상의 종결부의 균일성을 증가시키는 것을 도울 수 있다. 이러한 반도체 전처리는 유전체 표면 전처리와 별개로 일어날 수 있거나, 또는 유전체 표면 전처리와 동시에 일어날 수 있다. 추가로, 반도체 표면 전처리에 사용되는 화학 종은 유전체 표면 전처리에 사용되는 화학 종과 동일하거나 상이할 수 있다.
하나 이상의 실시양태에서, 반도체 표면은 실리콘 함유 물질을 포함한다. 이와 관련하여 사용될 때, 용어 "실리콘 함유 물질"은 원자 기준으로 적어도 약 50% 실리콘을 포함하는 물질을 의미한다.
일부 실시양태에서, 기판은 유전체 표면과 상이한 적어도 하나의 제2 유전체 표면을 추가로 포함한다. 이것은 도 2에 제시되어 있으며, 하기에 보다 상세하게 기재되어 있다. 제2 유전체 표면을 또한 제2 표면 전처리에 노출시켜서, 제2 차등화된 표적 표면 종결 처리된 물질을 형성할 수 있다. 표면 전처리 및 제2 표면 전처리는 동일하거나 상이할 수 있다. 표면 전처리 및 제2 표면 전처리가 상이한 경우에, 전처리에의 노출은, 예를 들어 사용되는 특정 화학 종의 성질에 따라 실질적으로 동시에 또는 별개로 일어날 수 있다. 일부 실시양태에서, 표면 전처리는 적어도 하나의 반도체 표면에 비해 적어도 하나의 제2 유전체 표면 상에 차등화된 표적 표면을 형성시킨다. 하나 이상의 실시양태에서, 표면 전처리는 기판을 표면 전처리와는 상이한 제2 표면 전처리에 노출시키는 것을 추가로 포함한다. 제2 표면 전처리의 사용은 처리에 대한 복잡성 및 시간을 추가하며, 화학 반응이 모든 표면 상에 차등화된 표적 표면 종결부를 형성하기 위해 이러한 처리로부터 이득을 보는 경우에 일반적으로 유용할 뿐이다. 일부 실시양태에서, 표면 전처리 및 제2 표면 전처리는 상이하며, 기판에 동시에 노출된다.
도 2에 제시된 바와 같이, 본 개시내용의 추가의 실시양태에는 사용되는 개개의 표면 및 물질의 보다 상세한 식별과 함께 제공된다. 기재된 표면 물질 및 개개의 화학 종은 예시적일 뿐이며, 본 발명의 범위를 제한하는 것으로 여겨져서는 안 된다. 추가의 설명에 사용되는 표면은 도 2의 (a)에 제시되어 있으며, 실리콘 함유 반도체 표면 (130) (예를 들어, 실리콘 산화물 층) 및 적어도 하나의 유전체 층 (140) (예를 들어, 실리콘 질화물 층)을 갖는 실리콘 기판 (120)을 포함한다. 트렌치 (150)는 실리콘 산화물 층 및 실리콘 질화물 층 내로 절단되어 실리콘 기판 (120)의 최상부면 (121), 및 트렌치 (150)의 양측 상의 실리콘 산화물 측벽 (131) 및 실리콘 질화물 측벽 (141)을 노출시킨다. 따라서, 본 개시내용의 하나 이상의 실시양태는 에피택셜 필름 형성이 열역학적으로 트렌치 (150)의 양 측벽 상에서보다는 실리콘 기판 (120)의 표면 (121) 상에서 일어날 가능성이 높은 것을 보장하는 것을 돕는다.
본 개시내용의 하나 이상의 실시양태에 따르면, 처리 방법의 제1 부분은 SiO2/Si 웨이퍼가 특정한 유형의 전처리 프로세스 (HF-last 프로세스로도 지칭됨)에 노출되었을 것을 보장한다. 전처리 프로세스에의 노출은 실리콘 표면이 예를 들어 수소로 종결되고, 실리콘 산화물 표면이 예를 들어 충분한 히드록실 기 밀도로 종결되고, 질화물 표면이 예를 들어 충분한 NHx 기 밀도로 종결되는 것을 보장하는 것을 돕는다. 이는 도 2의 (b)에 제시되어 있다.
유전체 표면의 적합한 예는 실리콘 산화물 (SiO2), 실리콘 질화물 (SiN), 실리콘 탄질화물 (SiCN), 실리콘 산탄질화물 (SiCNO), 실리콘 붕질화물 (SiBN), 실리콘 붕탄질화물 (SiBCN), 붕소 질화물 (BN), 실리콘 산붕탄질화물 (SiBCNO), 실리콘 산질화물 (SiON) 및/또는 그의 조합을 포함하나, 이에 제한되지는 않는다. 일부 실시양태에서, 유전체 표면은 SiO2, SiN, SiCN, SiCNO, SiBN, SiBCN, BN, SiBCNO, SiNO 및 그의 조합으로 이루어진 군으로부터 선택된다. 통상의 기술자가 이해하는 바와 같이, 화학식은 화학량론적(stoichiometric)인 것을 의도하지는 않으며, 오히려 원자 조성을 나타내는 것을 의도한다.
기재된 전구체(precursor) 부류를 사용하여, 예를 들어 OH-종결된 표면, NHx-종결된 표면 또는 이들 둘 다 상에서의 성장을 억제할 수 있다. 일부 실시양태에서, n-알킬트리에톡시실란 (I)을 사용하여 OH-종결된 표면 상에서의 Si 에피택셜 증착을 억제할 수 있다. 예를 들어, n-프로필트리에톡시실란 (실온에서 2.14 Torr의 증기압을 갖는 액체)은 (실란화 반응에 의해) SiO2 상의 표면 히드록실과 반응하여, SiO 결합을 형성하고, 에탄올을 제거하고, 표면을 n-프로필 모이어티(moiety)로 관능화할 것이다. 도 2의 (c)는 트렌치의 측벽 상에서의 억제된 증착과 함께 트렌치 (150)의 최하부 상에 증착된 에피택셜 필름을 나타낸다. 측벽은 관능화된 또는 보호된 표면을 나타내며 특정 화학 종을 의미하지는 않는 -FUNC와 함께 제시되어 있다. 예를 들어, 표면을 알킬 기(여기서, n-프로필 기)로 보호하는 것은 Si 에피택셜 증착을 억제할 수 있다.
일부 실시양태에서, n-알킬트리클로로실란(n-alkyltrichlorosilane) (II)은 n-알킬트리에톡시실란 (I)과 동일한 후속 결과를 제공한다. 그러나, n-알킬트리클로로실란 (II)의 사용은 히드록실-종결된 SiO2와 반응시에 (에탄올 대신에) HCl의 제거를 야기한다.
본 개시내용의 하나 이상의 실시양태에서는, 선택적 에피택셜 Si 트렌치 충전 방법을 기술한다. 여기서는, 트리메틸실릴 기(trimethylsilyl groups)를 사용하여 측벽의 반응성 부위 (OH 또는 NH2)를 보호할 수 있다. 측벽의 반응성 부위의 이러한 보호 또는 관능화는 트렌치 최하부의 Si 상의 반응성 부위에서 에피택시에 대한 높은 선택성을 유발할 수 있다. 하기 종 (III)을 사용하여 측벽 상의 반응성 부위에 TMS 기를 전달할 있다.
여기서, X는 NR2, N3, 할라이드(halide), NCO, 또는 임의의 헤테로시클릭 고리(heterocylic ring) 중 하나 이상이다.
종 (III)의 구체적인 분자 예는 하기를 포함하나, 이에 제한되지는 않는다.
일부 실시양태에서, X= NR2, N3, 할라이드 또는 임의의 헤테로시클릭 고리인 경우에, OH에 대한 반응성이 신속하고, 히드록실 기로 구성된 표면을 충분히 포화시킨다. 트리메틸실릴 기를 NH2 기 (예를 들어, SiN 표면 상의 반응성 부위)에 전달하는 경우에는, 하기 반응식 1에 나타낸 바와 같이 NCO 기가 NH2 기와 반응할 수 있다.
<반응식 1>
여기서, *는 표면 NH2를 나타낸다.
본 개시내용의 또 다른 실시양태에서는, SiO2 및 SiN 표면 상에서 각각 발견되는 OH 및 NH2 기와 반응을 겪을 관능기를 함유하는 유기 분자가 사용된다. 예를 들어, 하기 분자 부류 (종 (IV) 및 종 (V))를 사용할 수 있다.
어떠한 특정한 작용 이론에 얽매이지는 않지만, 다음 반응식 2에 나타낸 바와 같이, 아실 할라이드(acyl halide)는 임의의 표면 히드록실 기와 반응할 수 있는 것으로 여겨진다.
<반응식 2>
이소시아네이트(isocyanate)는 표면에 관능기로서 전달되는 분자가 유기 분자인 것을 제외하고는, 반응식 1에 기재된 방식과 유사한 방식으로 반응할 수 있다.
또한, 디알킬 실리콘 전구체 (VI)가 Si-OH 종결된 물질 또는 Si-NH2 기 상에서의 선택적 성장을 위해 사용될 수 있다.
온도 <400℃에서의 이들 표면과 이들 전구체의 반응은, 측벽의 에지로서 Si-O-Si(Me)2-O-Si 또는 Si-NH(Si)-Si(Me)2-NH(Si)-Si를 유도할 수 있다. 이는 하기 반응식 3 및 4에 제시되어 있다.
<반응식 3>
<반응식 4>
2개의 Si(CH3)2 사이가 보다 장쇄(longer chain)인 물질, 예컨대 하기 물질을 또한 사용할 수 있다.
또한, 어떠한 특정한 작용 이론에 얽매이지는 않지만, 상기는 떨어져 있는 Si-OH 또는 Si-NH가 반응하여 연결된 쇄를 형성하도록 할 수 있는 것으로 여겨진다. 이는 측벽의 장쇄를 부동화시키고, 에피택셜 필름의 성장을 방해하지 않을 수 있다. 에피택셜 프로세스를 위한 열적 부담이 상당한 분해(decomposition)를 초래하지 않는 한, 이들 실리콘 원자 상의 메틸기 이외에도, 보다 장쇄인 탄소 물질을 사용할 수 있다.
Si-NH2 종결된 표면의 경우에는, 하기 종 (VIII)과 같은 무수물(anhydrides)을 사용할 수 있다.
상기는 아미드 결합의 반응을 허용하여, 아세트산을 제거하고, 추가의 반응으로부터 질화물 표면을 보호할 수 있다. 하기 나타낸 바와 같은 유기 카르보네이트를 또한 사용할 수 있다.
추가로, 알킬 스페이서에 의해 분리된 X 및 Y 반응성 모이어티로 이루어진 이관능성 전구체(종 (IX))를 사용하여 분자 캡핑을 제공할 수 있으며, 여기서 X 및 Y 모이어티 둘 다는 OH- 및/또는 NHx 관능기와 반응하여 각각 X' 및 Y' 연결을 제공한다. X 및 Y는 상기 논의된 임의의 관능기일 수 있으며, 알킬 스페이서 길이 n은 이상적인 캡핑 (반응성 부위 밀도를 기준으로 함)을 달성하기 위해 달라질 수 있다.
가변 길이의 알킬 스페이서를 갖는 이관능성 전구체를 도 3에 나타낸다.
일부 실시양태에서, 절연체/유전체의 부동화는 증착 공정 동안에 임의의 수의 시점에서 일어날 수 있다. 일부 실시양태에서, 관능화 (부동화 또는 보호로도 지칭됨)가 에피택셜 증착 전에 일어날 수 있다. 일부 실시양태에서, 관능화는 에피택셜 증착 동안에 연속적으로 수행된다. 일부 실시양태에서, 관능화는 표면 부동화를 주기적으로 리프레시하기 위해 짧은 증착 사이클 전에 수행된다.
일부 실시양태에서는, 염소 함유 원자를 사용하여 SiO2/Si3N4 표면을 예비코팅/노출시키는 것이 유익할 수 있다. 적합한 염소 함유 화합물은 HCl, Cl2, Si2Cl6, CH3SiCl3, CH3SiCl2H, (CH3)2SiCl2, (CH3)3SiCl, GeCl4, BCl3, PCl3/PCl5 또는 그의 조합을 포함하나, 이에 제한되지는 않는다.
추가로, 일부 실시양태에서, 증착 온도를 충분히 낮게 유지하는 것은 절연체 상에서 다결정의 필름보다는 비정질 필름의 핵형성을 산출할 수 있다. 매우 작고 불안정한 핵들을, 그 핵들이 보다 안정한 다결정립으로 성장할 수 있기 전에 주기적으로 추가로 (선택적으로) 에칭하는 것은, 상기를 방지할 수 있다. 온도를 충분히 낮게 유지하여 선택성 상실을 방지하는 것은, 배치 로(batch furnace)에서 웨이퍼 (50-100 피스)의 병렬 처리를 포함할 것이다. 일부 실시양태에서, 새롭고 실리콘이 풍부한 질화물을 공기 (O2)에 노출시켜, 현수 Si 결합(dangling Si bonds)의 산화를 허용하여 그 부위 상에서의 증착 (선택성의 상실)을 방지한다.
상기는 본 발명의 실시양태에 관한 것이지만, 본 개시내용의 기본 범주로부터 일탈하지 않고 본 개시내용의 다른 추가의 실시양태를 고안할 수 있으며, 본 개시내용의 범주는 하기 청구범위에 의해 결정된다.
Claims (15)
- 적어도 하나의 반도체 표면 및 적어도 하나의 유전체 표면을 갖는 기판을 표면 전처리에 노출시켜서, 모든 표면 상에 차등화된 표적 표면 종결부를 형성시키는 단계;
상기 차등화된 표적 표면 종결부를, 상기 적어도 하나의 유전체 표면과 선택적으로 반응하는 화합물에 노출시켜서, 하나 이상의 화학적 보호기로 종결된 유전체 표면을 생성시키는 단계; 및
상기 적어도 하나의 반도체 표면 상에서 층을 선택적으로 에피택셜 성장시키는 단계
를 포함하는 처리 방법. - 제1항에 있어서, 에피택셜 층을 선택적으로 형성시키는 단계 전에, 상기 기판을 어닐링하는 단계를 추가로 포함하는 처리 방법.
- 제1항에 있어서, 상기 반도체 표면이 실리콘을 포함하는, 처리 방법.
- 제1항에 있어서, 상기 표면 전처리가 상기 표면을 제1 전처리, 및 상기 제1 전처리와는 상이한 제2 전처리에 노출시켜서, 상기 차등화된 표적 표면 종결부를 형성시키는 것을 포함하는, 처리 방법.
- 제4항에 있어서, 상기 제2 전처리가 상기 제1 전처리에 의해 생성된 표적 표면 종결부를 실질적으로 변경시키지 않는, 처리 방법.
- 제1항에 있어서, 상기 반도체 표면이 실리콘 함유 물질을 포함하는, 처리 방법.
- 제1항에 있어서, 상기 유전체 표면이 SiO2, SiN, SiCN, SiCNO, SiBN, SiBCN, BN, SiBCNO, SiNO 및 그의 조합으로 이루어진 군으로부터 선택되는, 처리 방법.
- 제1항에 있어서, 상기 적어도 하나의 반도체 표면 상에서 층을 선택적으로 에피택셜 성장시키는 단계는, 에피택시 동안에 에천트 가스를 제공하는 단계를 추가로 포함하는, 처리 방법.
- 제1항에 있어서, 전처리 후에, 상기 적어도 하나의 반도체 표면의 표면 종결부가 상기 적어도 하나의 유전체 표면의 표면 종결부와 상이한, 처리 방법.
- 제1항에 있어서, 상기 기판이 상기 유전체 표면과 상이한 적어도 하나의 제2 유전체 표면을 추가로 포함하는, 처리 방법.
- 제1항에 있어서, 에피택셜 층은 실질적으로 상기 반도체 표면 상에서만 성장하는, 처리 방법.
- 적어도 하나의 실리콘 함유 반도체 표면 및 적어도 하나의 유전체 표면을 갖는 기판을 표면 전처리에 노출시켜서, 모든 표면 상에 차등화된 표적 표면 종결부를 형성시키는 단계;
상기 차등화된 표적 표면 종결부를, 실질적으로 상기 적어도 하나의 유전체 표면과만 선택적으로 반응하는 화합물에 노출시켜서, 하나 이상의 화학적 보호기로 종결된 유전체 표면을 생성시키는 단계; 및
실질적으로 상기 적어도 하나의 실리콘 함유 반도체 표면 상에서만 층을 선택적으로 에피택셜 성장시키는 단계
를 포함하는 처리 방법. - 제12항에 있어서, 에피택셜 층을 선택적으로 형성시키는 단계 전에, 상기 기판을 어닐링하는 단계를 추가로 포함하는 처리 방법.
- 제12항에 있어서, 상기 표면 전처리가 상기 표면을 제1 전처리, 및 상기 제1 전처리와는 상이한 제2 전처리에 노출시켜서, 상기 차등화된 표적 표면 종결부를 형성시키는 것을 포함하는, 처리 방법.
- 기판을 처리 챔버 내에 배치하는 단계 - 상기 기판은 적어도 하나의 실리콘 함유 반도체 표면 및 상기 반도체 표면 위의 적어도 하나의 유전체 표면을 갖고, 상기 기판은 상기 적어도 하나의 유전체 표면에 형성된 트렌치를 포함하고, 상기 트렌치는 상기 유전체 표면 내에 측벽을 갖고 상기 실리콘 함유 반도체 표면의 최상부면을 노출시키고, 상기 유전체 표면은 SiO2, SiN, SiCN, SiCNO, SiBN, SiBCN, BN, SiBCNO, SiNO 및 그의 조합으로 이루어진 군으로부터 선택됨 - ;
상기 기판을 적어도 하나의 표면 전처리에 노출시켜서, 상기 적어도 하나의 실리콘 함유 반도체 표면의 표면 종결부가 상기 적어도 하나의 유전체 표면의 표면 종결부와 상이하도록 차등화된 표적 표면 종결부를 형성시키는 단계;
상기 차등화된 표적 표면 종결부를, 실질적으로 상기 적어도 하나의 유전체 표면과만 선택적으로 반응하는 화합물에 노출시켜서, 하나 이상의 화학적 보호기로 종결된 유전체 표면을 생성시키는 단계;
임의로(optionally), 상기 기판을 어닐링하는 단계; 및
실질적으로 상기 적어도 하나의 실리콘 함유 반도체 표면 상에서만, 선택성이 상실되는 역치 두께까지 층을 선택적으로 에피택셜 성장시키는 단계
를 포함하는 처리 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201461986850P | 2014-04-30 | 2014-04-30 | |
| US61/986,850 | 2014-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150126784A true KR20150126784A (ko) | 2015-11-13 |
| KR102391948B1 KR102391948B1 (ko) | 2022-04-28 |
Family
ID=54409305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150061627A KR102391948B1 (ko) | 2014-04-30 | 2015-04-30 | 선택적 에피택셜 실리콘 트렌치 충전 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102391948B1 (ko) |
| CN (1) | CN105019019B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190095325A (ko) * | 2017-01-05 | 2019-08-14 | 어플라이드 머티어리얼스, 인코포레이티드 | 선택적 에피택시를 위한 방법 및 장치 |
| CN110211869A (zh) * | 2019-05-28 | 2019-09-06 | 北京大学 | 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015591A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法・半導体装置 |
| KR20010066384A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 선택적 에피택셜 성장 공정을 이용한 반도체 장치의제조방법 |
| KR20020078677A (ko) * | 2001-04-07 | 2002-10-19 | 삼성전자 주식회사 | 선택적 결정 성장을 이용한 반도체 장치 제조 방법 |
| JP2009512997A (ja) * | 2005-08-30 | 2009-03-26 | 東京エレクトロン株式会社 | Ｓｉ含有膜の選択的堆積のための断続的堆積処理方法 |
| US20090091002A1 (en) * | 2007-07-26 | 2009-04-09 | Chantal Arena | Methods for producing improved epitaxial materials |
| US20090098343A1 (en) * | 2007-07-26 | 2009-04-16 | Chantal Arena | Epitaxial methods and templates grown by the methods |
| KR20130005262A (ko) * | 2010-02-17 | 2013-01-15 | 에이에스엠 아메리카, 인코포레이티드 | 증착으로부터 반응성 부위의 비활성화 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0920980A (ja) * | 1995-07-04 | 1997-01-21 | Mitsubishi Materials Corp | 白金膜の製造方法 |
| US7125815B2 (en) * | 2003-07-07 | 2006-10-24 | Micron Technology, Inc. | Methods of forming a phosphorous doped silicon dioxide comprising layer |
| WO2007025565A1 (en) * | 2005-09-01 | 2007-03-08 | Freescale Semiconductor, Inc. | Semiconductor device including a coupled dielectric layer and metal layer, method of fabrication thereof, and material for coupling a dielectric layer and a metal layer in a semiconductor device |
| CN100446194C (zh) * | 2005-11-30 | 2008-12-24 | 中国科学院半导体研究所 | 半导体硅衬底上氧化铝介电薄膜硅离子注入腐蚀方法 |
| US20100133654A1 (en) * | 2007-06-25 | 2010-06-03 | Hee Han | Method for manufacturing capacitor of semiconductor |
| US20110084308A1 (en) * | 2007-08-08 | 2011-04-14 | Ter-Hoe Loh | Semiconductor arrangement and a method for manufacturing the same |
| CN103205806B (zh) * | 2012-01-11 | 2015-10-28 | 中国科学院微电子研究所 | 一种单晶立方形氮化碳薄膜的制备方法 |
-
2015
- 2015-04-29 CN CN201510212599.XA patent/CN105019019B/zh active Active
- 2015-04-30 KR KR1020150061627A patent/KR102391948B1/ko active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015591A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法・半導体装置 |
| KR20010066384A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 선택적 에피택셜 성장 공정을 이용한 반도체 장치의제조방법 |
| KR20020078677A (ko) * | 2001-04-07 | 2002-10-19 | 삼성전자 주식회사 | 선택적 결정 성장을 이용한 반도체 장치 제조 방법 |
| JP2009512997A (ja) * | 2005-08-30 | 2009-03-26 | 東京エレクトロン株式会社 | Ｓｉ含有膜の選択的堆積のための断続的堆積処理方法 |
| US20090091002A1 (en) * | 2007-07-26 | 2009-04-09 | Chantal Arena | Methods for producing improved epitaxial materials |
| US20090098343A1 (en) * | 2007-07-26 | 2009-04-16 | Chantal Arena | Epitaxial methods and templates grown by the methods |
| KR20130005262A (ko) * | 2010-02-17 | 2013-01-15 | 에이에스엠 아메리카, 인코포레이티드 | 증착으로부터 반응성 부위의 비활성화 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190095325A (ko) * | 2017-01-05 | 2019-08-14 | 어플라이드 머티어리얼스, 인코포레이티드 | 선택적 에피택시를 위한 방법 및 장치 |
| CN110211869A (zh) * | 2019-05-28 | 2019-09-06 | 北京大学 | 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105019019A (zh) | 2015-11-04 |
| CN105019019B (zh) | 2019-04-19 |
| KR102391948B1 (ko) | 2022-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101630748B1 (ko) | 박막의 형성 방법 및 성막 장치 | |
| US10460932B2 (en) | Semiconductor device with amorphous silicon filled gaps and methods for forming | |
| US8093154B2 (en) | Etchant treatment processes for substrate surfaces and chamber surfaces | |
| JP2020205429A (ja) | 表面ブロッキング化学作用を用いた薄膜誘電体の選択的堆積 | |
| KR102480359B1 (ko) | 선택적 에피택시를 위한 방법 및 장치 | |
| US9691609B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
| CN106920737B (zh) | 半导体器件的制造方法及衬底处理装置 | |
| KR20160010290A (ko) | 보이드들의 감소된 발생을 갖는 실리콘- 충전된 개구부들을 형성하는 방법 | |
| KR20130139844A (ko) | Si-함유 재료 및 치환적으로 도핑된 결정성 si-함유 재료의 선택적 에피택시 | |
| CN107180749B (zh) | 半导体器件的制造方法、衬底处理装置及气体供给系统 | |
| CN107026077B (zh) | 半导体器件的制造方法及衬底处理装置 | |
| KR20170113273A (ko) | 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체 | |
| KR102391948B1 (ko) | 선택적 에피택셜 실리콘 트렌치 충전 방법 | |
| JP5854112B2 (ja) | 薄膜の形成方法及び成膜装置 | |
| TW201835375A (zh) | 含Ｓｉ膜之成膜方法 | |
| KR20070108212A (ko) | 기판 표면 및 챔버 표면을 위한 식각액 처리 공정 | |
| WO2018111628A1 (en) | Methods for silicide formation | |
| US20240222114A1 (en) | Method of forming a conformal and continuous crystalline silicon nanosheet with improved electrical properties at low doping levels | |
| WO2024145172A1 (en) | Method of forming a conformal and continuous crystalline silicon nanosheet with improved electrical properties at low doping levels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |