CN115579280B - 一种利用多层二维晶体掩膜制备氮化镓单晶衬底的方法 - Google Patents

一种利用多层二维晶体掩膜制备氮化镓单晶衬底的方法 Download PDF

Info

Publication number
CN115579280B
CN115579280B CN202211239724.2A CN202211239724A CN115579280B CN 115579280 B CN115579280 B CN 115579280B CN 202211239724 A CN202211239724 A CN 202211239724A CN 115579280 B CN115579280 B CN 115579280B
Authority
CN
China
Prior art keywords
gan
layer
thick film
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211239724.2A
Other languages
English (en)
Other versions
CN115579280A (zh
Inventor
王新强
刘放
刘强
郭昱成
吴洁君
于彤军
沈波
张国义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Publication of CN115579280A publication Critical patent/CN115579280A/zh
Application granted granted Critical
Publication of CN115579280B publication Critical patent/CN115579280B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种利用多层二维晶体掩膜制备氮化镓单晶衬底的方法。本发明利用层状结构的二维晶体分离层和厚膜分离层结合原位刻蚀和高温退火等方法制备低位错密度的GaN厚膜，二维晶体分离层和厚膜分离层作为二维晶体掩膜能够防止在GaN厚膜中引入热失配应力，提高GaN单晶衬底的晶体质量，位错密度低，且具有良好的尺寸扩展能力；基板能够重复利用，工艺简单，节能环保；利用多层二维晶体掩膜实现多块GaN单晶衬底的单次原位制备与分离，能够提高产率并降低生产成本。

Description

一种利用多层二维晶体掩膜制备氮化镓单晶衬底的方法
技术领域
本发明涉及氮化镓单晶衬底的制备技术，具体涉及一种利用多层二维晶体掩膜技术制备低位错密度GaN单晶衬底的方法。
背景技术
以纤锌矿结构氮化物半导体为材料基础的发光二极管(LEDs)、高电子迁移率晶体管(HEMTs)、激光二极管(LDs)等电子及光电子器件在固态照明、新型显示、射频通讯和感知探测等领域具有广阔的应用市场和巨大的产业产值。氮化物半导体器件的器件性能依赖于衬底选择，相比于蓝宝石(Al2O3)等异质衬底，采用氮化镓(GaN)单晶衬底可以避免衬底与外延结构的晶格与热膨胀系数失配问题，将外延结构(器件结构)的位错密度从108-1010cm-2量级降至106-107cm-2量级，提升光电器件功率密度及寿命、电子器件功率密度及击穿场强等核心参数2个量级以上。
目前，国内外主要采用氢化物气相外延(HVPE)技术在Al2O3衬底上制备GaN单晶厚膜，分离Al2O3衬底和GaN单晶厚度以得到自支撑的GaN单晶衬底，代表企业为美国Cree、日本住友、苏州纳维和东莞中镓等。由于GaN与Al2O3衬底间存在超过10％的晶格失配与超过30％的热膨胀系数失配，导致GaN单晶厚膜中存在超过5×106cm-2的位错密度，进而限制了GaN单晶衬底的晶体质量及后端同质外延GaN基器件性能。HVPE法GaN单晶衬底制备工艺中通常采用的低温缓冲层技术、氧化硅掩膜技术、周期性生长技术等，难于在106cm-2量级的基础上进一步降低GaN单晶厚膜中的位错密度。因此，需要开发新型技术方案以降低HVPE法GaN单晶衬底中的位错密度、提高产率并降低生产成本，满足大功率GaN基LD、高可靠性GaN基HEMT对低位错密度GaN单晶衬底的需求。
发明内容
针对以上现有技术中存在的问题，本发明提出了一种利用多层二维晶体掩膜技术制备低位错密度GaN单晶衬底的方法，利用多层二维晶体掩膜结合原位刻蚀和高温退火等方法制备低位错密度的GaN厚膜，利用多层二维晶体掩膜实现多块GaN单晶衬底的单次原位制备与分离，高质量、低成本、高产率地实现GaN单晶衬底。
本发明的利用多层二维晶体掩膜技术制备低位错密度GaN单晶衬底的方法，包括以下步骤：
1)制备底层氮化物模板：
a)提供具有单晶纤锌矿结构的氮化物的基板；
b)将基板置于氢化物气相沉积系统中沉积层状结构的二维晶体分离层，层状结构的二维晶体分离层中层与层间采用范德华力连接，范德华力的作用强度小于氮化物中层与层间的共价键强度，在外力作用下层状结构的二维晶体分离层比为氮化物的基板更容易实现层与层之间的分离；
c)采用氯化氢气体在氢化物气相沉积系统中原位活化二维晶体分离层，通过氯化氢气体和二维晶体分离层的化学反应，在二维晶体分离层的表面形成悬挂键，作为氮化物成核位点，二维晶体分离层和基板组成的氮化物模板；
2)制备中间氮化物功能层：
a)原位沉积单晶纤锌矿结构的GaN薄膜，通过控制氮源和金属源的流量，控制GaN薄膜的沉积速率，GaN薄膜的位错密度为5×108cm-2～5×109cm-2；
b)采用氯化氢和氢气的混合气体在氢化物气相沉积系统中原位刻蚀GaN薄膜，GaN薄膜中位错处化学活性高，GaN薄膜的位错处与氯化氢气体反应，在GaN薄膜的位错处形成六棱锥形刻蚀坑；
c)在已经形成有六棱锥形刻蚀坑的GaN薄膜上利用氢化物气相沉积系统原位沉积单晶纤锌矿结构的GaN厚膜，通过控制氮源和金属源的流量控制沉积速率，通过调节V/III比的方式改变GaN厚膜的纵向和横向生长速度，使得部分六棱锥形刻蚀坑对应的位错在GaN厚膜生长过程中被湮灭，导致GaN厚膜的位错密度降至1×106cm-2以下，一层GaN薄膜与一层GaN厚膜组成子复合结构；
d)在GaN厚膜上利用氢化物气相沉积系统原位沉积层状结构的厚膜分离层，厚膜分离层为二维晶体掩膜，采用氯化氢气体在氢化物气相沉积系统中原位活化厚膜分离层；
e)重复2)的a)～d)步骤n次后，n为≥1的正整数，重复2)的a)和c)步骤一次，得到形成在氮化物模板上的(n+2)个子复合结构与(n+1)个厚膜分离层交叠组成的复合结构，称为中间氮化物功能层；
3)提升中间氮化物功能层的质量：
a)将具有中间氮化物功能层的氮化物模板的上下表面采用氢化物气相沉积系统沉积石墨烯薄膜，石墨烯薄膜为非二维晶体掩膜，在上下两层石墨烯薄膜的外表面分别再沉积单晶纤锌矿结构AlN薄膜作为上下盖层；
b)将具有上下盖层的中间氮化物功能层和氮化物模板置于反应釜中进行高温高压退火处理，高温高压处理导致GaN厚膜中的原子晶格进行重构，晶格重构趋向于形成低位错密度的退火GaN厚膜，位错密度低于5×105cm-2；
c)采用激光刻蚀技术刻蚀除去上下盖层内的石墨烯薄膜，由于可见光激光和红外光激光的波长对应的光子能量小于GaN和AlN的禁带宽度且大于石墨烯的禁带宽度，使得可见光激光和红外光激光仅被石墨烯薄膜吸收，导致石墨烯薄膜温度升高后自分解，实现作为上下盖层的AlN薄膜与中间氮化物功能层和氮化物模板的分离；
4)分离得到GaN单晶衬底：
a)将中间氮化物功能层和氮化物模板置于清洗溶液中，加热并静置，待清洗溶液中的氢氧根离子与二维晶体分离层以及中间氮化物功能层的厚膜分离层充分反应，破坏二维晶体分离层和厚膜分离层的层间范德华力连接，实现中间氮化物功能层与基板的分离以及n+2个GaN薄膜和GaN厚膜组成的子复合结构的逐个分离，得到n+2个位错密度低于5×105cm-2的GaN单晶衬底即子复合结构和可重复使用的基板；
5)超声处理除去GaN单晶衬底表面的二维晶体分离层或厚膜分离层残留后，将GaN单晶衬底置于退火炉中，除去清洗溶液处理过程中在GaN单晶衬底表面形成的氧化层。
其中，在步骤1)的a)中，基板为厚度大于300μm的单晶GaN衬底，或者具有100nm～2000nm厚单晶GaN薄膜的单晶衬底组成，单晶衬底为蓝宝石、硅、碳化硅、氮化铝、氧化镓和金刚石中的一种，厚度大于300μm。
在步骤1)的b)中，二维晶体分离层采用单晶h-BN薄膜、二硫化钼或石墨烯；厚度为5～20nm。
在步骤1)的c)中，氯化氢气体的流量范围为10sccm～1000sccm，温度高于100℃。
在步骤2)的a)中，GaN薄膜的厚度为1～5μm，沉积温度为1000℃～1200℃；NH3作为氮源，镓金属和氯化氢气体形成的气态金属氯化物作为金属源，流量控制沉积速率为5nm/min～500nm/min。
在步骤2)的b)中，原位刻蚀GaN薄膜的处理温度为800℃～1150℃；六棱锥形刻蚀坑的深度大于5nm，棱长大于20nm；混合气体中氯化氢和氢气的摩尔比大于1。
在步骤2)的c)中，GaN厚膜的厚度为300μm～1000μm，沉积温度为1000℃～1200℃，通过控制氮源和金属源的流量控制沉积速率为5nm/min～500nm/min，V/III比为氮源与金属源的摩尔比，氮源采用气态的氨气，为V族源；金属源采用气态的金属氯化物，为III族源；相同生长温度下，增加V/III比，增大GaN厚膜的纵向生长速率与横向生长速率的比值，即纵向生长占优；相同生长温度下，减少V/III比，减少GaN厚膜的纵向生长速率与横向生长速率的比值，即横向生长占优。
在步骤2)的d)中，厚膜分离层采用单晶h-BN薄膜、二硫化钼或石墨烯；厚膜分离层的厚度为30nm～300nm，沉积温度为1000℃～1200℃，第一厚膜分离层为二硫化钼或石墨烯；氮源和金属源的流量控制沉积速率为5nm/min～500nm/min；原位活化厚膜分离层的处理温度为800℃～1150℃；GaN薄膜的厚度为1μm～5μm，位错密度为5×108cm-2～5×109cm-2的单晶纤锌矿结构。
在步骤3)的a)中，石墨烯薄膜的厚度为5～20nm，上下盖层的厚度为500～1000nm，石墨烯薄膜的沉积温度为900℃～1200℃，沉积速率低于1nm/min。
在步骤3)的b)中，高温高压退火处理过程中，反应釜的处理温度高于1300℃；反应釜中进行填充气体为氮气、氨气或氮气和氢气的混合气体，反应釜压力为1～5atm，处理时间为2～20小时。
在步骤3)的c)中，激光刻蚀技术采用可见光激光刻蚀技术或红外光激光刻蚀技术；可见光激光波长为400～760nm，对应禁带宽度1.6～3.1eV，大于石墨烯的禁带宽度(0eV)且小于GaN的禁带宽度(3.4eV)和AlN的禁带宽度(6.2eV)，GaN和AlN对可见光激光无明显吸收且石墨烯对可见光激光具有明显吸收；红外激光的波长大于760nm，对应的光子能量小于1.6eV，GaN和AlN对红外光激光无明显吸收且石墨烯对红外光激光具有明显吸收。通过在10mW～1000mW区间控制激光的功率，使得仅除去上下盖层中的石墨烯薄膜。
在步骤4)的a)中，将中间氮化物功能和氮化物模板置于清洗溶液中，加热至80℃至100℃静置1～10小时；清洗溶液采用去离子水、氢氧化钾溶液、氢氧化钠溶液或硫酸铵溶液；
在步骤4)的b)中，将GaN单晶衬底置于退火炉中，在300℃～600℃温度区间、常压、氢气氛围下热处理30～120分钟；氧化层的厚度为0.5nm～3nm。
本发明的优点：
利用多层二维晶体掩膜结合原位刻蚀和高温退火等方法制备低位错密度的GaN厚膜，多层二维晶体掩膜能够防止在GaN厚膜中引入热失配应力，提高GaN单晶衬底的晶体质量，且具有良好的尺寸扩展能力；基板能够重复利用，工艺简单，节能环保；利用多层二维晶体掩膜实现多块GaN单晶衬底的单次原位制备与分离，能够提高产率、降低生产成本。
附图说明
图1为根据本发明的利用多层二维晶体掩膜技术制备低位错密度GaN单晶衬底的一个实施例得到的氮化物模板的剖面图；
图2为根据本发明的利用多层二维晶体掩膜技术制备低位错密度GaN单晶衬底的一个实施例得到的氮化物模板上制备的中间氮化物功能层的剖面图；
图3为根据本发明的利用多层二维晶体掩膜技术制备低位错密度GaN单晶衬底的一个实施例得到的具有石墨烯薄膜和上下盖层的中间氮化物功能层的剖面图；
图4为根据本发明的利用多层二维晶体掩膜技术制备低位错密度GaN单晶衬底的一个实施例得到的3个GaN单晶衬底过程的剖面图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
本实施例的利用多层二维晶体掩膜技术制备低位错密度GaN单晶衬底的方法，包括以下步骤：
1)制备底层氮化物模板：
a)提供300μm厚的具有单晶纤锌矿结构的GaN基板1；
b)将GaN基板置于氢化物气相沉积系统中原位沉积10nm厚的层状结构单晶的h-BN薄膜作为二维晶体分离层2，层状结构单晶h-BN薄膜为二维晶体掩膜，层与层间采用范德华力连接，范德华力的作用强度约为氮化物中层与层间的共价键强度的百分之一，在外力作用下层状结构单晶h-BN薄膜比为氮化物的GaN基板更容易实现层与层之间的分离；
c)在氢化物气相沉积系统中通过氯化氢气体和h-BN的化学反应原位活化二维晶体分离层，温度高于100℃，在二维晶体分离层的表面形成悬挂键，作为氮化物成核位点，二维晶体分离层和GaN基板组成氮化物模板，如图1所示；
2)制备中间氮化物功能层：
a)利用氢化物气相沉积系统，通过控制氮源和金属源的流量，控制GaN薄膜的沉积速率为100nm/min，在二维晶体分离层上在1050℃原位沉积3μm厚的单晶纤锌矿结构的GaN薄膜3，GaN薄膜的位错密度为1×109cm-2；
b)采用氯化氢和氢气的混合气体在氢化物气相沉积系统中原位刻蚀GaN薄膜，处理温度为1050℃，混合气体中氯化氢和氢气的摩尔比在1.5～2区间，由于GaN薄膜中位错处化学活性高，与氯化氢反应，在位错处形成深度为大于20nm、棱长大于20nm的六棱锥形刻蚀坑；
c)在已经形成有六棱锥形刻蚀坑的GaN薄膜上利用氢化物气相沉积系统原位沉积500μm单晶纤锌矿结构的GaN厚膜4，控制生长温度为1080℃，通过控制氮源和金属源的流量控制沉积速率为15nm/min，通过调节V/III比的方式改变GaN厚膜的纵向和横向生长速度小于1/10，使得部分六棱锥形刻蚀坑对应的位错在GaN厚膜生长过程中被湮灭，导致500μm厚GaN厚膜4的位错密度降至9×105cm-2左右，一层GaN薄膜和一层GaN厚膜组成子复合结构；
d)在GaN厚膜上利用氢化物气相沉积系统原位沉积层状结构单晶h-BN薄膜作为厚膜分离层5，厚膜分离层的厚度为50nm，沉积温度为1100℃，厚膜分离层为二维晶体掩膜，采用氯化氢气体在氢化物气相沉积系统中在1050℃下原位活化厚膜分离层；
e)重复2)的a)～d)步骤1次后，重复2)的a)和c)步骤1次，得到GaN基板上的3个GaN薄膜3和GaN厚膜4构成的子复合结构与2个由厚膜分离层5交叠组成的复合结构，称为中间氮化物功能层，如图2所示；
3)提升中间氮化物功能层的质量：
a)将具有中间氮化物功能层的GaN基板的上下表面采用氢化物气相沉积系统沉积石墨烯薄膜11，石墨烯薄膜为非二维晶体掩膜，在上下两层石墨烯薄膜的外表面分别再沉积单晶纤锌矿结构AlN薄膜作为上盖层13和下盖层14，其中石墨烯的厚度为10nm，沉积温度为1050℃，沉积速率为0.5nm/min，上下盖层的厚度均为800nm，沉积温度为1100℃，如图3所示；
b)将具有上下盖层的具有中间氮化物功能层的GaN基板置于反应釜中进行高温高压退火处理，反应釜填充气体为氮气，反应釜压力为3atm，处理时间为10小时，温度为1400℃，高温高压处理导致GaN厚膜中的原子晶格进行重构，晶格重构趋向于形成低位错密度的退火GaN厚膜，位错密度降至2×105cm-2；
c)采用可见光激光刻蚀技术刻蚀除去上下盖层中的石墨烯薄膜，由于532nm的可见光激光的光子能量小于GaN和AlN的禁带宽度且大于石墨烯的禁带宽度，控制激光功率低于80mW，使得可见光激光仅被石墨烯薄膜吸收，导致石墨烯薄膜温度升高后自分解，这里采用波长为532nm的可见光激光正面入射，除去上盖层一侧的石墨烯，采用波长为532nm的可见光激光背面入射，除去下盖层一侧的石墨烯薄膜，实现作为上下盖层的AlN薄膜与中间氮化物功能层和氮化物模板的分离；
4)分离得到GaN单晶衬底：
a)将中间氮化物功能层和氮化物模板置于去离子水中，加热并静置，待去离子水中的氢氧根离子和二维晶体分离层以及中间氮化物功能层的厚膜分离层中的h-BN充分反应，破坏h-BN的层间范德华力连接，实现3个GaN薄膜与GaN厚膜组成的子复合结构与GaN基板的逐个分离，得到3个位错密度为2×105cm-2的GaN单晶衬底即子复合结构和可重复使用的GaN基板，如图4所示；
b)超声处理除去GaN单晶衬底表面的h-BN残留后，将GaN单晶衬底置于退火炉中，400℃、常压、氢气氛围，处理40分钟，除去去离子水处理过程中在GaN单晶衬底表面形成的氧化层。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种利用多层二维晶体掩膜技术制备低位错密度GaN单晶衬底的方法，其特征在于，所述方法包括以下步骤：
1)制备底层氮化物模板：
a)提供具有单晶纤锌矿结构的氮化物的基板；
b)将基板置于氢化物气相沉积系统中沉积层状结构的二维晶体分离层，层状结构的二维晶体分离层中层与层间采用范德华力连接，范德华力的作用强度小于氮化物中层与层间的共价键强度，在外力作用下层状结构的二维晶体分离层比为氮化物的基板更容易实现层与层之间的分离；二维晶体分离层采用单晶h-BN薄膜、二硫化钼薄膜或石墨烯薄膜；
c)采用氯化氢气体在氢化物气相沉积系统中原位活化二维晶体分离层，通过氯化氢气体和二维晶体分离层的化学反应，在二维晶体分离层的表面形成悬挂键，作为氮化物成核位点，二维晶体分离层和基板组成的氮化物模板；
2)制备中间氮化物功能层：
a)原位沉积单晶纤锌矿结构的GaN薄膜，通过控制氮源和金属源的流量，控制GaN薄膜的沉积速率，GaN薄膜的位错密度为5×108cm-2～5×109cm-2；
b)采用氯化氢和氢气的混合气体在氢化物气相沉积系统中原位刻蚀GaN薄膜，GaN薄膜中位错处化学活性高，GaN薄膜的位错处与氯化氢气体反应，在GaN薄膜的位错处形成六棱锥形刻蚀坑；
c)在已经形成有六棱锥形刻蚀坑的GaN薄膜上利用氢化物气相沉积系统原位沉积单晶纤锌矿结构的GaN厚膜，通过控制氮源和金属源的流量控制沉积速率，通过调节V/III比的方式改变GaN厚膜的纵向和横向生长速度，使得部分六棱锥形刻蚀坑对应的位错在GaN厚膜生长过程中被湮灭，导致GaN厚膜的位错密度降至1×106cm-2以下，一层GaN薄膜与一层GaN厚膜组成子复合结构；
d)在GaN厚膜上利用氢化物气相沉积系统原位沉积层状结构的厚膜分离层，厚膜分离层为二维晶体掩膜，采用氯化氢气体在氢化物气相沉积系统中原位活化厚膜分离层；厚膜分离层的材料为二硫化钼或石墨烯；
e)重复2)的a)～d)步骤n次后，n为≥1的正整数，重复2)的a)和c)步骤一次，得到形成在氮化物模板上的(n+2)个子复合结构与(n+1)个厚膜分离层交叠组成的复合结构，称为中间氮化物功能层；
3)提升中间氮化物功能层的质量：
a)将具有中间氮化物功能层的氮化物模板的上下表面采用氢化物气相沉积系统沉积石墨烯薄膜，石墨烯薄膜为非二维晶体掩膜，在上下两层石墨烯薄膜的外表面分别再沉积单晶纤锌矿结构AlN薄膜作为上下盖层；
b)将具有上下盖层的中间氮化物功能层和氮化物模板置于反应釜中进行高温高压退火处理，高温高压处理导致GaN厚膜中的原子晶格进行重构，晶格重构趋向于形成低位错密度的退火GaN厚膜，位错密度低于5×105cm-2；
c)采用激光刻蚀技术刻蚀除去上下盖层内的石墨烯薄膜，由于可见光激光和红外光激光的波长对应的光子能量小于GaN和AlN的禁带宽度且大于石墨烯的禁带宽度，使得可见光激光和红外光激光仅被石墨烯薄膜吸收，导致石墨烯薄膜温度升高后自分解，实现作为上下盖层的AlN薄膜与中间氮化物功能层和氮化物模板的分离；
4)分离得到GaN单晶衬底：
a)将中间氮化物功能层和氮化物模板置于清洗溶液中，加热并静置，待清洗溶液中的氢氧根离子与二维晶体分离层以及中间氮化物功能层的厚膜分离层充分反应，破坏二维晶体分离层和厚膜分离层的层间范德华力连接，实现中间氮化物功能层与基板的分离以及n+2个GaN薄膜和GaN厚膜组成的子复合结构的逐个分离，得到n+2个位错密度低于5×105cm-2的GaN单晶衬底即子复合结构和可重复使用的基板；
b)超声处理除去GaN单晶衬底表面的二维晶体分离层或厚膜分离层残留后，将GaN单晶衬底置于退火炉中，除去清洗溶液处理过程中在GaN单晶衬底表面形成的氧化层。
2.如权利要求1所述的方法，其特征在于，在步骤1)的a)中，基板为厚度大于300μm的单晶GaN衬底，或者具有100nm～2000nm厚的单晶GaN薄膜的单晶衬底，厚度大于300μm。
3.如权利要求1所述的方法，其特征在于，在步骤1)的b)中，二维晶体分离层的厚度为5～20nm。
4.如权利要求1所述的方法，其特征在于，在步骤2)的a)中，GaN薄膜的厚度为1～5μm，沉积温度为1000℃～1200℃；NH3作为氮源，镓金属和氯化氢气体形成的气态金属氯化物作为金属源，流量控制沉积速率为5nm/min～500nm/min。
5.如权利要求1所述的方法，其特征在于，在步骤2)的b)中，原位刻蚀GaN薄膜的处理温度为800℃～1150℃；六棱锥形刻蚀坑的深度大于5nm，棱长大于20nm；混合气体中氯化氢和氢气的摩尔比大于1。
6.如权利要求1所述的方法，其特征在于，在步骤2)的c)中，GaN厚膜的厚度为300μm～1000μm，沉积温度为1000℃～1200℃，通过控制氮源和金属源的流量控制沉积速率为5nm/min～500nm/min，V/III比为氮源与金属源的摩尔比，氮源采用气态的氨气，为V族源；金属源采用气态的金属氯化物，为III族源；相同生长温度下，增加V/III比，增大GaN厚膜的纵向生长速率与横向生长速率的比值，即纵向生长占优；相同生长温度下，减少V/III比，减少GaN厚膜的纵向生长速率与横向生长速率的比值，即横向生长占优。
7.如权利要求1所述的方法，其特征在于，在步骤2)的d)中，厚膜分离层的厚度为30nm～300nm，沉积温度为1000℃～1200℃；氮源和金属源的流量控制沉积速率为5nm/min～500nm/min；原位活化厚膜分离层的处理温度为800℃～1150℃。
8.如权利要求1所述的方法，其特征在于，在步骤3)的a)中，石墨烯薄膜的厚度为5～20nm，上下盖层的厚度为500～1000nm，石墨烯薄膜的沉积温度为900℃～1200℃，沉积速率低于1nm/min。
9.如权利要求1所述的方法，其特征在于，在步骤3)的b)中，高温高压退火处理过程中，反应釜的处理温度高于1300℃；反应釜中进行填充气体为氮气、氨气或氮气和氢气的混合气体，反应釜压力为1～5atm，处理时间为2～20小时。
10.如权利要求1所述的方法，其特征在于，在步骤3)的c)中，激光刻蚀技术采用可见光激光刻蚀技术或红外光激光刻蚀技术；可见光激光波长为400～760nm，对应禁带宽度1.6～3.1eV；红外激光的波长大于760nm，对应的光子能量小于1.6eV。
CN202211239724.2A 2021-11-19 2022-10-11 一种利用多层二维晶体掩膜制备氮化镓单晶衬底的方法 Active CN115579280B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111374520 2021-11-19
CN2021113745205 2021-11-19

Publications (2)

Publication Number Publication Date
CN115579280A CN115579280A (zh) 2023-01-06
CN115579280B true CN115579280B (zh) 2023-05-16

Family

ID=84585012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211239724.2A Active CN115579280B (zh) 2021-11-19 2022-10-11 一种利用多层二维晶体掩膜制备氮化镓单晶衬底的方法

Country Status (1)

Country Link
CN (1) CN115579280B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4631884B2 (ja) * 2007-08-22 2011-02-16 日立電線株式会社 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置
CN109585269B (zh) * 2018-11-09 2020-06-26 北京大学 一种利用二维晶体过渡层制备半导体单晶衬底的方法
CN110265356B (zh) * 2019-06-21 2021-04-06 西安电子科技大学 基于石墨烯的氮化镓外延层剥离方法
CN113078046B (zh) * 2021-03-26 2022-07-29 华厦半导体(深圳)有限公司 一种氮化镓同质衬底及其制备方法
CN113206003B (zh) * 2021-04-07 2022-07-01 北京大学 一种在任意自支撑衬底上生长单晶氮化镓薄膜的方法

Also Published As

Publication number Publication date
CN115579280A (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
JP3352712B2 (ja) 窒化ガリウム系半導体素子及びその製造方法
TWI426620B (zh) 第iii-ｖ族氮化物半導體之製造方法及發光元件之製造方法
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
JP4672753B2 (ja) ＧａＮ系窒化物半導体自立基板の作製方法
KR100665173B1 (ko) 질화물층의 제조방법 및 이를 이용한 수직구조 질화물반도체 발광소자의 제조방법
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
KR100691159B1 (ko) 질화갈륨계 반도체의 제조 방법
CN106374023A (zh) 生长在镓酸锂衬底上的非极性纳米柱led及其制备方法
KR20090023198A (ko) Ⅲ족 질화물 반도체와 그 제조 방법
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
JP4996448B2 (ja) 半導体基板の作成方法
JP3729065B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP2010073750A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2008074671A (ja) 自立窒化物基板の製造方法
JP2002053399A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
CN115579280B (zh) 一种利用多层二维晶体掩膜制备氮化镓单晶衬底的方法
CN105762061B (zh) 一种氮化物的外延生长方法
CN213150800U (zh) 一种具有纳米夹层的氮化铝成核层结构
US9231053B2 (en) Light emitting diodes having zinc oxide fibers over silicon substrates
CN111435694A (zh) GaN外延片及其制备方法
JP3946448B2 (ja) 窒化物半導体基板の製造方法
KR102649705B1 (ko) 본딩층의 품질이 개선된 그룹3족 질화물 반도체 템플릿의 제조 방법
WO2022185906A1 (ja) 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法、紫外線発光素子用エピタキシャルウェーハ及び紫外線発光素子用基板
KR102671381B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant