JP2011219337A - 結晶の製造方法、結晶および半導体装置 - Google Patents

結晶の製造方法、結晶および半導体装置 Download PDF

Info

Publication number
JP2011219337A
JP2011219337A JP2010093046A JP2010093046A JP2011219337A JP 2011219337 A JP2011219337 A JP 2011219337A JP 2010093046 A JP2010093046 A JP 2010093046A JP 2010093046 A JP2010093046 A JP 2010093046A JP 2011219337 A JP2011219337 A JP 2011219337A
Authority
JP
Japan
Prior art keywords
crystal
seed crystal
layer
pedestal
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010093046A
Other languages
English (en)
Inventor
Taro Nishiguchi
太郎 西口
Makoto Harada
真 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010093046A priority Critical patent/JP2011219337A/ja
Priority to US13/085,620 priority patent/US20110254017A1/en
Publication of JP2011219337A publication Critical patent/JP2011219337A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】高品質の炭化珪素結晶結晶の製造方法を提供する。
【解決手段】表面１１ａと、表面１１ａと反対側の裏面１１ｂとを有する種結晶１１を準備する工程、種結晶１１の裏面１１ｂを、台座４１に固定する工程、種結晶１１の表面１１ａ上に結晶１３を成長させる工程を備えた昇華法による炭化珪素結晶の製造方法であって、前記種結晶の裏面１１ｂを台座４１に固定する工程においては、種結晶１１の裏面にＳｉ層を被覆または配置し、Ｓｉ層を炭化させることにより、種結晶１１と台座４１とを固定する。
【選択図】図８

Description

本発明は結晶の製造方法、結晶および半導体装置に関し、特に、種結晶を用いた、結晶の製造方法、結晶および半導体装置に関するものである。
近年、半導体装置の製造に用いられる半導体基板として炭化珪素（ＳｉＣ）基板の採用が進められつつある。ＳｉＣは、半導体分野においてより一般的に用いられているシリコン（Ｓｉ）に比べて、より大きなバンドギャップを有する。そのためＳｉＣ基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
ＳｉＣ基板は、たとえば種結晶の表面上に成長するという昇華法を用いて製造される。昇華法により結晶を成長する方法について、たとえば、以下の２つの方法が提案されている。
第１に特許第４２５８９２１号公報（特許文献１）によれば、単結晶成長時に種結晶と種結晶台座との界面において、黒鉛微粒子および難黒鉛化炭素を有する炭素の複合構造が形成される。この特許文献１には、これにより貼付面に均一に分散された耐熱性微粒子を核として貼付面全域に炭素（Ｃ）が均一に形成され、種結晶貼付面を覆うこととなるので、単結晶成長時において、種結晶の台座貼付面における再結晶の発生を防止でき、また、種結晶中央部で成長初期に発生するエッチングを防止することができる旨が記載されている。
第２に特許第４０５４１９７号公報（特許文献２）によれば、その裏面に厚さが０．５〜５μｍの有機薄膜で被覆された種結晶が、黒鉛製坩堝蓋に機械的に装着される。この特許文献２には、この有機薄膜によって種結晶の裏面からのＳｉ原子の昇華を防止できるので結晶中でのボイド生成が抑制される旨が記載されている。
特許第４２５８９２１号公報 特許第４０５４１９７号公報
上記特許文献１の技術では、種結晶の材料によっては、種結晶と台座との間の固定の強度が不十分となることがあった。特に、たとえばＳｉＣ結晶を成長する場合のように、種結晶と台座との間の温度が高温とされる場合、上記固定の強度が低下しやすかった。よって種結晶の一部または全部が台座から外れてしまうことがあり、このため得られる結晶の品質が低下することがあった。
上記特許文献２の技術では、本発明者らの検討したところによれば、種結晶の裏面の保護が不十分であった。たとえばＳｉＣ種結晶が用いられる場合、種結晶の裏面における昇華の防止効果が十分でなく、この影響で、得られる結晶の品質が低下することがあった。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、高品質の結晶を成長することができる、結晶の製造方法、結晶および半導体装置を提供することである。
本発明の結晶の製造方法は、以下の工程を備える。表面と、表面と反対側の裏面とを有する種結晶を準備する。種結晶の裏面を、台座に固定する。種結晶の表面上に結晶を成長する。固定する工程では、種結晶の裏面にシリコン（Ｓｉ）層を被覆または配置し、Ｓｉ層を炭化させることにより、種結晶と台座とを固定する。
本発明の結晶の製造方法によれば、Ｓｉ層を炭化させた層により種結晶と台座とを接合する。つまり、反応により種結晶と台座とを接合している。これにより、種結晶の裏面とＳｉ層を炭化させた層との間、および、Ｓｉ層を炭化させた層と台座との間に隙間（ボイド）が入ることを抑制できる。このため、種結晶と台座との間に隙間が生じることを抑制できるので、Ｓｉ層を炭化させた層を介して種結晶と台座との間を均一かつ強固に固定することができる。したがって、種結晶上に成長する結晶の品質を高めることができる。
上記結晶の製造方法において好ましくは、Ｓｉ層は多結晶である。これにより、Ｓｉ層の形成が容易である。
上記結晶の製造方法において好ましくは、Ｓｉ層は単結晶である。これにより、所望の熱膨張係数を有するＳｉ層を形成することができる。
上記結晶の製造方法において好ましくは、Ｓｉ層は非晶質である。これにより、Ｃとの反応を促進することができる。
上記結晶の製造方法において好ましくは、固定する工程に先立って、種結晶の裏面を研磨する工程をさらに備えている。
これにより、種結晶の裏面においてダメージを受けた領域を除去することができる。このため、種結晶の裏面と台座との間に隙間が発生することをより抑制できる。したがって、Ｓｉ層を炭化させた層を介して、種結晶と台座との間を、より均一かつより強固に固定することができる。
上記結晶の製造方法において好ましくは、固定する工程に先立って、台座において種結晶が固定される領域を研磨する工程をさらに備える。
これにより、Ｓｉ層と台座との間の隙間をより低減できる。したがって、Ｓｉ層を炭化させた層を介して、種結晶と台座との間を、より均一かつより強固に固定することができる。
上記結晶の製造方法において好ましくは、成長する工程では、ＳｉＣ結晶を成長する。これにより、高品質のＳｉＣ結晶を製造することができる。
本発明の結晶は、結晶の製造方法により製造された結晶であって、単結晶であることを特徴とする。本発明の結晶によれば、種結晶の裏面の昇華を抑制して製造されるので、品質を高めた単結晶を実現できる。
本発明の半導体装置は、上記結晶を用いて作製される。本発明の半導体装置によれば、高品質の結晶を用いているので、半導体装置の品質を高めることができる。
以上説明したように、本発明の結晶の製造方法、結晶および半導体装置によれば、高品質の結晶を実現することができる。
本発明の実施の形態１の結晶を概略的に示す断面図である。 本発明の実施の形態１の結晶の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態１の結晶の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態１の結晶の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態１の結晶の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態１の結晶の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態１の結晶の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態１の結晶の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態２の結晶の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態３の結晶の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態３の結晶の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態４の半導体装置を概略的に示す断面図である。 本発明の実施の形態４の半導体装置の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態４の半導体装置の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態４の半導体装置の製造方法の各工程を概略的に示す断面図である。 本発明の実施の形態４の半導体装置の製造方法の各工程を概略的に示す断面図である。 比較例１において、種結晶と台座とを取り付けた状態を概略的に示す断面図である。 比較例２において、種結晶と台座とを取り付けた状態を概略的に示す断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。また、本明細書中においては、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
図１は、本発明の実施の形態１の結晶１０を概略的に示す断面図である。まず、図１を参照して、本発明の一実施の形態における結晶１０について説明する。
結晶１０は、高品質である。高品質とは、たとえばマイクロパイプ密度が１ｃｍ-2以下である。なお、マイクロパイプ密度は、たとえば５００℃の水酸化カリウム（ＫＯＨ）融液中に結晶１０を１〜１０分浸し、エッチングされた表面についてノマルスキー微分干渉顕微鏡を用いて測定される値である。
結晶１０は、ＳｉＣ結晶であることが好ましい。この場合、ＳｉＣ結晶のポリタイプは特に限定されないが、４Ｈ−ＳｉＣであることが好ましい。また、結晶１０は単結晶であることが好ましい。
図２〜図７は、本発明の実施の形態の結晶１０の製造方法の各工程を概略的に示す断面図である。続いて、図１〜図７を参照して、本実施の形態における結晶１０の製造方法について説明する。
まず、図２に示すように、種結晶１１を準備する。種結晶１１は、その上に結晶が成長することになる面である表面１１ａと、台座に取り付けられることになる面である裏面１１ｂとを有する。たとえば、種結晶１１はＳｉＣ基板である。種結晶１１の厚さは、たとえば０．５ｍｍ以上１０ｍｍ以下である。また種結晶１１の平面形状は、たとえば円形であり、その直径は、２５ｍｍ以上が好ましく、１００ｍｍ以上がより好ましい。また種結晶の面方位の｛０００１｝面からの傾き、すなわちオフ角度は、８°以下が好ましい。
次に、裏面１１ｂの平坦性を向上させるために、裏面１１ｂを研磨する。この研磨には、たとえばダイヤモンドスラリーを用いることができる。このスラリーはダイヤモンド粒子を含有し、その粒径は、たとえば５μｍ以上１００μｍ以下であり、より好ましくは１０μｍ以上２０μｍ以下である。
次に、図３に示すように、種結晶１１の裏面１１ｂ上に、Ｓｉ層１２を被覆する。本実施の形態では、種結晶１１の裏面１１ｂとＳｉ層１２とが接するようにＳｉ層１２を形成する。
Ｓｉ層１２を形成する方法は特に限定されないが、たとえばスパッタリング法を採用することができる。Ｓｉ層１２は、多結晶、単結晶、非晶質のいずれであってもよい。また、Ｓｉ層１２の厚みはたとえば１μｍ以上１ｍｍ以下であることが好ましく、１０μｍ以上０．１ｍｍ以下であることがより好ましい。
Ｓｉ層１２は、種結晶１１の裏面１１ｂ内に形成することが好ましい。つまり、裏面１１ｂからはみ出さないように形成することが好ましい。
次に、図４に示すように、種結晶１１が取り付けられることになる取付面を有する台座４１を準備する。この取付面は、好ましくは炭素からなる面を含む。たとえば台座４１はグラファイトである。好ましくは取付面の平坦性を向上するために取付面（台座４１においてＳｉ層１２と接続される領域）を研磨する。
次に、図５および図６に示すように、種結晶１１の裏面１１ｂを、台座４１に固定する。この固定する工程では、種結晶１１の裏面１１ｂにＳｉ層を被覆し、Ｓｉ層１２を炭化させることにより、種結晶１１と台座４１とを固定する。この工程は、たとえば以下のように行なわれる。
まず、図５に示すように、Ｓｉ層１２を挟んで種結晶１１と台座４１とが対向するように配置する。そして、図６に示すように、Ｓｉ層１２と台座４１とを接触させる。
この状態で、Ｓｉ層１２を熱処理する。これにより、図７に示すように、Ｓｉ層１２を炭化させて、ＣとＳｉとを含む固定層１５を形成する。本実施の形態では、種結晶１１および台座４１がＣを含んでいるため、種結晶１１および台座４１の少なくとも一方からＳｉ層１２へＣ元素が拡散される。これにより、Ｓｉ層１２が炭化されて、固定層１５としてＳｉＣを含む層になる。また、この炭化処理で形成された固定層１５により、種結晶１１を台座４１に固定することができる。
なお、種結晶１１および台座４１がＣを含んでいない場合には、Ｃを含む雰囲気で熱処理をすることで、Ｓｉ層１２を炭化することができる。
熱処理の条件は、特に限定されないが、たとえば、１５００℃の温度で、３時間の時間で、１×１０3Ｐａ以上の圧力で、不活性ガスまたは窒素ガス雰囲気中で行なわれる。不活性ガスとしては、たとえば、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）などが用いられる。熱処理の温度は１３００℃以上２０００℃以下であることが好ましく、１４１４℃以上１５５０℃以下であることがより好ましい。この場合、Ｓｉ層１２の炭化をより促進することができる。
このように固定層１５を形成すると、固定層１５と種結晶１１との界面は、隙間が低減されており、たとえばボイド密度が１０ｃｍ-2未満である。ボイド密度は、たとえば種結晶１１と固定層１５との界面の断面を顕微鏡で観察することにより測定される値である。
次に、図８に示すように、坩堝４２内に原料５１を配置する。成長する結晶がＳｉＣ結晶である場合、たとえば、ＳｉＣ粉末を坩堝４２に収める。次いで、坩堝４２の内部へ種結晶１１が面するように、坩堝４２に台座４１を取り付ける。なお、図８に示すように、台座４１が坩堝４２の蓋として機能してもよい。
次に、種結晶１１上に結晶１３を成長する。この結晶１３の形成方法として、たとえば昇華法（昇華再結晶法）を用いることができる。すなわち、図中矢印で示すように原料５１を昇華させて種結晶１１上に昇華物を堆積させることで、結晶１３を成長させることができる。この昇華法における温度は、種結晶１１としてＳｉＣ基板を用いて結晶１３としてＳｉＣ結晶を製造する場合、たとえば２１００℃以上２５００℃以下とされる。またこの昇華法における圧力は、好ましくは１．３ｋＰａ以上大気圧以下とされ、より好ましくは、成長速度を高めるために１３ｋＰａ以下とされる。これにより、図１に示す結晶１３を製造することができる。
なお、種結晶１１上に成長した結晶１３を、図１に示す結晶１０として製造してもよい。あるいは、製造した結晶１３から種結晶１１を除去することで、結晶１０を製造してもよい。あるいは、結晶１３からＳｉＣ基板などの基板として、図１に示す結晶１０を製造してもよい。このような基板は、たとえば、結晶１３をスライスすることによって得られる。
また、本実施の形態では、種結晶１１としてＳｉＣから形成されたもの（ＳｉＣ結晶）を例示したが、他の材料から形成されたものが用いられてもよい。この材料としては、たとえば、窒化ガリウム（ＧａＮ）、セレン化亜鉛（ＺｎＳｅ）、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、テルル化カドミウム（ＣｄＴｅ）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）などを用いることができる。
続いて、本実施の形態における結晶１０およびその製造方法の効果について、図１７に示す比較例１および図１８に示す比較例２と比較して説明する。なお、図１７および図１８は、比較例１および２において、種結晶１１と台座４１とを取り付けた状態を概略的に示す断面図である。
図１７に示すように、比較例１においては、種結晶１１と台座４１とを接着剤３１によって接着する。比較例１では、種結晶１１の材料によっては、種結晶１１と台座４１との間の固定の強度が不十分となることがある。特に、たとえばＳｉＣ結晶を昇華法によって成長する場合のように種結晶１１と台座４１との間の温度が高温とされる場合、上記固定の強度が低下しやすい。たとえば炭素系接着剤の硬化によって形成される固定層による接着強度は、ＳｉＣ結晶の成長に通例用いられる２０００℃程度の温度下において低下しやすい。この結果、種結晶１１の一部または全部が台座から外れてしまうことで、得られる結晶１３の品質が低下することがある。またこの場合、種結晶１１がＳｉＣから形成され、台座４１がグラファイトから形成されることがしばしばであるが、両者を接着剤３１によって強固に固定することは、両者の材質上、困難である。たとえば、炭素系接着剤の硬化によって形成される固定層は、炭素材料同士を高強度で接着することは可能であるものの、炭素材料とＳｉＣとを同程度の強度で接着することはできない。
また、比較例１において接着剤３１により種結晶１１と台座４１との接合ができた場合であっても、種結晶１１と台座４１とを接合するためには、接着剤３１を熱処理する必要がある。この熱処理により、接着剤３１は熱分解されて、接着剤３１中に気泡が発生する。このため、種結晶１１と接着剤３１との界面にも気泡が存在する。この気泡により、接着剤３１と台座４１との界面に、隙間が生じる。
図１８に示す比較例２においては、０．５〜５μｍ厚の有機薄膜２２が設けられた種結晶１１が、機械的な固定治具３３によって台座４１に固定される。比較例２では、種結晶１１の裏面１１ｂに有機薄膜２２を被覆する際に、有機薄膜２２中に気泡が発生することがあった。つまり、種結晶１１と有機薄膜２２との間にも気泡が発生することになる。このため、種結晶１１と有機薄膜２２との間に隙間が生じてしまう。
また、比較例２においては、図１８に示すように、固定治具３３で種結晶１１と台座４１とを接続している。このため、種結晶１１の材料と台座４１の材料との間の熱膨張係数の差異に起因して、種結晶１１と台座４１との間に、具体的には有機薄膜２２と台座４１との界面に、隙間が生じてしまう。
また、比較例２において、種結晶１１と台座４１とを接続する手段を固定治具３３でなく接着剤３１（図１８参照）にした場合であっても、接着するために接着剤３１を熱処理する際に、有機薄膜２２のみならず接着剤３１も熱分解されて、有機薄膜２２中および接着剤３１中に気泡が発生する場合がある。このため、種結晶１１と有機薄膜２２との界面、および台座４１と接着剤３１との界面にも気泡が存在する場合がある。
このように、種結晶１１と接着剤３１との間、種結晶１１と有機薄膜２２との間に隙間が生じると、種結晶１１の裏面１１ｂが雰囲気に露出する。この場合、この隙間の分布に対応して種結晶１１の成長面内に温度分布が生じるため、均一な結晶が得られなくなる。またこの隙間へ種結晶１１から昇華などにより物質移動が生じると、種結晶１１の成長面内に組成分布が生じ、この結果、均一な結晶が得られなくなることがある。特に種結晶１１がＳｉＣから形成されている場合、この隙間へＳｉが移動することがあり、この移動は０．５〜５μｍ厚程度の有機薄膜２２では十分に抑制することができない。この結果、種結晶１１内にＳｉが欠乏した領域が生じ、種結晶１１上に形成される結晶のうちこの領域上に位置する部分にマイクロパイプ欠陥が生じることがある。
これらの問題に対して本実施の形態によれば、種結晶１１をＳｉ層１２で被覆して、Ｓｉ層を炭化させた層（固定層１５）によって、種結晶１１と台座４１との間を固定している。つまり、反応により種結晶１１と台座４１とを接合している。このため、種結晶１１の裏面１１ｂとＳｉ層１２を炭化させた固定層１５との間、および、Ｓｉ層１２を炭化させた固定層１５と台座４１との間に隙間が入ることを抑制できる。このため、種結晶１１と台座４１との間に隙間が生じることを抑制できるので、Ｓｉ層１２を炭化させた固定層１５を介して種結晶１１と台座４１との間を均一かつ強固に固定することができる。したがって、種結晶１１の表面１１ａ上に成長する結晶１３の品質を高めることができる。
また、上述したように、Ｓｉ層１２を反応させてなる固定層１５により、上記のような隙間が生じにくく、種結晶１１が台座４１に均一かつ強固に固定される。このため、この隙間に起因した種結晶１１における組成分布および温度分布の発生が抑制されることで、結晶成長時における種結晶１１全体の熱伝導が均一化される。よって、均一な品質の結晶１０、１３を製造することができる。なお、この温度分布は、種結晶１１の裏面および台座４１の取付面のいずれかまたは両方の研磨が行われることで、より抑制され得る。
また、本実施の形態において、種結晶１１としてＳｉＣ結晶を用い、台座４１としてグラファイトを用い、結晶１０、１３としてＳｉＣ結晶を製造することが好ましい。この場合、種結晶１１および台座４１を構成するＣ元素がＳｉ層１２に拡散することで、Ｓｉ層１２が容易に炭化されるので、ＳｉＣを含む固定層１５を容易に形成できる。また、固定層１５はＳｉ層１２が炭化されたＳｉＣ層になるので、固定層１５と、種結晶１１および台座４１とは、熱膨張係数の差が小さくなる。これにより、熱膨張係数の差異に起因して、種結晶１１と台座４１との間に隙間が生じることを抑制できる。このため、種結晶１１の裏面１１ｂと台座４１との接合をより均一かつ強固にできるので、種結晶１１の表面１１ａ上に成長するＳｉＣ結晶の品質をより高めることができる。
（実施の形態２）
本実施の形態における結晶は、図１に示す実施の形態１の結晶１０と同様である。しかし、結晶１０の製造方法において本実施の形態と実施の形態１とは異なる。図２、図４、図６〜図９を参照して、本実施の形態における結晶の製造方法について説明する。なお、図９は、本実施の形態の結晶の製造方法の各工程を概略的に示す断面図である。
まず、図２に示す種結晶１１および図４に示す台座４１を準備する。また、図９に示すＳｉ層１２を準備する。Ｓｉ層１２は、たとえば板状（Ｓｉ板）である。Ｓｉ層１２は、種結晶１１の裏面１１ｂの平面形状、および台座４１において種結晶１１が取り付けられる領域（本実施の形態では突起部の平面形状）と同じ、またはそれらの外周縁よりも小さい外周縁を有することが好ましい。つまり、Ｓｉ層１２は、種結晶１１および台座４１に挟まれた領域からはみ出さないような形状であることが好ましい。
次に、図９に示すように、台座４１と種結晶１１の裏面１１ｂとの間に、Ｓｉ層１２を配置する。そして、図６に示すように、台座４１および種結晶１１の裏面１１ｂと、Ｓｉ層１２とをそれぞれ接触させる。そして、実施の形態１と同様に、Ｓｉ層１２を炭化させて固定層１５を形成することにより、図７に示すように、種結晶１１と台座４１とを固定する。
次に、図８に示す実施の形態１と同様に、種結晶１１の表面１１ａ上に結晶１３を成長する。これにより、本実施の形態における結晶を製造することができる。
（実施の形態３）
本実施の形態における結晶は、図１に示す実施の形態１の結晶１０と同様である。しかし、結晶１０の製造方法において本実施の形態と実施の形態１とは異なる。図２、図４、図６〜図８、図１０、図１１を参照して、本実施の形態における結晶の製造方法について説明する。なお、図１０および図１１は、本実施の形態の結晶の製造方法の各工程を概略的に示す断面図である。
まず、図２に示す種結晶１１および図４に示す台座４１を準備する。そして、図１０に示すように、台座４１にＳｉ層１２を形成する。形成する方法は特に限定されないが、たとえばスパッタリング法を用いることができる。
その後、図１１に示すように、種結晶１１の裏面１１ｂとＳｉ層１２とを対向させて、種結晶１１の裏面１１ｂ側にＳｉ層１２を配置する。そして、図６に示すように、種結晶１１の裏面１１ｂと、Ｓｉ層１２とを接触させる。そして、実施の形態１と同様に、Ｓｉ層１２を炭化させて固定層１５を形成することにより、図７に示すように、種結晶１１と台座４１とを固定する。
次に、図８に示す実施の形態１と同様に、種結晶１１の表面１１ａ上に結晶１３を成長する。これにより、本実施の形態における結晶を製造することができる。
（実施の形態４）
図１２は、本発明の実施の形態４の半導体装置１００を概略的に示す断面図である。図１２を参照して、本実施の形態における半導体装置１００について説明する。
図１２に示すように、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、基板２、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を備えている。
基板２は、実施の形態１〜３で説明した結晶の製造方法により製造された結晶１０（図１参照）または１３（図８参照）から作製されたものである。基板２は、本実施の形態においてはｎ型の導電型を有する。
ドレイン電極１１２は、基板２下に設けられている。バッファ層１２１は、基板２上に設けられている。バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型のＳｉＣからなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
続いて、図１２〜図１６を参照して、本実施の形態における半導体装置１００の製造方法について説明する。なお、図１３〜図１６は、本実施の形態の半導体装置１００の各工程を概略的に示す断面図である。
まず、図１３に示すように、基板２を準備する。この基板２は、実施の形態１〜３の結晶の製造方法により製造された結晶１０、１３を用いる。結晶１０、１３を基板２として用いてもよく、結晶１０、１３から基板２を切り出して作製してもよい。基板２は、ＳｉＣ基板であることが好ましい。この基板２としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
次に、図１３に示すように、バッファ層１２１および耐圧保持層１２２を、以下のように形成する。まず基板２の表面上にバッファ層１２１を形成する。バッファ層１２１は、たとえば導電型がｎ型のＳｉＣからなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3である。
次に、バッファ層１２１上に耐圧保持層１２２を形成する。具体的には、エピタキシャル成長法によって、導電型がｎ型のＳｉＣからなる層を形成する。耐圧保持層１２２の厚さは、たとえば１０μｍである。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
次に、図１４に示すように、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とを、以下のように形成する。まず導電型がｐ型の不純物を耐圧保持層１２２の一部に選択的に注入することで、ｐ領域１２３を形成する。その後、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４を形成し、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５を形成する。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
次に、図１５を参照して、ゲート絶縁膜である酸化膜１２６を形成する。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６を形成する。この形成はドライ酸化（熱酸化）により行なってもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
その後、窒素アニール工程を行なう。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子を導入することができる。
なお、この一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴンガスを用いたアニール処理を行ってもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
次に、図１６に示すように、ソース電極１１１を、以下のように形成する。まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
次に、図１２に示すように、ソース電極１１１上に上部ソース電極１２７を形成する。また、基板２の裏面上にドレイン電極１１２を形成する。以上の工程を実施することにより、図１２に示す半導体装置１００を製造することができる。 なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
また、半導体装置１００を作製するための基板２は、ＳｉＣに限定されず、他の材料の結晶を用いて作製されてもよい。
また、本実施の形態では縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の半導体基板を用いて他の半導体装置を製造してもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオード（ＳＢＤ）などを製造してもよい。
本実施例では、種結晶の裏面にＳｉ層を被覆または配置し、Ｓｉ層を炭化させることにより、種結晶と台座とを固定することの効果について調べた。
（本発明例１）
本発明例１の結晶の製造方法は、基本的には上述した実施の形態１にしたがった。まず、図２に示すように、種結晶１１として、厚さ約３ｍｍ、直径６０ｍｍ、ポリタイプ４Ｈ、および面方位（０００−１）を有するＳｉＣ基板を準備した。
次に、この種結晶１１の裏面側を、粒径約１５μｍを有するダイヤモンドスラリーを用いて機械的に研磨した。
次に、図３に示すように、種結晶１１の裏面１１ｂに、厚さが１０μｍのＳｉ層をスパッタリング法により被覆した。
次に、図４に示すように、種結晶１１が取り付けられることになる取付面を有するグラファイト製の台座４１を準備した。その後、この取付面をダイヤモンドスラリーを用いて研磨した。
次に、図５に示すように、種結晶１１の裏面１１ｂと、台座４１とを対向させて、図６に示すようにＳｉ層１２と台座４１とを接触させた。この状態で、熱処理を行なった。熱処理の条件は、１×１０3Ｐａの圧力で、アルゴン雰囲気で、１５００℃で３時間とした。これにより、Ｓｉ層１２を炭化させて図７に示すようにＳｉＣを含む固定層１５を形成することにより、種結晶１１と台座４１とを固定した。
次に、図８に示すように、グラファイト製の坩堝４２内に、原料５１としてＳｉＣ粉体を収めた。次いで、坩堝４２の内部へ種結晶１１が面するように、かつ台座４１が坩堝４２の蓋として機能するように、台座４１を取り付けた。
次に、昇華法によって、種結晶１１上に結晶１３としてＳｉＣ結晶を成長した。成長条件は、温度２４００℃、圧力１．７ｋＰａ、時間３００時間とした。これにより、種結晶１１上に結晶１３としてＳｉＣ結晶を製造した。
次に、得られたＳｉＣ結晶をスライスすることで、ＳｉＣ基板を得た。このＳｉＣ基板の表面を評価したところ、ボイド密度は０／ｃｍ2、マイクロパイプ密度は１／ｃｍ2であった。
なお、ボイド密度は、種結晶１１と固定層１５との界面の断面を顕微鏡で観察することにより測定した。マイクロパイプ密度は、５００℃のＫＯＨ融液中にＳｉＣ基板を１〜１０分浸し、エッチングされた表面についてノマルスキー微分干渉顕微鏡を用いて測定した。
（本発明例２）
本発明例２の結晶の製造方法は、基本的には上述した実施の形態２にしたがった。本発明例２の結晶の製造方法は、本発明例１と同様の構成を備えていたが、種結晶１１の裏面１１ｂを、台座４１に固定する工程において異なっていた。
具体的には、まず、本発明例１と同様の種結晶１１および台座４１を準備した。また、Ｓｉ層１２として、厚さが０．１ｍｍ、直径が６０ｍｍのＳｉ基板を準備した。その後、図９に示すように、種結晶１１と台座４１とをＳｉ基板を挟むように配置した。つまり、種結晶１１の裏面１１ｂにＳｉ層１２を配置した。次いで、本発明例１と同様に熱処理をして、Ｓｉ基板を炭化させることにより、種結晶１１と台座４１とを固定した。
本発明例２の場合、本発明例１と同様に、得られたＳｉＣ基板の表面を評価したところ、ボイド密度は０／ｃｍ2、マイクロパイプ密度は１／ｃｍ2であった。
（比較例１）
比較例１は、基本的には本発明例１と同様にＳｉＣ結晶を製造したが、図１７に示すように、種結晶１１と台座４１とを接着剤３１によって接着した点において異なっていた。
具体的には、接着剤３１として、フェノール樹脂、フェノール、エチルアルコール、ホルムアルデヒド、水分、および固形カーボン成分を含む接着剤を準備した。この接着剤３１を挟んでＳｉ層１２と台座４１とを互いに接触させた。接着剤３１の塗布量は約２５ｍｇ／ｃｍ2、厚さは約４０μｍとした。この接触は、１００℃および０．１ＭＰａの条件で行なった。その後、接着剤３１をプリベークした。その条件としては、８０℃で４時間、１２０℃で４時間、２００℃で１時間の熱処理を順次行なった。次いで、接着剤３１を焼成した。この加熱は、１１５０℃で、１時間に渡って、８０ｋＰａのヘリウムガス雰囲気中で行なった。
比較例１の場合、昇華法を行なうための昇温中、または結晶の成長中に、３分の１の確率で種結晶１１が台座４１から落下した。この落下が生じなかった場合において得られたＳｉＣ基板の表面を本発明例１と同様に評価したところ、ボイド密度は１０／ｃｍ2、マイクロパイプ密度は５０／ｃｍ2であった。つまり、比較例１の場合、種結晶１１が落下しなかったものであっても、隙間が生じたため、結晶性が悪化した。
（比較例２）
比較例２は、基本的には本発明例１と同様にＳｉＣ結晶を製造したが、図６に示すように、Ｓｉ層１２の代わりに１０μｍ厚の有機薄膜２２が設けられた種結晶１１が台座４１に、機械的な固定治具３３によって固定された点において異なっていた。
比較例２の場合、本発明例１と同様に、得られたＳｉＣ基板の表面を評価したところ、ボイド密度は１２０／ｃｍ2、マイクロパイプ密度は３００／ｃｍ2であった。つまり、比較例２の場合には、種結晶１１が落下することは抑制できたが、隙間が生じたため、結晶性が悪化した。
以上より、本実施例によれば、種結晶の裏面にＳｉ層を被覆または配置し、Ｓｉ層を炭化させて、種結晶と台座とを固定することにより、種結晶１１とＳｉ層１２との界面に隙間が発生するのを低減できることが確認できたとともに、成長した結晶の品質を高めることが確認できた。
以上のように本発明の実施の形態および実施例について説明を行なったが、実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
２ 基板、１０ 結晶、１１，１３ 種結晶、１１ａ 表面、１１ｂ 裏面、１２ Ｓｉ層、１５ 固定層、４１ 台座、４２ 坩堝、５１ 原料、１００ 半導体装置、１１０ ゲート電極、１１１ ソース電極、１１２ ドレイン電極、１２１ バッファ層、１２２ 耐圧保持層、１２３ ｐ領域、１２３，１２４ ｎ+領域、１２５ ｐ+領域、１２６ 酸化膜、１２７ 上部ソース電極。

Claims (9)

  1. 表面と、前記表面と反対側の裏面とを有する種結晶を準備する工程と、
    前記種結晶の前記裏面を、台座に固定する工程と、
    前記種結晶の前記表面上に結晶を成長する工程とを備え、
    前記固定する工程では、前記種結晶の前記裏面にシリコン層を被覆または配置し、前記シリコン層を炭化させることにより、前記種結晶と前記台座とを固定する、結晶の製造方法。
  2. 前記シリコン層は多結晶である、請求項１に記載の結晶の製造方法。
  3. 前記シリコン層は単結晶である、請求項１に記載の結晶の製造方法。
  4. 前記シリコン層は非晶質である、請求項１に記載の結晶の製造方法。
  5. 前記固定する工程に先立って、前記種結晶の前記裏面を研磨する工程をさらに備えた、請求項１〜４のいずれか１項に記載の結晶の製造方法。
  6. 前記固定する工程に先立って、前記台座において前記種結晶が固定される領域を研磨する工程をさらに備えた、請求項１〜５のいずれか１項に記載の結晶の製造方法。
  7. 前記成長する工程では、炭化珪素結晶を成長する、請求項１〜６のいずれか１項に記載の結晶の製造方法。
  8. 請求項１〜７のいずれか１項に記載の結晶の製造方法により製造された結晶であって、
    単結晶であることを特徴とする、結晶。
  9. 請求項８に記載の結晶を用いて作製された、半導体装置。
JP2010093046A 2010-04-14 2010-04-14 結晶の製造方法、結晶および半導体装置 Pending JP2011219337A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010093046A JP2011219337A (ja) 2010-04-14 2010-04-14 結晶の製造方法、結晶および半導体装置
US13/085,620 US20110254017A1 (en) 2010-04-14 2011-04-13 Manufacturing method for crystal, crystal, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010093046A JP2011219337A (ja) 2010-04-14 2010-04-14 結晶の製造方法、結晶および半導体装置

Publications (1)

Publication Number Publication Date
JP2011219337A true JP2011219337A (ja) 2011-11-04

Family

ID=44787583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010093046A Pending JP2011219337A (ja) 2010-04-14 2010-04-14 結晶の製造方法、結晶および半導体装置

Country Status (2)

Country Link
US (1) US20110254017A1 (ja)
JP (1) JP2011219337A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013115272A1 (ja) * 2012-01-30 2013-08-08 京セラ株式会社 種結晶保持体、結晶成長装置および結晶成長方法
JP2016020306A (ja) * 2015-11-05 2016-02-04 京セラ株式会社 種結晶保持体
JP2016199421A (ja) * 2015-04-09 2016-12-01 株式会社フジクラ 単結晶の製造方法
KR20200072737A (ko) * 2018-12-13 2020-06-23 에스케이씨 주식회사 종자정 부착 방법
US11268209B2 (en) 2018-10-22 2022-03-08 Senic Inc. Seed crystal including protective film including a first layer with first filler and second layer with second filler

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104233458A (zh) * 2014-09-30 2014-12-24 中国科学院上海硅酸盐研究所 一种碳化硅晶体生长用的石墨籽晶托
CN113897684B (zh) * 2020-06-22 2023-08-08 比亚迪股份有限公司 碳化硅籽晶、碳化硅籽晶组件及其制备方法和制备碳化硅晶体的方法
CN113897685B (zh) * 2020-06-22 2023-04-07 比亚迪股份有限公司 碳化硅籽晶和碳化硅籽晶组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136134U (ja) * 1984-02-17 1985-09-10 三洋電機株式会社 単結晶成長装置
JP2003119098A (ja) * 2001-10-16 2003-04-23 Denso Corp 種結晶の固定方法および固定状態の評価方法
JP2006103997A (ja) * 2004-10-01 2006-04-20 Sumitomo Electric Ind Ltd 半導体結晶の製造方法
JP2008280196A (ja) * 2007-05-09 2008-11-20 Matsushita Electric Ind Co Ltd 種結晶の固定方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136134U (ja) * 1984-02-17 1985-09-10 三洋電機株式会社 単結晶成長装置
JP2003119098A (ja) * 2001-10-16 2003-04-23 Denso Corp 種結晶の固定方法および固定状態の評価方法
JP2006103997A (ja) * 2004-10-01 2006-04-20 Sumitomo Electric Ind Ltd 半導体結晶の製造方法
JP2008280196A (ja) * 2007-05-09 2008-11-20 Matsushita Electric Ind Co Ltd 種結晶の固定方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013115272A1 (ja) * 2012-01-30 2013-08-08 京セラ株式会社 種結晶保持体、結晶成長装置および結晶成長方法
JPWO2013115272A1 (ja) * 2012-01-30 2015-05-11 京セラ株式会社 種結晶保持体および結晶成長装置
US9890470B2 (en) 2012-01-30 2018-02-13 Kyocera Corporation Seed crystal holder for growing a crystal by a solution method
JP2016199421A (ja) * 2015-04-09 2016-12-01 株式会社フジクラ 単結晶の製造方法
JP2016020306A (ja) * 2015-11-05 2016-02-04 京セラ株式会社 種結晶保持体
US11268209B2 (en) 2018-10-22 2022-03-08 Senic Inc. Seed crystal including protective film including a first layer with first filler and second layer with second filler
KR20200072737A (ko) * 2018-12-13 2020-06-23 에스케이씨 주식회사 종자정 부착 방법
KR102177759B1 (ko) * 2018-12-13 2020-11-11 에스케이씨 주식회사 종자정 부착 방법

Also Published As

Publication number Publication date
US20110254017A1 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
JP2011219337A (ja) 結晶の製造方法、結晶および半導体装置
WO2010131573A1 (ja) 絶縁ゲート型バイポーラトランジスタ
WO2011155234A1 (ja) 炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法
US10741683B2 (en) Semiconductor device and method for manufacturing same
US20120012862A1 (en) Method for manufacturing silicon carbide substrate, silicon carbide substrate, and semiconductor device
US8435866B2 (en) Method for manufacturing silicon carbide substrate
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
WO2011052320A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JPWO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
US20110229719A1 (en) Manufacturing method for crystal, manufacturing apparatus for crystal, and stacked film
JPWO2013054580A1 (ja) 炭化珪素基板、炭化珪素半導体装置、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
JPWO2010131571A1 (ja) 半導体装置
WO2011092893A1 (ja) 炭化珪素基板の製造方法
WO2011074308A1 (ja) 炭化珪素基板
WO2011077797A1 (ja) 炭化珪素基板
WO2012127748A1 (ja) 炭化珪素基板
JP5447206B2 (ja) 炭化珪素単結晶の製造方法および炭化珪素基板
JP2011254051A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
US20120241741A1 (en) Silicon carbide substrate
WO2011108137A1 (ja) 炭化珪素基板の製造方法
JP2011071196A (ja) 半導体基板の製造方法
JPWO2011058829A1 (ja) 半導体基板の製造方法
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011236063A (ja) 炭化珪素基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140701