JP3248489B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3248489B2
JP3248489B2 JP20232198A JP20232198A JP3248489B2 JP 3248489 B2 JP3248489 B2 JP 3248489B2 JP 20232198 A JP20232198 A JP 20232198A JP 20232198 A JP20232198 A JP 20232198A JP 3248489 B2 JP3248489 B2 JP 3248489B2
Authority
JP
Japan
Prior art keywords
titanium nitride
nitride film
film
wiring
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20232198A
Other languages
English (en)
Other versions
JP2000036473A (ja
Inventor
祥雄 大下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20232198A priority Critical patent/JP3248489B2/ja
Publication of JP2000036473A publication Critical patent/JP2000036473A/ja
Application granted granted Critical
Publication of JP3248489B2 publication Critical patent/JP3248489B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、詳しくは、半導体基板を覆う絶縁膜の接
続孔又は接続溝に、窒化チタンからなるバリア金属膜を
CVD(ChemicalVapor Deposition:化学的気相成長)法
により成膜する半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体装置の代表として知られているマ
イクロプロセッサやメモリ等のLSI(大規模集積回
路)は、集積度の向上につれて個々の素子の寸法は益々
微細化されてきており、これに伴って各素子を構成する
半導体領域の寸法も微細化されている。また、各半導体
領域に対して配線を接続する場合、同配線を埋め込むた
めに絶縁膜に形成するコンタクトホールやビアホール等
の接続孔も微細化されて、同接続孔のアスペクト比は高
くなりつつある。最近のLSIは、集積度の点で優れて
いるMOSトランジスタによって構成されたMOSLS
Iが主流になっている。
【0003】このようなLSIにおいて、例えば高速向
きのマイクロプロセッサ等では、動作上特に配線の抵抗
値が問題となるので、その配線材料としては抵抗値の低
い金属を用いることが望まれている。従来から、LSI
を含めた半導体装置の配線材料としては、電気的特性、
加工性等の点で優れているアルミニウム(Al)または
アルミニウムを主成分とするアルミニウム系金属が用い
られてきている。しかしながら、同アルミニウム系金属
は、エレクトロマイグレーション耐性、ストレスマイグ
レーション耐性に弱いという欠点がある。このため、ア
ルミニウム系金属に代わってそれよりも抵抗値が小さく
て、エレクトロマイグレーション耐性、ストレスマイグ
レーション耐性に優れている銅(Cu)又は銅を主成分
とする銅系金属が用いられる傾向にある。また、微細な
接続孔に対して埋め込み性に優れているタングステン
(W)が用いられる場合もある。
【0004】ところで、上述したような金属からなる配
線を微細な深さの半導体領域に接続する場合、アニール
等の熱処理時に配線が浅い半導体領域を突き抜けるアロ
イスパイク現象等を引き起こし易くなる。このため、配
線を半導体領域に直接に接続させることなく、バリア金
属膜を介して接続させることが行われている。このバリ
ア金属膜としては、一般に高融点金属膜が多く用いられ
ているが、その中でも窒化チタン(TiN)膜が広く用
いられている。同窒化チタン膜は、バリア性に優れてい
るだけでなく、比較的抵抗値が低く、また、熱処理時に
特性が変化しないという安定性を備えている。
【0005】ここで、窒化チタン膜の成膜は、一般に、
PVD(Physical Vapor Deposition:物理的気相成長)法
の代表であるスパッタ法、あるいはCVD法により行わ
れている。スパッタ法はCVD法に比較して、成膜速度
が大きいという利点を有している。しかしながら、微細
化され、さらにアスペクト比が高くなる傾向にある接続
孔に窒化チタン膜を成膜する場合、スパッタ法では接続
孔の底部までわたって均一膜厚で窒化チタン膜を埋め込
むことが困難となる。このため、図4に示すように、接
続孔51の表面52、側面53及び底面54に成膜され
る窒化チタン膜55の膜厚に差が生ずるようになり、埋
め込み性に劣るいわゆる段差被覆性(ステップカバレッ
ジ)の悪い膜が成膜される。このように、スパッタ法に
よる成膜がステップカバレッジに劣るのは、成膜原理に
起因しており、スパッタ時にイオンの衝撃によりチタン
ターゲットから半導体基板に飛来するチタン粒子があま
り異方性を有していないためである。
【0006】一方、CVD法によれば、図5に示すよう
に、埋め込み性に優れたステップカバレッジの良好な窒
化チタン膜55を成膜することができる。このCVD法
では、反応ガスが接続孔51の内部及び外部に回り込む
ように完全な異方性を有しているので、接続孔51の内
外にわたって略均一な膜厚で窒化チタン膜55を成膜す
ることができるようになる。それゆえ、微細な接続孔に
対する窒化チタン膜の成膜は、CVD法を利用して行わ
れることが多い。
【0007】ここで、CVD法による窒化チタン膜の成
膜方法は、用いるチタンの原料ガスの種類により二つの
方法に大別できる。その一方法は、原料ガスとして四塩
化チタン(TiCl)等の無機金属材料を使用する方
法である。その他の方法は、原料ガスとしてTDEAT
(Tetrakis-Diethlamino-Titanium:テトラキス・デエチ
ルアミノ・チタン)、TDMAT(Tetrakis-Dimethlami
no-Titanium:テトラキス・デメチルアミノ・チタン)等
の有機金属材料を使用する方法である。前者では、上述
の無機金属原料ガスとともにアンモニア(NH)等の
窒素化合物を用いて、加熱された雰囲気中で化学反応さ
せて窒化チタン膜を成膜して、半導体基板上に堆積させ
る。後者では、上述の有機金属原料ガスに窒素が含まれ
ているので、窒素化合物を用いなくとも、同原料ガスを
熱分解させることにより窒化チタン膜を成膜して、同様
に半導体基板上に堆積させる。ただし、後者でも、膜質
の改善等を目的として、原料ガスにアンモニア等の窒素
化合物を加える場合がある。いずれのCVD法でも、良
好なステップカバレッジを有する窒化チタン膜を成膜す
ることができる。
【0008】例えば特開平7−201779号公報に
は、上述のように原料ガスとして四塩化チタンガス及び
アンモニアガスを用いて、CVD法により窒化チタン膜
を成膜するようにした半導体装置の製造方法が開示され
ている。
【0009】ところで、CVD法による上述の二つの成
膜方法を比較した場合、前者では、窒化チタン膜を成膜
するにあたり比較的高い略500℃以上の基板温度が必
要になる。しかし、半導体装置を構成している各種の絶
縁膜として特性上誘電率の低い材料の使用が望まれてお
り、また今後さらに低誘電率材料の使用が予想されるこ
とを考慮すると、多くの低誘電率材料は耐熱性に劣るの
で、略400℃以上のプロセス温度は回避する必要があ
る。この点で、上述の基板温度は高すぎて望ましくな
い。一方、後者では、略400℃以下の基板温度で、窒
化チタン膜を成膜できるので、前者のような不都合は生
じない。
【0010】
【発明が解決しようとする課題】しかしながら、有機金
属原料ガスを用いたCVD法により窒化チタン膜を成膜
する従来の半導体装置の製造方法では、成膜された窒化
チタン膜の埋め込み性と膜質とがトレードオフの関係に
あるので、基板温度が低いという利点を維持するのが困
難になる、という問題がある。すなわち、有機金属原料
ガスを用いたCVD法は、上述したように略400℃以
下の比較的低い温度で埋め込み性に優れた窒化チタン膜
を成膜できるが、その反面、成膜された窒化チタン膜は
比抵抗が高くなったり、経時的に比抵抗が上昇したりす
るので、膜質は低下するようになる。窒化チタン膜の膜
質を向上させたい場合には基板温度を高くすればよい
が、この場合には、窒化チタン膜の埋め込み性が悪くな
ってくる。さらに前述したように低誘電率材料に対して
影響を与えるようになる。
【0011】従来において、基板温度が低いという利点
を維持したままで、窒化チタン膜の埋め込み性及び膜質
の向上を両立させることができなかったのは、以下の理
由による。一般に、良好なステップカバレッジを実現す
るためには、基板温度を下げることにより、原料ガスと
基板表面との反応性を低下させる必要がある。これは、
それによって未反応の原料ガスが多量に生じて、接続孔
の底部に到達して埋め込みに寄与するためである。ま
た、比抵抗やバリア性を左右する膜質は、基板温度の低
下に伴って均質な膜が形成されにくくなるので低下す
る。一方、基板温度が上がると、原料ガスと基板表面と
の反応性は高まるので、原料ガスの分解が進み、反応性
の高い分子が多く生成されるため成膜に寄与するように
なる。したがって、均質な膜が形成され易くなるため、
膜質が向上する。しかしながら、反応性の高まりによっ
て接続孔の角部において消費される成膜種が多くなるの
で、底部に到達する成膜種が少なくなるため、埋め込み
性は低下するようになる。
【0012】この発明は、上述の事情に鑑みてなされた
もので、有機金属原料ガスを用いたCVD法により窒化
チタン膜を成膜するにあたり、基板温度が低いという利
点を維持したままで、埋め込み性及び膜質の向上を両立
させることができるようにした半導体装置の製造方法を
提供することを目的としている。
【0013】上記課題を解決するために、請求項1記載
の発明は、半導体基板を覆う絶縁膜の接続孔又は接続溝
に窒化チタンからなるバリア金属膜を介して配線を形成
する半導体装置の製造方法であって、上記接続孔又は接
続溝を含む上記半導体基板上に、化学的気相成長法によ
りチタン及びハロゲン元素を含む有機金属原料ガスを使
用して、上記半導体基板を150〜400℃で加熱して
窒化チタン膜を成膜する窒化チタン膜成膜工程と、上記
窒化チタン膜を所望の形状にパターニングする窒化チタ
ン膜パターニング工程と、上記窒化チタン膜上に導電性
材料からなる配線を形成する配線形成工程とを含むこと
を特徴としている。
【0014】請求項2記載の発明は、半導体基板を覆う
絶縁膜の接続孔又は接続溝に窒化チタンからなるバリア
金属膜を介して配線を形成する半導体装置の製造方法で
あって、上記接続孔又は接続溝を含む上記半導体基板上
に、化学的気相成長法により有機金属原料ガスとしてT
i(N(CH323X、Ti(N(CH3222
Ti(N(C2523X又はTi(N(C2522
2(ただし、Xはハロゲン元素)を使用して、上記半
導体基板を150〜400℃で加熱して窒化チタン膜を
成膜する窒化チタン膜成膜工程と、上記窒化チタン膜を
所望の形状にパターニングする窒化チタン膜パターニン
グ工程と、上記窒化チタン膜上に導電性材料からなる配
線を形成する配線形成工程とを含むことを特徴としてい
る。
【0015】請求項3記載の発明は、半導体基板を覆う
絶縁膜の接続孔又は接続溝に窒化チタンからなるバリア
金属膜を介して配線を形成する半導体装置の製造方法で
あって、上記接続孔又は接続溝を含む上記半導体基板上
に、化学的気相成長法によりチタン及びハロゲン元素を
含む有機金属原料ガス及び窒素化合物ガスを使用して、
上記半導体基板を150〜400℃で加熱して窒化チタ
ン膜を成膜する窒化チタン膜成膜工程と、上記窒化チタ
ン膜を所望の形状にパターニングする窒化チタン膜パタ
ーニング工程と、上記窒化チタン膜上に導電性材料から
なる配線を形成する配線形成工程とを含むことを特徴と
している。
【0016】また、請求項4記載の発明は、請求項1、
2又は3記載の半導体装置の製造方法に係り、上記ハロ
ゲン元素は、塩素、フッ素又は臭素からなることを特徴
としている。
【0017】また、請求項5記載の発明は、請求項3又
は4記載の半導体装置の製造方法に係り、上記有機金属
原料ガスとして、Ti(N(CH323X、Ti(N
(CH3222、Ti(N(C2523X又はTi
(N(C25222(ただし、Xはハロゲン元素)
を使用することを特徴としている。
【0018】また、請求項6記載の発明は、請求項3、
4又は5記載の半導体装置の製造方法に係り、上記窒素
化合物ガスとして、アンモニアガスを使用することを特
徴としている。
【0019】また、請求項7記載の発明は、請求項1乃
至6のいずれか1に記載の半導体装置の製造方法に係
り、上記窒化チタン膜成膜工程をプラズマ発生雰囲気中
で行うことを特徴としている。
【0020】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第1実施例 図1(a)〜(c)及び図2(d)〜(f)は、この発
明の第1実施例である半導体装置の製造方法を工程順に
示す工程図、また、図3は同半導体装置の製造方法の実
施に使用されるCVD装置の構成を示す構成図である。
以下、図1(a)〜(c)及び図2(d)〜(f)を参
照して、同半導体装置の製造方法について工程順に説明
する。まず、図1(a)に示すように、例えばシリコン
単結晶からなり、表面が酸化シリコン膜(SiO)か
らなる素子分離領域2によって素子形成領域3が絶縁分
離された半導体基板1を用意する。素子分離領域2は周
知のLOCOS(LocalOxidation Of Silicon)技術によ
り形成する。素子形成領域3の略中央位置には、酸化シ
リコン膜からなるゲート絶縁膜4、多結晶シリコン膜か
らなるゲート電極5及び酸化シリコン膜からなるサイド
ウォール絶縁膜6が形成されている。
【0021】次に、図1(b)に示すように、素子形成
領域3にゲート電極5によるセルフアライン法により、
P型不純物又はN型不純物をイオン打ち込みして、ゲー
ト電極5の両側にソース領域7及びドレイン領域8を形
成する。
【0022】次に、図1(c)に示すように、CVD法
により、酸化シリコン膜からなる膜厚が略1μmの絶縁
膜9を半導体基板1の全面に形成した後、周知のフォト
リソグラフィ技術により、ソース領域7及びドレイン領
域8を露出するように、直径が略0.2μmのコンタク
トホール10を開口する。同コンタクトホール10の開
口は、フォトレジスト膜をマスクとしたドライエッチン
グにより行い、開口後のフォトレジスト膜は酸素ガスを
用いたアッシングにより除去した。また、開口後にコン
タクトホール10の底部に形成された自然酸化膜を、希
釈したフッ酸(HF)水溶液により除去した後、半導体
基板1を水洗した。次に、CVD法により、コンタクト
ホール10にチタン膜を堆積した後、熱処理を施してソ
ース領域7及びドレイン領域8の表面にチタンシリサイ
ド(TiSi)11を形成する。同チタンシリサイド
11は、ソース領域7及びドレイン領域8に後の工程で
配線を接続したときに、コンタクト抵抗を低下させる目
的で行う。これにより、LSIを構成するMOSトラン
ジスタの主要部が完成する。
【0023】次に、以上の工程で得られた半導体基板1
を、図3に示すような、CVD装置13の容器(チャン
バ)14に収容して、バリア金属膜としての窒化チタン
膜を成膜する。CVD装置13は、同図に示すように、
半導体基板1を容器14内で保持するための基板保持部
15を有し、半導体基板1は基板保持部15により保持
された状態で、基板加熱機構16により加熱されるよう
になっている。この基板加熱温度により基板温度が決定
される。容器14の外部には有機金属原料ガス保管容器
17が設けられて、同保管容器17にはチタンの原料ガ
スである例えばモノクロルトリスジメチルアミノチタン
〔Ti(N(CHCl〕が保管されていて、
同保管容器17は原料ガスが保管容器加熱機構18によ
り加熱されている。ここで、この例で用いられるチタン
の原料ガスは、上述したようにハロゲン元素の一種であ
る塩素(Cl)を含んでいることが特徴になっている。
【0024】有機金属原料ガス保管容器17の原料ガス
は、マスフローコントローラ19及びバルブ20を介し
て気化器21に供給される。一方、窒素(N)キャリ
アガスは、マスフローコントローラ22及びバルブ23
を介して気化器21に供給される。これにより、原料ガ
ス及び窒素キャリアガスは気化器21で混合されて、容
器14の内部のシャワーヘッド24を通じて半導体基板
1に供給される。容器14の内部の圧力は、圧力調整バ
ルブ25及び不要ガスを外部に排気する真空ポンプ26
によってコントロールされる。チタンの原料ガスは蒸気
圧が低いので、室温において液体である材料が多い。こ
のため、この例においては、窒素キャリアガスを用いる
気化器21を使用して、容器14の内部及び外部におけ
る原料ガスの液化を防止するために、図示しないヒータ
ーにより容器14及び排気系を加熱するようにしてい
る。また、必要に応じてアンモニア等の窒素化合物を原
料ガスとして供給できるように、マスフローコントロー
ラ27、バルブ28及び気化器29からなる供給ライン
がシャワーヘッド24に設けられている。さらに、この
供給ラインにはプラズマ源30が設けられて、窒素ある
いはアンモニア等を予め分解して、反応性の高いラジカ
ルを半導体基板1に供給することが可能になっている。
このような供給ラインを設けることにより、成膜する窒
化チタン膜の膜質をより改善することが可能になる。
【0025】次に、CVD装置13を用いた窒化チタン
膜の具体的な成膜方法について説明する。まず、図1
(c)の工程で得られた半導体基板1を容器14の基板
保持部15に保持させた状態で、基板加熱機構16によ
り半導体基板1を略350℃に加熱する。基板温度が安
定した後、有機金属原料ガス保管容器17に保管されて
いる有機金属原料ガスであるTi(N(CH
Clをマスフローコントローラ19及びバルブ20を通
じて気化器21に供給するとともに、窒素キャリアガス
をマスフローコントローラ22及びバルブ23を通じて
気化器21に供給して両ガスを混合する。
【0026】次に、混合ガスを気化噐21からシャワー
ヘッド24を通じて、容器14内の半導体基板1に供給
する。このとき、窒素キャリアガスの流量を略200s
ccm(standard cubic centimeter per minute)に、同
窒素キャリアガスにより運ばれる原料ガスTi(N(C
Clの量を略0.05g/分に、成膜時間
を5〜10分間に設定した条件で、図2(d)に示すよ
うに、膜厚が略200nmの窒化チタン膜12を成膜し
た。
【0027】この結果、コンタクトホール10の表面に
おける膜厚Aと底部における膜厚Bとの差が極めて小さ
くなった、埋め込み性に優れた窒化チタン膜12が成膜
され、同図に示すように略90%のステップカバレッジ
が得られた。また、成膜された窒化チタン膜12の比抵
抗を測定したところ、略150μΩcm以下の値が得ら
れた。一方、原料ガスとして従来のTDEATを用い
て、この例と略同じ成膜条件で窒化チタン膜を成膜し
て、同窒化チタン膜質のステップカバレッジ及び比抵抗
を測定した。この結果、略80%のステップカバレッジ
及び略300μΩcmの比抵抗が得られた。両者を比較
して明らかなように、この例による結果は、ステップカ
バレッジ及び比抵抗のいずれもが従来例のそれよりも優
れており、基板温度が低いという利点を維持したまま
で、埋め込み性及び膜質の向上を両立させることができ
ることを示している。
【0028】この例により、基板温度が低いという利点
を維持したままで、窒化チタン膜の埋め込み性及び膜質
の向上を両立させることができるのは、チタンの原料ガ
スに、上述したようにハロゲン元素の一種である塩素が
含まれているためである。同塩素の存在により、以下の
ような二つの作用が生ずる。その一つは、塩素は電気陰
性度が大きいため、原料ガスと基板表面との反応性が低
下することである。すなわち、大きな電気陰性度に基づ
いて塩素が、成膜時の熱分解により生じたチタンを含む
反応中間体から電子を引き付けるので、反応中間体にお
いて電子の偏りが生じるようになる。この結果、塩素は
過剰な電子によって負になる一方、反応中間体において
反応に寄与する電子の数が減少するので、反応性が低下
する。他の一つは、塩素を含んだ成膜種が基板表面に吸
着されることにより、基板表面に塩素が存在するように
なるため、従来例と比較してより高い基板温度において
も、原料ガスと基板表面との反応性が低下することであ
る。すなわち、基板表面に吸着した塩素は他の成膜種が
基板表面に吸着されるのを阻止するように働く。 この
結果、略400℃以下の温度で、従来よりも高い基板温
度においても、反応性を低下させることができるように
なる。このことは、窒化チタン膜の埋め込み性を向上さ
せることができるとともに、温度が高くなった分、膜質
も向上させることができることを示している。したがっ
て、原料ガスに塩素を含ませることにより、特に後者の
作用によって、基板温度が低いという利点を維持したま
まで、窒化チタン膜の埋め込み性及び膜質の向上を両立
させることができるようになる。
【0029】次に、図2(e)に示すように、周知のフ
ォトリソグラフィ技術により、窒化チタン膜12を所望
の形状にパターニングする。次に、図2(f)に示すよ
うに、スパッタ法により、膜質が0.3〜0.5μmの
アルミニウム膜を形成した後、所望の形状にパターニン
グすることにより配線31を形成する。次に、略500
℃で同配線31の安定化のための熱処理を施した。以上
によって、半導体装置が製造される。
【0030】以上のようにして得られた半導体装置を検
査した結果、配線31によるアロイスパイクは発見され
ず、窒化チタン膜12が良好なバリア性を有しているこ
とを確認した。
【0031】なお、この例において、原料ガスに含ませ
た塩素が窒化チタン膜12又は配線31等の膜中に残留
していることが懸念される。残留している塩素の量が多
いと、配線腐食の原因となる。そこで、膜中の残留塩素
濃度をSIMS(Secondary Ion Mass Spectroscopy:二
次イオン質量分析装置)により、定量的に分析した。こ
の結果、略1017/cm3以下の微量の塩素濃度が測定
されたが、配線腐食は何ら認められなかった。
【0032】このように、この例の構成によれば、コン
タクトホール10を含む半導体基板1上に、化学的気相
成長法によりチタン及び塩素を含む有機金属原料ガスを
使用して、窒化チタン膜12を成膜した後、同窒化チタ
ン膜12を所望の形状にパターニングし、次に同窒化チ
タン膜12上に導電性材料からなる配線を形成するよう
にしたので、有機金属原料ガスを用いたCVD法により
窒化チタン膜を成膜するにあたり、基板温度が低いとい
う利点を維持したままで、埋め込み性及び膜質の向上を
両立させることができる。
【0033】◇第2実施例 図3のCVD装置を使用して、成膜条件を変えて窒化チ
タン膜を成膜した。この例の半導体装置の製造方法の構
成が、上述の第1実施例のそれと大きく異なるところ
は、チタンの原料ガスとしてジクロルビスジメチルアミ
ノチタンTi(N(CHCl及アンモニア
を使用するようにした点である。すなわち、同図のCV
D装置13を用いて、図1(c)の工程で得られた半導
体基板1を容器14の基板保持部15に保持させた状態
で、基板加熱機構16により半導体基板1を略300℃
に加熱した。基板温度が安定した後、有機金属原料ガス
保管容器17に保管されている有機金属原料ガスである
Ti(N(CHClをマスフローコントロ
ーラ19及びバルブ20を通じて気化器21に供給する
とともに、窒素キャリアガスをマスフローコントローラ
22及びバルブ23を通じて気化器21に供給して両ガ
スを混合する。さらに、アンモニアをマスフローコント
ローラ27及びバルブ28を通じて気化器29に供給す
る。
【0034】次に、混合ガスを気化噐21から、アンモ
ニアガスを気化噐29からシャワーヘッド24を通じ
て、容器14内の半導体基板1に供給する。このとき、
窒素キャリアガスの流量を略200sccmに、同窒素
キャリアガスにより運ばれる原料ガスTi(N(C
Clの量を略0.05g/分に、アンモ
ニアガスの流量を略50sccmに、成膜時間を5〜1
0分間に設定した条件で、窒化チタン膜12を成膜し
た。この結果、埋め込み性に優れた窒化チタン膜が成膜
され、略80%のステップカバレッジが得られた。ま
た、成膜された窒化チタン膜の比抵抗を測定したとこ
ろ、略130μΩcm以下の値が得られた。
【0035】また、膜中の残留塩素濃度を分析したとこ
ろ、略5×1017/cm3以下の微量の塩素濃度が測定
されたが、配線腐食は何ら認められなかった。ただし、
アンモニアガスを供給しなかった場合には、膜中の残留
塩素濃度は、1019/cm3のオーダが測定された。こ
れは、第1実施例に比較して基板温度が低下しているた
めと考えられる。これも、アンモニアガスの供給によ
り、上述のように減少させることができる。なお、第1
実施例よりもステップカバレッジが低下したのは、アン
モニアガスにより塩素濃度を減少した結果、成膜種の基
板表面における反応性が高くなったことに起因してい
る。要は、低い基板温度で膜質に優れた窒化チタン膜が
許容されるステップカバレッジが得られる範囲内で、ア
ンモニアガス流量又は基板温度が適宜選択される。ま
た、塩素の残留濃度を減少させるには、キャリアガスと
して水素(H2)を使用するのが有効である。
【0036】このように、この例の構成によっても、第
1実施例において述べたのと略同様の効果を得ることが
できる。これに加えて、この例によれば、窒化チタン膜
を成膜する基板温度をさらに低下させることができる。
【0037】◇第3実施例 図3のCVD装置を使用して、成膜条件を変えて窒化チ
タン膜を成膜した。この第3実施例の半導体装置の製造
方法の構成が、上述の第2実施例のそれと大きく異なる
ところは、チタンの原料ガスとしてTi(N(CH
Cl 及アンモニアを使用するにあたり、プラズ
マ源を駆動するようにした点である。すなわち、同図の
CVD装置13を用いて、図1(c)の工程で得られた
半導体基板1を容器14の基板保持部15に保持させた
状態で、第2の実施例と略同様な方法で窒化チタン膜を
成膜するにあたり、プラズマ源30を略1kwのマイク
ロ波で駆動して、プラズマ発生雰囲気中で成膜を行っ
た。この結果、埋め込み性に優れた窒化チタン膜が成膜
され、略75%のステップカバレッジが得られた。ま
た、成膜された窒化チタン膜の比抵抗を測定したとこ
ろ、プラズマにより膜質が緻密になって略100μΩc
m以下の値が得られた。
【0038】また、膜中の残留塩素濃度を分析したとこ
ろ、プラズマによって窒素ラジカルが効率よく塩素の残
留濃度を減少させる結果、略1×1017/cm3以下の
微量の塩素濃度が測定されたが、配線腐食は何ら認めら
れなかった。なお、第2実施例よりもステップカバレッ
ジが低下したのは、プラズマの影響を多少受けたためで
ある。
【0039】このように、この例の構成によっても、第
2実施例において述べたのと略同様の効果を得ることが
できる。
【0040】◇第4実施例 図3のCVD装置を使用して、成膜条件を変えて窒化チ
タン膜を成膜した。この第4実施例の半導体装置の製造
方法の構成が、上述の第1実施例のそれと大きく異なる
ところは、チタンの原料ガスとしてTi(N(CH
Clに代えてTi(N(CHCl
使用するようにした点である。すなわち、同図のCVD
装置13を用いて、図1(c)の工程で得られた半導体
基板1を容器14の基板保持部15に保持させた状態
で、基板加熱機構16により半導体基板1を略300℃
に加熱した。基板温度が安定した後、有機金属原料ガス
保管容器17に保管されている有機金属原料ガスである
Ti(N(CHClをマスフローコントロ
ーラ19及びバルブ20を通じて気化器21に供給する
とともに、窒素キャリアガスをマスフローコントローラ
22及びバルブ23を通じて気化器21に供給して両ガ
スを混合する。
【0041】次に、混合ガスを気化噐21から、アンモ
ニアガスを気化噐29からシャワーヘッド24を通じ
て、容器14内の半導体基板1に供給する。このとき、
窒素キャリアガスの流量を略200sccmに、同窒素
キャリアガスにより運ばれる原料ガスTi(N(C
322Cl2の量を略0.05g/分に、成膜時間を
5〜10分間に設定した条件で、窒化チタン膜12を成
膜した。膜中の残留塩素濃度を分析したところ、略10
19/cm3台の微量の塩素濃度が測定された。ただし、
この塩素濃度値は高いので、膜質を改善するため、次
に、基板温度を350℃に上げて、プラズマ源30を略
1kwのマイクロ波で駆動して、略10分間、アンモニ
アプラズマ処理を行った。次に、改めて、膜中の残留塩
素濃度を分析したところ、略1×1017/cm3以下の
微量の塩素濃度が測定されたが、配線腐食は何ら認めら
れなかった。また、塩素の残留濃度を減少させるには、
窒素キャリアガスと同時に、あるいは単独で水素ガスを
使用するのが有効である。このように、この例の構成に
よっても、第1実施例において述べたのと略同様の効果
を得ることができる。
【0042】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、有機金属
原料ガスに含ませるハロゲン元素は、塩素に限ることな
く、フッ素又は臭素を用いても略同様な効果を得ること
ができる。
【0043】また、基板温度は、実施例で示した例に限
らず、150〜400℃であれば、窒化チタン膜の埋め
込み性を低下させることなく、成膜することができる。
また、窒化チタン膜を成膜する対象は、コンタクトホー
ル等の接続孔に限らず、単に配線を走行させるために絶
縁膜に形成した配線埋め込み用の接続溝であってもよ
い。また、窒化チタン膜を成膜するために用いる有機金
属原料ガスは、実施例で示した例に限らず、、Ti(N
(CHX、Ti(N(CH
Ti(N(CX又はTi(N(C
(ただし、Xはハロゲン元素)で示
されるような化合物であれば、任意の材料を選択するこ
とができる。また、絶縁膜は、酸化シリコン膜に限らず
に、窒化シリコン膜、BSG(BoroSilicate Glass)膜、
PSG(Phospho Silicate Glass)膜、あるいはBPS
G(Boro-Phospho Silicate Glass)等を用いることがで
きる。
【0044】
【発明の効果】以上説明したように、この発明の半導体
装置の製造方法によれば、接続孔又は接続溝を含む半導
体基板上に、化学的気相成長法によりチタン及びハロゲ
ン元素を含む有機金属原料ガスを使用して、半導体基板
を150〜400℃で加熱して窒化チタン膜を成膜した
後、同窒化チタン膜を所望の形状にパターニングし、次
に同窒化チタン膜上に導電性材料からなる配線を形成す
るようにしたので、有機金属原料ガスを用いたCVD法
により窒化チタン膜を成膜するにあたり、基板温度が低
いという利点を維持したままで、埋め込み性及び膜質の
向上を両立させることができる。
【図面の簡単な説明】
【図1】この発明の第1実施例である半導体装置の製造
方法を工程順に示す工程図である。
【図2】同半導体装置の製造方法を工程順に示す工程図
である。
【図3】同半導体装置の製造方法の実施に使用されるC
VD装置の構成を示す構成図である。
【図4】スパッタ法による成膜方法の説明図である。
【図5】CVD法による成膜方法の説明図である。
【符号の説明】
1 半導体基板 2 素子分離領域 3 素子形成領域 4 ゲート絶縁膜 5 ゲート電極 6 サイドウォール絶縁膜 7 ソース領域 8 ドレイン領域 9 絶縁膜 10 コンタクトホール 11 チタンシリサイド 12 窒化チタン膜 13 CVD装置 14 容器(チャンバ) 15 基板保持部 16 基板加熱機構 17 有機金属原料ガス保管容器 18 保管容器加熱機構 19、22、27 マスフローコントローラ 20、23、28 バルブ 21、29 気化器 24 シャワーヘッド 25 圧力調整バルブ 26 真空ポンプ 30 プラズマ源 31 配線

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板を覆う絶縁膜の接続孔又は接
    続溝に窒化チタンからなるバリア金属膜を介して配線を
    形成する半導体装置の製造方法であって、 前記接続孔又は接続溝を含む前記半導体基板上に、化学
    的気相成長法によりチタン及びハロゲン元素を含む有機
    金属原料ガスを使用して、前記半導体基板を150〜4
    00℃で加熱して窒化チタン膜を成膜する窒化チタン膜
    成膜工程と、 前記窒化チタン膜を所望の形状にパターニングする窒化
    チタン膜パターニング工程と、 前記窒化チタン膜上に導電性材料からなる配線を形成す
    る配線形成工程とを含むことを特徴とする半導体装置の
    製造方法。
  2. 【請求項2】 半導体基板を覆う絶縁膜の接続孔又は接
    続溝に窒化チタンからなるバリア金属膜を介して配線を
    形成する半導体装置の製造方法であって、 前記接続孔又は接続溝を含む前記半導体基板上に、化学
    的気相成長法により有機金属原料ガスとしてTi(N
    (CH323X、Ti(N(CH3222、Ti
    (N(C2523X又はTi(N(C25222
    (ただし、Xはハロゲン元素)を使用して、前記半導体
    基板を150〜400℃で加熱して窒化チタン膜を成膜
    する窒化チタン膜成膜工程と、 前記窒化チタン膜を所望の形状にパターニングする窒化
    チタン膜パターニング工程と、 前記窒化チタン膜上に導電性材料からなる配線を形成す
    る配線形成工程とを含むことを特徴とする半導体装置の
    製造方法。
  3. 【請求項3】 半導体基板を覆う絶縁膜の接続孔又は接
    続溝に窒化チタンからなるバリア金属膜を介して配線を
    形成する半導体装置の製造方法であって、 前記接続孔又は接続溝を含む前記半導体基板上に、化学
    的気相成長法によりチタン及びハロゲン元素を含む有機
    金属原料ガス及び窒素化合物ガスを使用して、前記半導
    体基板を150〜400℃で加熱して窒化チタン膜を成
    膜する窒化チタン膜成膜工程と、 前記窒化チタン膜を所望の形状にパターニングする窒化
    チタン膜パターニング工程と、 前記窒化チタン膜上に導電性材料からなる配線を形成す
    る配線形成工程とを含むことを特徴とする半導体装置の
    製造方法。
  4. 【請求項4】 前記ハロゲン元素は、塩素、フッ素又は
    臭素からなることを特徴とする請求項1、2又は3記載
    の半導体装置の製造方法。
  5. 【請求項5】 前記有機金属原料ガスとして、Ti(N
    (CH323X、Ti(N(CH3222、Ti
    (N(C2523X又はTi(N(C25222
    (ただし、Xはハロゲン元素)を使用することを特徴と
    する請求項3又は4記載の半導体装置の製造方法。
  6. 【請求項6】 前記窒素化合物ガスとして、アンモニア
    ガスを使用することを特徴とする請求項3、4又は5記
    載の半導体装置の製造方法。
  7. 【請求項7】 前記窒化チタン膜成膜工程をプラズマ発
    生雰囲気中で行うことを特徴とする請求項1乃至6のい
    ずれか1に記載の半導体装置の製造方法。
JP20232198A 1998-07-16 1998-07-16 半導体装置の製造方法 Expired - Fee Related JP3248489B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20232198A JP3248489B2 (ja) 1998-07-16 1998-07-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20232198A JP3248489B2 (ja) 1998-07-16 1998-07-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000036473A JP2000036473A (ja) 2000-02-02
JP3248489B2 true JP3248489B2 (ja) 2002-01-21

Family

ID=16455618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20232198A Expired - Fee Related JP3248489B2 (ja) 1998-07-16 1998-07-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3248489B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208427B2 (en) * 2003-08-18 2007-04-24 Advanced Technology Materials, Inc. Precursor compositions and processes for MOCVD of barrier materials in semiconductor manufacturing
JP5301169B2 (ja) * 2008-01-25 2013-09-25 株式会社Adeka 金属化合物、これを含有してなる化学気相成長用原料及び金属含有薄膜の製造方法

Also Published As

Publication number Publication date
JP2000036473A (ja) 2000-02-02

Similar Documents

Publication Publication Date Title
US6903462B2 (en) Chemical vapor deposition of titanium
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
KR100313091B1 (ko) 반도체장치의 TaON 게이트절연막 형성방법
US5175017A (en) Method of forming metal or metal silicide film
US20070117382A1 (en) Method of forming a barrier layer of a semiconductor device
US5876796A (en) Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process
KR100714269B1 (ko) 반도체 소자 제조에 사용되는 금속층 형성방법
US6933021B2 (en) Method of TiSiN deposition using a chemical vapor deposition (CVD) process
JPH10308360A (ja) 半導体装置の製造方法
KR19990022508A (ko) 실리사이드를 형성하는 방법
US6602785B1 (en) Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment
JP3248489B2 (ja) 半導体装置の製造方法
KR19980042043A (ko) 반도체장치의 제조방법
JPH1167688A (ja) シリサイド材料とその薄膜およびシリサイド薄膜の製造方法
CN115769365A (zh) 改良阻挡性质的钛材料的氮化物覆盖
US6855630B1 (en) Method for making contact with a doping region of a semiconductor component
KR100379333B1 (ko) 티타늄 실리사이드막 제조방법
KR100617045B1 (ko) 반도체 소자의 베리어 금속막 형성방법
KR100826973B1 (ko) 비트라인 형성 방법
JPH0529259A (ja) 高融点金属もしくは高融点金属シリサイド膜の形成方法
KR20060032919A (ko) 플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법
KR20010003573A (ko) 반도체 소자에서 금속 배선 형성 방법
JPH0729852A (ja) 半導体装置の製造方法
JPH05102080A (ja) 半導体装置の製造方法
JP2000294517A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees