KR20060032919A - 플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법 - Google Patents

플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법 Download PDF

Info

Publication number
KR20060032919A
KR20060032919A KR1020040081935A KR20040081935A KR20060032919A KR 20060032919 A KR20060032919 A KR 20060032919A KR 1020040081935 A KR1020040081935 A KR 1020040081935A KR 20040081935 A KR20040081935 A KR 20040081935A KR 20060032919 A KR20060032919 A KR 20060032919A
Authority
KR
South Korea
Prior art keywords
gas
plasma
cvd chamber
metal layer
plasma cvd
Prior art date
Application number
KR1020040081935A
Other languages
English (en)
Inventor
이선수
이해문
지연홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040081935A priority Critical patent/KR20060032919A/ko
Priority to US11/045,061 priority patent/US20060078690A1/en
Publication of KR20060032919A publication Critical patent/KR20060032919A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽 금속막을 형성하는 화학기상증착 방법들이 제공된다. 이 방법들은 반도체기판을 플라즈마 CVD 챔버 내로 로딩시키는 것을 구비한다. 상기 플라즈마 CVD 챔버 내로 환원 가스 및 금속 소스 가스를 사전 주입시킨다(pre-inject). 상기 금속 소스 가스 및 상기 환원 가스의 사전 주입(pre-injection) 후에 상기 플라즈마 CVD 챔버 내에 제1 플라즈마를 생성시키어 상기 반도체기판 상에 오오믹 금속층을 형성한다. 상기 금속 소스 가스 및 상기 환원 가스는 상기 제1 플라즈마가 생성되는 동안 지속적으로 주입된다.

Description

플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽 금속막을 형성하는 화학기상증착 방법{Chemical vapor deposition methods of forming an ohmic layer and a barrier metal layer in a semiconductor device using plasma}
도 1은 본 발명의 실시예들에 따른 오오믹층 및 장벽 금속막을 형성하는 방법들을 설명하기 위한 공정 순서도(process flow chart)이다.
도 2 내지 도 6은 본 발명의 실시예들에 따른 오오믹층 및 장벽 금속막을 형성하는 방법들을 설명하기 위한 단면도들이다.
도 7은 본 발명의 실시예들에 따른 오오믹층 및 장벽 금속막의 형성에 사용되는 플라즈마 CVD 챔버를 도시한 개략도이다.
도 8a는 본 발명의 실시예들에 따른 플라즈마 오오믹층 및 플라즈마 장벽 금속막을 형성하는 방법들을 설명하기 위한 타이밍 다이아그램이다.
도 8b는 본 발명의 실시예들에 따른 열적 장벽 금속막(thermal barrier metal layer)을 형성하는 방법들을 설명하기 위한 타이밍 다이아그램이다.
도 9a 및 도 9b는 종래 기술에 따라 형성된 오오믹층 및 장벽 금속막을 갖는 반도체 웨이퍼의 게이트 산화막의 내압 특성(breakdown voltage characteristic)을 보여주는 웨이퍼 맵들(wafer maps)이다.
도 9c 및 도 9d는 본 발명의 실시예들에 따라 형성된 오오믹층 및 장벽 금속 막을 갖는 반도체 웨이퍼의 게이트 산화막의 내압 특성(breakdown voltage characteristic)을 보여주는 웨이퍼 맵들(wafer maps)이다.
도 10은 종래 기술 및 본 발명에 따라 형성된 오오믹층 내의 염소 함량(chlorine content)을 보여주는 AES(Auger Electron Spectroscopy) 측정결과들(measurement results)이다.
도 11은 종래기술에 따라 형성된 오오믹층을 보여주는 전자투과 현미경(Transmission Electron Microscopy; TEM) 사진이다.
도 12는 본 발명에 따라 형성된 오오믹층을 보여주는 전자투과 현미경(Transmission Electron Microscopy; TEM) 사진이다.
본 발명은 반도체소자의 제조방법들에 관한 것으로, 특히 플라즈마를 사용하여 오오믹층 및 장벽 금속막을 형성하기 위한 화학기상증착 방법들에 관한 것이다.
반도체 소자가 고집적화 됨에 따라, 모스 트랜지스터들이 점점 스케일 다운(scaled down)되고 있다. 상기 모스 트랜지스터들의 축소(shrink)는 그들의 채널 길이의 감소로 이어진다. 이 경우에, 상기 모스 트랜지스터들은 단채널 효과로부터 고통을 받을 수 있다. 따라서, 상기 단채널 효과를 피하기 위하여 상기 모스 트랜지스터들의 소오스/드레인 영역들은 얕은 접합 깊이를 갖도록 형성되어야 한다.
상기 모스 트랜지스터들은 반도체 기판에 형성되고, 상기 모스 트랜지스터들 을 갖는 기판은 층간절연막으로 덮여진다. 상기 소오스/드레인 영역들은 상기 층간 절연막을 관통하는 콘택 홀들에 의해 노출된다. 이에 더하여, 상기 모스 트랜지스터들의 게이트 전극들 또한 상기 층간 절연막을 관통하는 다른 콘택 홀들을 통하여 노출될 수 있다. 상기 콘택 홀들의 사이즈들 또한 상기 반도체 소자가 고집적화 됨에 따라 감소되고 있다. 상기 노출된 소오스/드레인 영역들은 상기 콘택 홀들을 채우는 금속배선들과 전기적으로 접속된다. 상기 금속배선들이 상기 소오스/드레인 영역들에 직접 접촉하는 경우에, 상기 금속배선들 내의 금속 원자들은 상기 불순물 영역 내로 확산될 수 있다. 그 결과, 상기 소오스/드레인 영역들의 접합 누설전류가 증가되어 상기 반도체소자의 오동작(malfunction)을 유발시킬 수 있다. 특히, 상기 소오스/드레인 영역들이 얕은 접합 깊이를 갖도록 형성되는 경우에, 상기 접합 누설전류는 더욱 심하게 증가될 수 있다. 이에 따라, 고집적 반도체소자들의 제조에 있어서, 상기 금속배선들 및 상기 소오스/드레인 영역들 사이에 상기 금속배선들 내의 금속 원자들의 확산을 차단시키는(block) 장벽 금속막이 개재된다.
상기 장벽 금속막으로 타이타늄 질화막이 널리 사용된다. 이 경우에, 상기 타이타늄 질화막은 상기 소오스/드레인 영역들과 저항성 접촉(ohmic contact)을 보이지 않는다. 이에 따라, 상기 장벽 금속막 및 상기 소오스/드레인 영역들 사이에 오오믹층이 추가로 개재될 수 있다. 상기 오오믹층으로 타이타늄막이 널리 사용된다.
상기 타이타늄막은 사염화 타이타늄(titanium quari-chloride; TiCl4) 가스 와 같은 금속 소스 가스 및 수소 가스와 같은 환원 가스(reducing gas)를 사용하여 형성된다. 이 경우에, 상기 TiCl4 가스 및 상기 수소 가스를 반응시키기 위해서는 플라즈마 CVD 공정이 요구되고, 상기 플라즈마 CVD 공정은 라디오 주파수 전력(radio frequency power)을 사용하여 실시된다. 이에 따라, 상기 타이타늄막을 형성하는 동안 상기 모스 트랜지스터들의 게이트 절연막에 플라즈마 손상(plasma damage)이 가해질 수 있고, 상기 플라즈마 손상은 상기 게이트 절연막의 내압(breakdown voltage)을 감소시키어 상기 모스 트랜지스터들의 오동작을 유발시킬 수 있다.
한편, 상기 타이타늄막 및 타이타늄 질화막을 형성하는 방법이 미국특허 제5,840,628호에 "타이타늄 질화막을 증착하기 위한 플라즈마 CVD 방법"이라는 제목으로 미야모토(Miyamoto)에 의해 개시된 바 있다. 미야모토에 따르면, 상기 타이타늄막 및 상기 타이타늄 질화막은 2.45 ㎓의 고주파(microwave) 전력을 채택하는 ECR(Electron Cyclotron Resonance) 플라즈마 CVD 기술을 사용하여 형성된다.
결과적으로, 상기 오오믹층 및 장벽 금속막을 형성하는 동안 게이트 절연막과 같은 얇은 절연막에 가해지는 플라즈마 손상을 최소화시키는 방법들이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 오오믹층 및 장벽 금속막을 형성하는 동안 반도체기판에 가해지는 플라즈마 손상을 최소화시킬 수 있는 화학기상증착 방법들을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 콘택 홀의 내벽 상에 오오믹층 및 장벽 금속막을 형성하는 동안 반도체기판에 가해지는 플라즈마 손상을 최소화시킬 수 있는 콘택 구조체의 형성방법들을 제공하는 데 있다.
본 발명의 일 양태에 따르면, 플라즈마를 사용하는 화학기상증착 방법들을 제공한다. 상기 화학기상증착 방법들은 반도체기판을 플라즈마 CVD 챔버 내로 로딩시키는 것을 포함한다. 상기 플라즈마 CVD 챔버 내로 환원 가스 및 금속 소스 가스를 사전 주입시킨다(pre-inject). 상기 금속 소스 가스 및 상기 환원 가스의 사전 주입(pre-injection) 후에 상기 플라즈마 CVD 챔버 내에 제1 플라즈마를 생성시키어 상기 반도체기판 상에 오오믹 금속층을 형성한다. 상기 금속 소스 가스 및 상기 환원 가스는 상기 제1 플라즈마가 생성되는 동안 지속적으로 주입된다.
본 발명의 몇몇 실시예들에서, 상기 환원 가스는 퍼지 가스(purging gas)와 함께 주입될 수 있다. 상기 퍼지 가스는 아르곤 가스일 수 있고, 상기 금속 소스 가스의 분압(partial pressure)은 0.009 torr일 수 있다.
다른 실시예들에서, 상기 금속 소스 가스는 상기 환원 가스보다 늦게 주입될 수 있다.
또 다른 실시예들에서, 상기 환원 가스는 수소 가스일 수 있다.
또 다른 실시예들에서, 상기 금속 소스 가스는 플라즈마 분위기 내에서 상기 환원 가스와 반응하는 할로겐 원소를 함유하는 할로겐화 금속 가스(metal halide gas)일 수 있다. 상기 환원 가스 및 상기 할로겐화 금속 가스는 각각 수소 가스 및 사염화 타이타늄(titanium quadri-chloride; TiCl4) 가스일 수 있다. 이 경우에, 상기 오오믹 금속층은 타이타늄층에 해당할 수 있다.
또 다른 실시예들에서, 상기 플라즈마 CVD 챔버 내의 상기 반도체기판은 상기 환원 가스의 주입 전에 650℃ 보다 낮은 온도로 가열될 수 있다.
또 다른 실시예들에서, 상기 금속 소스 가스는 상기 제1 플라즈마의 생성보다 적어도 5초 전에 주입될 수 있다.
또 다른 실시예들에서, 상기 제1 플라즈마는 상기 플라즈마 CVD 챔버 내에 설치된 하부전극 및 상부전극 사이에 800 와트 보다 낮은 제1 라디오 주파수 전력을 인가함으로써 생성될 수 있다.
또 다른 실시예들에서, 상기 오오믹 금속층을 형성한 후에 상기 제1 플라즈마의 생성, 상기 금속 소스 가스의 주입 및 상기 환원 가스의 주입을 중단시키고(stop), 상기 오오믹 금속층을 질화시킬 수 있다(nitrify). 상기 오오믹 금속층을 질화시키는 동안 상기 반도체기판은 650℃ 보다 낮은 온도로 지속적으로 가열될 수 있다. 상기 오오믹 금속층을 질화시키는 것은 상기 플라즈마 CVD 챔버 내로 질화 가스(nitration gas)를 주입시키는 것과 상기 플라즈마 CVD 챔버 내에 제2 플라즈마를 생성시키어 상기 오오믹 금속층을 상기 질화 가스와 반응시키는 것을 포함할 수 있다.
상기 질화 가스는 암모니아(NH3) 가스일 수 있다. 상기 제2 플라즈마는 상기 플라즈마 CVD 챔버 내에 설치된 하부전극 및 상부전극 사이에 1200 와트 보다 낮은 제2 라디오 주파수 전력을 인가함으로써 생성될 수 있다. 상기 질화 가스는 퍼지 가스와 함께 주입될 수 있다.
더 나아가서, 상기 질화된(nitrified) 오오믹 금속층 상에 장벽 금속막을 형성할 수 있다. 상기 장벽 금속막은 열적 CVD 기술을 사용하여 형성할 수 있다. 상기 장벽 금속막은 타이타늄 질화막으로 형성할 수 있다.
본 발명의 다른 양태에 따르면, 플라즈마를 사용하여 콘택 구조체를 형성하는 방법들이 제공된다. 상기 콘택 구조체를 형성하는 방법들은 반도체기판 상에 층간 절연막을 형성하는 것을 포함한다. 상기 층간 절연막을 패터닝하여 상기 반도체기판의 일 부분을 노출시키는 콘택 홀을 형성한다. 상기 콘택 홀을 갖는 기판을 플라즈마 CVD 챔버 내로 로딩시킨다. 상기 플라즈마 CVD 챔버 내의 상기 반도체기판을 650℃보다 낮은 제1 온도로 가열한다. 상기 플라즈마 CVD 챔버 내로 환원 가스 및 할로겐화 금속 가스(metal halide gas)를 사전 주입시킨다(pre-inject). 상기 할로겐화 금속 가스는 플라즈마 분위기 내에서 상기 환원 가스와 반응하는 할로겐 원소를 함유한다. 상기 할로겐화 금속 가스 및 상기 환원 가스의 사전 주입 후에 상기 플라즈마 CVD 챔버 내에 제1 플라즈마를 생성시키어 상기 콘택홀의 내벽 및 상기 층간 절연막의 상부면 상에 오오믹 금속층을 형성한다. 상기 할로겐화 금속 가스 및 상기 환원 가스는 상기 제1 플라즈마가 생성되는 동안 지속적으로 주입된다.
본 발명의 또 다른 양태에 따르면, 상기 콘택 구조체를 형성하는 방법들은 반도체기판의 소정영역에 소자분리막을 형성하여 활성영역을 한정하는 것을 포함한다. 상기 활성영역에 모스 트랜지스터를 형성한다. 상기 모스 트랜지스터는 상기 활성영역 내에 제공된 소오스 영역 및 드레인 영역과 아울러서 상기 소오스 영역 및 상기 드레인 영역 사이의 채널 영역의 상부를 가로지르는 절연된 게이트 전극을 갖도록 형성된다. 상기 모스 트랜지스터를 갖는 기판 상에 층간 절연막을 형성한다. 상기 층간 절연막을 패터닝하여 상기 게이트 전극 및 상기 소오스/드레인 영역들을 노출시키는 콘택 홀들을 형성한다. 상기 콘택 홀들을 갖는 기판을 플라즈마 CVD 챔버 내로 로딩시킨다. 상기 플라즈마 CVD 챔버 내의 상기 반도체기판을 650℃보다 낮은 제1 온도로 가열한다. 상기 플라즈마 CVD 챔버 내로 퍼지 가스 및 환원 가스를 주입한다. 상기 퍼지 가스 및 상기 환원 가스의 주입 후에 상기 플라즈마 CVD 챔버 내로 할로겐화 금속 가스를 사전 주입시킨다. 상기 할로겐화 금속 가스는 플라즈마 분위기 내에서 상기 환원 가스와 반응하는 할로겐 원소를 함유한다. 상기 할로겐화 금속 가스의 사전 주입 후에 상기 플라즈마 CVD 챔버 내에 제1 플라즈마를 생성시키어 상기 콘택 홀들의 내벽 및 상기 층간 절연막의 상부면 상에 오오믹 금속층을 형성한다. 상기 퍼지 가스, 상기 환원 가스 및 상기 할로겐화 금속 가스는 상기 제1 플라즈마가 생성되는 동안 지속적으로 주입된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예들에 따른 플라즈마 화학기상증착 기술(chemical vapor deposition technique)을 사용하여 콘택 구조체를 형성하는 방법들을 설명하기 위한 공정 순서도(process flow chart)이고, 도 2 내지 도 6은 본 발명의 실시예들에 따른 플라즈마 화학기상증착 기술(chemical vapor deposition technique)을 사용하여 콘택 구조체를 형성하는 방법들을 설명하기 위한 단면도들이다. 도 2 내지 도 6에 있어서, 참조부호들 "A" 및 "B"로 표시된 부분들은 각각 모스 트랜지스터의 채널 길이 방향 및 채널 폭 방향을 따라 도시된 단면도들이다.
또한, 도 7은 본 발명의 실시예들에 따른 플라즈마 화학기상증착 기술의 적용(application)에 사용되는 플라즈마 CVD 챔버를 도시한 개략도이다. 이에 더하여, 도 8a는 본 발명의 실시예들에 따른 플라즈마 화학기상증착 방법들을 사용하여 오오믹 금속층 및 질화된 오오믹 금속층을 형성하는 방법들을 설명하기 위한 타이밍 다이아그램이고, 도 8b는 상기 질화된 오오믹 금속층 상에 열적 CVD 장벽 금속막을 형성하는 방법들을 설명하기 위한 타이밍 다이아그램이다.
도 1 및 도 2를 참조하면, 반도체기판(21)의 소정영역에 소자분리막(23)을 형성하여 활성영역을 한정한다. 상기 반도체기판(21)은 실리콘 기판일 수 있다. 상기 활성영역 상에 게이트 절연막(25)을 형성하고 상기 게이트 절연막(25)을 갖는 기판 상에 게이트 도전막을 형성한다. 상기 게이트 도전막을 패터닝하여 상기 활성 영역의 상부를 가로지르는 절연된 게이트 전극(27a)을 형성한다. 상기 게이트 전극(27a) 및 상기 소자분리막(23)을 이온주입 마스크들로 사용하여 상기 활성영역 내로 불순물 이온들을 주입하여 서로 이격된 소오스/드레인 영역들(29)을 형성한다. 결과적으로, 상기 게이트 전극(27a)은 상기 소오스/드레인 영역들(29) 사이의 채널 영역의 상부를 가로지르도록 제공된다. 상기 게이트 전극(27a) 및 상기 소오스/드레인 영역들(29)은 모스 트랜지스터를 구성한다. 이어서, 상기 모스 트랜지스터를 갖는 기판 상에 층간 절연막(31)을 형성한다(도 1의 단계 1). 상기 층간절연막(31)은 실리콘 산화막으로 형성할 수 있다.
도 1 및 도 3을 참조하면, 상기 층간절연막(31)을 패터닝하여 상기 반도체기판, 즉 상기 소오스/드레인 영역들(29)을 노출시키는 제1 콘택 홀들(31a)을 형성한다(도 1의 단계 3). 상기 제1 콘택 홀들(31a)을 형성하는 동안 상기 게이트 전극(27a)을 노출시키는 제2 콘택 홀(31b)이 형성될 수 있다.
도 1, 도 4, 도 7 및 도 8a를 참조하면, 상기 콘택 홀들(31a, 31b)을 갖는 기판을 플라즈마 CVD 챔버(101) 내로 로딩시킨다(도 1의 단계 5). 구체적으로, 상기 콘택 홀들(31a, 31b)을 갖는 기판(W)은 상기 플라즈마 CVD 챔버(101) 내에 설치된 웨이퍼 척(wafer chuck; 103) 상으로(onto) 이동된다. 상기 웨이퍼 척(103)은 접지 전위가 인가되는 하부전극의 역할을 하도록 금속과 같은 도전 물질로 이루어져 있다. 상기 하부전극(103) 상에 상부전극(105)이 설치되어 있다. 결과적으로, 상기 상부전극(105)은 상기 기판(W) 상에 위치한다. 상기 기판(W)이 상기 웨이퍼 척(103) 상에 로딩된 후에 상기 웨이퍼 척(103)의 가장자리는 세라믹과 같은 절연 물질로 만들어진 가이드 링(R)으로 덮여질 수 있다. 이는, 후속 공정에서 플라즈마를 생성시키기 위하여 상기 상부 전극(105)에 라디오 주파수 전력을 인가하는 동안 상기 노출된 웨이퍼 척(103)을 통하여 아킹(arcing) 현상이 발생하는 것을 방지하기 위함이다.
상기 플라즈마 CVD 챔버(101) 내의 대기를 진공 펌프(도시하지 않음)를 사용하여 배출시키어(evacuate) 상기 플라즈마 CVD 챔버(101) 내의 압력을 대기압(1 atmosphere)보다 낮은 저기압으로 변환시킨다. 계속해서, 상기 하부전극(103) 내에 설치된 히터(107)를 턴온시키어 상기 기판(W)을 제1 온도로 가열시킨다. 상기 제1 온도는 650℃보다 낮은 것이 바람직하다. 예를 들면, 상기 제1 온도는 630℃일 수 있다. 이는, 상기 기판(W)의 온도가 낮으면 후속 공정에서 형성되는 오오믹 금속층의 두께 균일도가 개선되기 때문이다. 다시 말해서, 상기 기판(W)의 온도가 650℃와 동일하거나 그 보다 높으면, 상기 노출된 소오스/드레인 영역들 상에 형성되는 상기 오오믹 금속층이 응집되어(agglomerated) 불균일한 두께를 보일 수 있다. 구체적으로, 상기 기판(W)의 온도가 650℃와 동일하거나 그 보다 높으면, 상기 노출된 소오스/드레인 영역들 내의 실리콘 원자들이 상기 오오믹 금속층과 불균일하게 반응하여 상기 소오스/드레인 영역들 및 상기 오오믹 금속층 사이의 계면들에 국부적으로 응집된 금속 실리사이드막들을 형성한다.
상기 기판(W)의 온도가 제1 기간(a first duration; D1) 동안 안정화되면, 상기 플라즈마 CVD 챔버(101) 내로 환원 가스(reducing gas)를 주입한다(도 1의 단계 7). 상기 환원 가스는 퍼지 가스(purging gas)와 함께 주입될 수 있다. 상기 환 원 가스는 수소 가스일 수 있고, 상기 퍼지 가스는 아르곤 가스와 같은 불활성 가스(inert gas)일 수 있다. 즉, 상기 퍼지 가스는 운송 가스(carrier gas)의 역할을 할 수 있다. 상기 환원 가스 및 상기 퍼지 가스는 상기 플라즈마 CVD 챔버(101) 내의 압력이 일정 압력, 예컨대 5 torr의 균일한 압력을 유지하도록 주입될 수 있다. 상기 플라즈마 CVD 챔버(101) 내의 압력이 제2 기간(D2) 동안 안정화되면, 상기 플라즈마 CVD 챔버(101) 내로 금속 소스 가스(metal source gas)를 사전 주입(pre-injection)한다(도 1의 단계 9). 상기 금속 소스 가스의 사전 주입(pre-injection) 동안 상기 퍼지 가스 및 상기 환원 가스는 지속적으로 주입된다. 이와는 달리, 상기 금속 소스 가스, 퍼지 가스 및 환원 가스는 동시에 주입될 수도 있다.
본 발명의 실시예들에서, 상기 환원 가스는 수소 가스일 수 있고, 상기 금속 소스 가스는 플라즈마 분위기 내에서 상기 환원 가스와 반응하는 할로겐 원소를 함유하는 할로겐화 금속 가스(metal halide gas)일 수 있다. 예를 들면, 상기 금속 소스 가스는 염소와 같은 할로겐 원소를 함유하는 사염화 타이타늄(titanium quadri-chloride; TiCl4) 가스일 수 있다.
본 발명의 또 다른 실시예들에서, 상기 금속 소스 가스는 사염화 타이타늄 가스에 한정되지 않고 불소(F), 요오드(I) 또는 브롬(Br)과 같은 할로겐 원소를 함유하는 할로겐화 금속 가스일 수도 있다. 예를 들면, 상기 금속 소스 가스는 사불소화 타이타늄(TiF4) 가스, 사요오드화 타이타늄(TiI4) 가스 또는 사브롬화 타이타늄(TiBr4) 가스일 수 있다.
상기 금속 소스 가스, 상기 환원 가스 및 상기 퍼지 가스가 제3 기간(D3) 동안 주입된 후에 상기 플라즈마 CVD 챔버(101) 내의 상기 상부 전극(105)에 제4 기간(D4) 동안 제1 라디오 주파수 전력(a first radio frequency power)을 인가하여 상기 상부전극(105) 및 하부전극(103) 사이에 제1 플라즈마(111)를 생성시킨다(도 1의 단계 11). 상기 제1 라디오 주파수 전력은 라디오 주파수 전원(radio frequency power source; 109)을 사용하여 인가될 수 있고, 상기 금속 소스 가스, 상기 환원 가스 및 상기 퍼지 가스는 상기 제1 플라즈마(111)의 생성 동안 지속적으로 주입된다. 그 결과, 상기 제1 플라즈마(111)의 도움으로 상기 금속 소스 가스 및 상기 환원 가스가 반응하여 상기 콘택 홀들(31a, 31b)의 내벽들(inner walls) 및 상기 층간 절연막(31)의 상부면 상에 오오믹 금속층(33)이 형성된다. 상기 금속 소스 가스 및 상기 환원 가스가 각각 사염화 타이타늄(TiCl4) 가스 및 수소 가스이면, 상기 오오믹 금속층(33)은 타이타늄막에 해당할 수 있다.
한편, 상기 금속 소스 가스로서 사염화 타이타늄 가스를 사용하는 경우에, 상기 오오믹 금속층(33), 즉 타이타늄막은 염소 원자들을 함유할 수 있다. 이 경우에, 상기 타이타늄막 내의 상기 염소 원자들은 후속 공정에서 상기 콘택 홀들(31a, 31b)을 채우도록 형성되는 금속 플러그 또는 금속 배선을 부식(corrosion)시키어 콘택 불량(contact fail)을 유발시킬 수 있다. 따라서, 상기 콘택 불량을 방지하기 위해서는 상기 오오믹 금속층(33) 내의 염소 함량(chlorine content)이 감소되어야 한다. 특히, 상기 오오믹 금속층(33)의 벌크 영역 내의 염소 함량이 낮아야 한다. 이는, 상기 오오믹 금속층(33)의 표면에 잔존하는 염소원자들은 암모니아 가스와 같은 질화 가스를 사용하는 후속 공정 동안 쉽게 제거될 수 있으나, 상기 오오믹 금속층(33)의 벌크 영역 내에 잔존하는 염소 원자들은 암모니아 가스를 사용하는 후속 공정이 실시될지라도 쉽게 제거되지 않기 때문이다. 상기 오오믹 금속층(33) 내의 염소 함량을 감소시키기 위해서는 상기 염소 원자들을 함유하는 상기 금속 소스 가스의 유량이 상기 퍼지 가스의 유량 및 상기 환원 가스의 유량에 비하여 상대적으로 감소되어야 한다. 다시 말해서, 상기 금속 소스 가스의 분압(partial pressure)이 감소되어야 한다.
본 발명의 실시예들에서, 상기 퍼지 가스, 상기 환원 가스 및 상기 금속 소스 가스는 상기 금속 소스 가스의 분압(partial pressure)이 0.01 torr보다 낮도록 주입될 수 있다. 예를 들면, 상기 퍼지 가스, 상기 환원 가스 및 상기 금속 소스 가스가 각각 아르곤 가스, 수소 가스 및 사염화 타이타늄 가스이고 상기 플라즈마 CVD 챔버 내의 압력이 5 torr인 경우에, 상기 아르곤 가스, 상기 수소 가스 및 상기 사염화 타이타늄 가스는 각각 2000 sccm(Standard Cubic Centimeter per Minute)의 유량(flow rate), 4000 sccm의 유량 및 10.4 sccm의 유량으로 주입될 수 있다. 이 경우에, 상기 사염화 타이타늄 가스의 분압은 0.009 torr이다.
상기 오오믹 금속층(33)이 형성되는 동안 상기 기판(W)은 상기 제1 온도, 예를 들면, 600℃ 내지 650℃의 온도로 지속적으로 가열될 수 있다. 이 경우에, 상기 오오믹 금속층(33)이 형성되는 동안, 상기 오오믹 금속층(33) 내의 금속 원자들이 상기 실리콘 기판(21) 내의 실리콘 원자들과 반응할 수 있다. 그 결과, 상기 오오 믹 금속층(33) 및 상기 소오스/드레인 영역들(29) 사이의 계면들에 금속 실리사이드층들(33s)이 형성될 수 있다. 이에 더하여, 상기 게이트 전극(27a)이 폴리실리콘막과 같은 실리콘막으로 형성되는 경우에, 상기 금속 실리사이드층들(33s)은 상기 오오믹 금속층(33) 및 상기 게이트 전극(27a) 사이의 계면에도 형성될 수 있다. 상기 오오믹 금속층(33)이 타이타늄막일 때, 상기 금속 실리사이드층들(33s)은 타이타늄 실리사이드층(TiSix)일 수 있다.
종래기술에 따르면, 상술한 실시예들과 대조적으로 상기 금속 소스 가스가 상기 제1 플라즈마(111)의 생성과 동시에 주입된다. 이 경우에, 상기 오오믹 금속층(33)이 형성되기 전에 상기 게이트 전극(27a) 및 상기 소오스/드레인 영역들(29)은 상기 콘택 홀들(31a, 31b)을 통하여 상기 제1 플라즈마(111)에 직접적으로 노출된다. 특히, 상기 게이트 전극(27a)이 상기 제1 플라즈마(111)에 직접적으로 노출되는 경우에, 상기 게이트 절연막(25)과 같은 얇은 절연막에 안테나 효과(antenna effect)에 기인하여 플라즈마 손상이 가해질 수 있다. 이러한 플라즈마 손상은 상기 게이트 절연막(25)의 내압(breakdown voltage)을 감소시키어 반도체소자의 오동작을 유발시킨다.
그러나, 상술한 바와 같이 본 발명의 실시예들에 따르면, 상기 금속 소스 가스가 도 8a에 도시된 바와 같이 상기 제1 라디오 주파수 전력의 인가 전에 사전 주입된다. 즉, 상기 금속 소스 가스가 상기 제1 플라즈마(111)의 생성 전에 사전 주입된다. 이 경우에, 상기 제1 플라즈마(111)가 갑자기 생성될지라도, 상기 기판 (W), 즉 상기 게이트 절연막(25)이 상기 제1 플라즈마(111)에 의해 손상되는 것을 방지할 수 있다. 이는 상기 플라즈마 CVD 챔버(101) 내로 사전 주입된 상기 금속 소스 가스의 존재에 기인하는 것으로 이해될 수 있다.
상기 제1 플라즈마(111)를 생성시키기 위한 상기 제1 라디오 주파수 전력은 상기 오오믹 금속층(33)의 단차 도포성(step coverage)을 개선시키기 위하여 감소되는 것이 바람직하다. 본 발명의 실시예들에서, 상기 제1 라디오 주파수 전력은 800 와트보다 낮을 수 있다.
이에 더하여, 상기 금속 소스 가스는 상기 플라즈마 손상을 최소화시키기 위하여 상기 제1 라디오 주파수 전력의 인가보다 적어도 5초 전에 주입될 수 있다. 즉, 도 8a의 타이밍 다이아그램에서, 상기 금속 소스 가스의 사전주입 시간(pre-injection time)에 해당하는 상기 제3 기간(D3)은 적어도 5초인 것이 바람직하다.
도 1, 도 5, 도 7 및 도 8a를 참조하면, 상기 환원 가스의 주입, 상기 금속 소스 가스의 주입 및 상기 제1 라디오 주파수 전력의 인가를 중단시키어(stop) 상기 오오믹 금속층(33)의 형성을 완료한다. 이어서, 상기 퍼지 가스를 제5 기간(D5) 동안 지속적으로 주입시키어 상기 플라즈마 CVD 챔버(101) 내에 잔존하는 상기 금속 소스 가스 및 환원 가스를 제거한다. 상기 제5 기간(D5) 동안 상기 기판(W)은 상기 제1 온도로 지속적으로 가열될 수 있다.
계속해서, 상기 플라즈마 CVD 챔버(101) 내로 제6 기간(D6) 동안 질화 가스(nitration gas)를 주입시킨다. 상기 질화 가스는 암모니아(NH3) 가스일 수 있다. 상기 질화 가스가 주입되는 동안 상기 상부 전극(105)에 제2 라디오 주파수 전력을 인가하여 제2 플라즈마를 발생시킨다. 그 결과, 상기 오오믹 금속층(33)이 질화되어(nitrified) 플라즈마 금속 질화막(33n), 즉 질화된 오오믹 금속층(nitrified ohmic metal layer)을 형성한다(도 1의 단계 13). 상기 오오믹 금속층(33)이 타이타늄막인 경우에, 상기 타이타늄막은 상기 제2 플라즈마의 생성 동안 상기 질화 가스와 반응하여 타이타늄 질화막으로 변화된다.
상기 플라즈마 금속 질화막(33n)은 도 5에 도시된 바와 같이 상기 층간 절연막(31)의 상부면, 상기 콘택 홀들(31a, 31b)의 측벽들 및 상기 콘택 홀들(31a, 31b)의 바닥면들 상에서 각각 제1 두께(T1), 제2 두께(T2) 및 제3 두께(T3)를 갖는다. 상기 제3 두께(T3)는 상기 금속 실리사이드층들(33s)의 두께를 포함한다. 상기 제2 라디오 주파수 전력이 인가되는 동안, 상기 플라즈마 CVD 챔버(101) 내로 상기 퍼지 가스가 상기 질화 가스와 함께 지속적으로 주입될 수 있고 상기 기판(W)은 상기 제1 온도로 지속적으로 가열될 수 있다.
본 발명의 실시예들에서, 상기 제2 라디오 주파수 전력은 상기 플라즈마 금속 질화막(33n)의 단차 도포성(step coverage)을 개선시키기 위하여 1200 와트보다 낮은 것이 바람직하다. 여기서, 상기 플라즈마 금속 질화막(33n)의 단차 도포성은 바닥 단차 도포성(bottom step coverage; SCB) 및 측벽 단차 도포성(sidewall step coverage; SCS)로 구별될 수 있다. 상기 바닥 단차 도포성(SCB)은 상기 제1 두께(T1)에 대한 상기 제2 두께(T2)의 비율(T2/T1)을 나타내고, 상기 측벽 단차 도포성 (SCS)은 상기 제1 두께(T1)에 대한 상기 제3 두께(T3)의 비율(T3/T1)을 나타낸다.
상기 제2 라디오 주파수 전력의 공급 및 상기 질화 가스의 주입을 중단시키어 상기 플라즈마 금속 질화막(33n)의 형성을 완료한다. 이어서, 상기 퍼지가스를 제7 기간(D7) 동안 지속적으로 주입하여 상기 플라즈마 CVD 챔버(101) 내에 잔존하는 상기 질화 가스를 완전히 배출시킨다(exhaust).
도 1, 도 6 및 도 8b를 참조하면, 상기 플라즈마 금속 질화막(33n)을 갖는 반도체기판을 열적 CVD 챔버(thermal CVD chamber; 도시하지 않음) 내로 로딩시킨다(도 1의 단계 15). 이어서, 상기 열적 CVD 챔버 내의 상기 반도체기판 상에 열적 CVD 금속 질화막, 즉 장벽 금속막(35n)을 형성한다(도 1의 단계 17). 상기 장벽 금속막(35n)은 상기 플라즈마 금속 질화막(33n)을 갖는 기판을 650℃보다 높은 제2 온도로 가열시키고 상기 열적 CVD 챔버 내로 퍼지 가스, 금속 소스 가스 및 질화 가스를 주입시킴으로써 형성될 수 있다. 상기 기판은 히터를 사용하여 가열될 수 있다.
상기 퍼지 가스는 상기 플라즈마 금속 질화막(33n)을 갖는 기판이 제8 기간(D8) 동안 가열되어 안정화된 온도를 유지한 후에 주입될 수 있다. 상기 퍼지 가스로서 질소 가스가 사용될 수 있다. 또한, 상기 금속 소스 가스 및 상기 질화 가스는 상기 퍼지 가스가 제9 기간(D9) 동안 공급된 후에 주입될 수 있다. 상기 금속 소스 가스 및 상기 질화 가스는 제10 기간(D10) 동안 주입되어 서로 열적으로 반응한다. 그 결과, 상기 플라즈마 금속 질화막(33n) 상에 상기 장벽 금속막(35n)이 균 일하게 형성된다. 상기 상기 금속 소스 가스 및 상기 질화 가스가 주입되는 동안, 상기 퍼지 가스는 지속적으로 주입될 수 있고 상기 반도체기판은 상기 제2 온도를 유지하도록 지속적으로 가열될 수 있다. 이어서, 상기 금속 소스 가스의 주입 및 상기 질화 가스의 주입을 중단(stop)시키어 상기 장벽 금속막(35n)의 형성을 완료한다. 상기 퍼지 가스를 제11 기간(D11) 동안 지속적으로 주입하여 상기 열적 CVD 챔버 내에 잔존하는 상기 금속 소스 가스 및 질화 가스를 퍼지시킨다.
본 발명의 실시예들에서, 상기 제2 온도는 700℃의 고온일 수 있고, 상기 금속 소스 가스 및 상기 질화 가스는 각각 사염화 타이타늄(TiCl4) 가스 및 암모니아 가스일 수 있다. 이 경우에, 상기 장벽 금속막(35n)은 타이타늄 질화막에 해당한다.
상기 장벽 금속막(35n)은 상술한 바와 같이 열적 CVD 기술을 사용하여 형성되므로, 상기 장벽 금속막(35n)은 상기 플라즈마 금속 질화막(33n) 상에 균일하게 그리고 콘포말하게(uniformly and conformably) 형성될 수 있다. 따라서, 상기 플라즈마 금속 질화막(33n)의 형성 동안 불균일한 플라즈마 반응에 기인하여 상기 오오믹 금속층(33)이 국부적으로 잔존할지라도, 상기 장벽 금속막(35n)은 상기 국부적 오오믹 금속층(local ohmic metal layer)을 포함하는 상기 플라즈마 금속 질화막(33n)의 전면을 완전히 덮도록 형성될 수 있다.
계속해서, 상기 장벽 금속막(35n)을 갖는 기판 상에 당업자에에 잘 알려진 방법을 사용하여 텅스텐막, 알루미늄막 또는 구리막과 같은 금속막(37)을 형성하고 상기 금속막을 패터닝하여 배선(도시하지 않음)을 형성한다.
<실험예들; examples>
먼저, 실리콘 기판 상에 층간 절연막을 26000Å의 두께로 형성하였다. 상기 층간 절연막은 실리콘 산화막으로 형성하였다. 이어서, 상기 층간 절연막을 패터닝하여 상기 실리콘 기판을 노출시키는 콘택 홀들을 형성하였다. 상기 콘택 홀들은 17의 종횡비(aspect ratio)를 갖도록 형성되었다. 상기 콘택 홀들을 갖는 기판 상에 오오믹 금속층 및 플라즈마 금속 질화막을 다음의 [표 1]에 기재된 공정 조건들을 사용하여 제작하였다.
공정 파라미터들 시료 A 시료 B 시료 C 시료 D 시료 E 시료 F 시료 G
기판 온도 650℃
퍼지가스 유량 2000sccm(Ar 가스)
환원가스 유량 4000sccm(H2 가스)
금속소스 가스 유량 12sccm(TiCl4 가스; 제1 RF 전력의 인가와 동시에 주입)
제1 RF 전력 450W 450W 450W 600W 600W 800W 1200W
질화가스 유량 1500sccm(NH3 가스)
제2 RF 전력(50초) 500W 800W 1200W 500W 1200W 1200W 1200W
산화막 상에서의 오오믹 금속층 두께 100Å(Ti막)
챔버 압력 5torr
상기 [표 1]에 기재된 공정 조건들을 사용하여 형성된 플라즈마 타이타늄 질화막들(plasma TiN layers)의 측벽 단차 도포성(sidewall step coverage; SCS) 및 바닥 단차 도포성(bottom step coverage; SCB)의 측정결과들(measurement results)이 다음의 [표 2]에 요약되었다.
단차 도포성 시료 A 시료 B 시료 C 시료 D 시료 E 시료 F 시료 G
SCS(%) 82.9 78.4 74.8 78.9 71.9 79.4 79.0
SCB(%) 132.1 118.8 122.5 128.3 113.3 109.0 89.8
상기 [표 1] 및 [표 2]로부터 알 수 있듯이, 상기 플라즈마 금속 질화막(타이타늄 질화막)의 단차 도포성은 상기 오오믹 금속층(타이타늄막)을 형성하기 위한 제1 RF 전력 및 상기 플라즈마 금속 질화막(타이타늄 질화막)을 형성하기 위한 제2 RF 전력의 감소에 따라 증가하였다.
도 9a 및 도 9b는 종래 기술에 따른 플라즈마 화학기상증착 방법들을 사용하여 제작된 시료들의 게이트 산화막 내압(gate oxide breakdown voltage)의 측정 결과들을 보여주는 웨이퍼 맵들(wafer maps)이고, 도 9c 및 도 9d는 본 발명의 실시예들에 따른 플라즈마 화학기상증착 방법들을 사용하여 제작된 시료들의 게이트 산화막 내압(gate oxide breakdown voltage)의 측정 결과들을 보여주는 웨이퍼 맵들(wafer maps)이다. 도 9a 내지 도 9d에서, 참조부호 "FC"로 표시된 칩들은 비정상적인(abnormal) 게이트 산화막 내압들을 보여주는 불량 칩들(failed chips)에 해당한다. 여기서, 상기 비정상적인 게이트 산화막 내압들은 정상적인 게이트 산화막 내압들보다 낮은 전압들에 해당한다. 즉, 상기 불량 칩들은 상기 게이트 전극들에 상기 정상적인 게이트 산화막 내압이 인가될 때 수 ㎂(several micro-ampere)보다 큰 누설전류를 보이는 칩들에 해당한다.
도 9a 내지 도 9d의 측정결과들을 보여주는 시료들은 게이트 산화막 통합 테스트 패턴(gate oxide integration test pattern; GOI test pattern)을 갖는 실리콘 웨이퍼들에 다음의 [표 3]에 기재된 공정 조건들을 적용하여 제작되었다. 상기 게이트 산화막 통합 테스트 패턴은 복수개의 칩 영역들을 갖는 실리콘 웨이퍼들에 소자분리막을 형성하여 상기 각 칩 영역들 내에 복수개의 활성영역들을 한정하고 상기 활성영역들 상에 게이트 산화막들 및 게이트 전극들을 차례로 형성함으로써 제작되었다. 상기 소자분리막은 6000Å의 두께를 갖는 실리콘 산화막으로 형성하였고, 상기 게이트 산화막은 40Å의 두께를 갖는 열산화막으로 형성하였다. 또한, 상기 게이트 전극은 4000Å의 두께를 갖는 폴리실리콘막으로 형성하였다. 상기 폴리실리콘 게이트 전극은 25 ohm/sq.의 면저항(sheet resistance)을 갖도록 도우핑되었다.
타이타늄막 증착 플라즈마 TiN막 형성 열적 TiN막 증착
기판 온도 650℃ 650℃ 700℃
Ar 가스 유량 2000sccm 2000sccm -
H2 가스 유량 4000sccm - -
TiCl4 가스 유량 12sccm - 10sccm/60sccm
RF 전력 800W 1200W(50초) -
NH3 가스 유량 - 1500sccm 60sccm
산화막 상에서의 타이타늄막 두께 85Å - -
N2 가스 - - 510sccm
도 9a의 웨이퍼 맵 결과들을 보여주는 시료들은 상기 타이타늄막의 증착에 사용되는 RF 전력(즉, 제1 RF 전력)을 상기 타이타늄막의 증착에 사용되는 사염화 타이타늄 가스의 주입보다 5초 일찍 인가함으로써 제작되었다. 다시 말해서, 도 9a의 시료들의 제조에 있어서, 도 8a에 보여진 타이밍 다이아그램의 상기 제3 기간(D3)은 -5초이었다. 또한, 도 9b의 시료들의 제조에 있어서, 상기 제3 기간(D3)은 0초이었다. 즉, 상기 도 9b의 시료들의 제조에 있어서, 상기 사염화 타이타늄 가스의 주입은 상기 제1 RF 전력의 인가와 동시에 진행되었다.
한편, 도 9c의 시료들의 제조에 있어서, 상기 제3 기간(D3)은 +2초이었다. 이에 더하여, 도 9d의 시료들의 제조에 있어서, 상기 제3 기간(D3)은 +5초이었다. 즉, 도 9c 및 도 9d의 시료들은 상기 타이타늄막의 증착에 사용되는 사염화 타이타늄 가스를 상기 타이타늄막의 증착에 사용되는 RF 전력(즉, 제1 RF 전력)의 인가보다 일찍 주입함으로써 제작되었다.
도 9a 내지 도 9d로부터 알 수 있듯이, 본 발명의 실시예들에 따른 플라즈마 화학기상증착 방법들을 사용하여 제작된 시료들의 게이트 산화막은 종래기술에 따라 제작된 시료들의 게이트 산화막에 비하여 현저히 개선된 내압 특성을 보였다. 즉, 상기 사염화 타이타늄 가스의 사전주입 시간(pre-injection time; 도 8a의 제3 기간(D3)에 해당)이 증가되었을 때, 상기 불량 칩들(FC)의 개수가 감소하였다. 특히, 상기 사염화 타이타늄 가스의 사전주입 시간(D3)이 +5초이었을 때, 도 9d에 도시된 바와 같이 어떠한 불량 칩도 발생하지 않았다. 결과적으로, 상기 게이트 산화막의 내압 특성을 개선시키기 위해서는 타이타늄막(즉, 오오믹 금속층)의 증착에 사용되는 상기 사염화 타이타늄 가스가 상기 타이타늄막의 증착에 사용되는 RF 전력의 인가보다 더 일찍 주입되는 것이 바람직하다.
도 10은 종래기술 및 본 발명에 따라 제작된 시료들의 타이타늄막들 및 플라즈마 TiN막들 내의 염소 함량들(chlorine contents)을 도시한 AES(Auger Electron Spectroscopy) 측정결과들이다. 도 10에 있어서, 가로축은 상기 타이타늄막들 및 플라즈마 TiN막들에 대한 스퍼터 식각 시간(sputter etch time; TS)을 나타내고, 세 로축은 상기 스퍼터 식각 시간(TS)에 상응하는 깊이에서의 염소원자 농도(chlorine atom concentration; Ca)를 나타낸다. 또한, 도 10에 있어서, 참조번호 "151"에 의해 표시된 곡선들은 종래기술에 따라 제작된 시료들의 AES 측정결과들에 해당하고, 참조번호 "153"에 의해 표시된 곡선들은 본 발명에 따라 제작된 시료들의 AES 측정결과들에 해당한다.
도 10의 측정결과들을 보여주는 타이타늄막들 및 플라즈마 TiN막들은 실리콘 기판들 상에 다음의 [표 4]에 기재된 공정 조건들을 사용하여 제작되었다.
공정 파라미터 종래 기술 본 발명
플라즈마 Ti막 플라즈마 TiN막 플라즈마 Ti막 플라즈마 TiN막
기판 온도 650℃ 630℃
Ar 가스 유량 2000sccm 2000sccm 2000sccm 2000sccm
H2 가스 유량 4000sccm - 4000sccm -
TiCl4 가스 유량 12sccm - 10.4sccm -
RF 전력 800W 1200W(50초) 450W 500W(50초)
NH3 가스 유량 - 1500sccm - 1500sccm
산화막 상의 Ti막 두께 85Å - 85Å -
TiCl4 가스의 주입 시점 (starting point) RF 전력의 인가와 동시에 주입 - 사전주입(5초) -
상기 표 4 및 도 10으로부터 알 수 있듯이, 본 발명에 따라 제작된 타이타늄막들 및 플라즈마 TiN막들 내의 염소함량들은 그들의 벌크 영역들 내에서 현저히 감소되었다. 예를 들면, 종래기술에 따라 제작된 타이타늄막들 및 플라즈마 TiN막들은 2분의 스퍼터 식각 시간(TS)에 해당하는 깊이에서 약 2.0 내지 4.5%의 높은 염소 함량들을 보였고, 본 발명에 따라 제작된 타이타늄막들 및 플라즈마 TiN막들은 2분의 스퍼터 식각 시간(TS)에 해당하는 깊이에서 약 0.5%의 낮은 염소 함량들을 보 였다.
도 11은 종래기술에 따라 제작된 타이타늄막(타이타늄 실리사이드막을 포함)의 전자투과 현미경(Transmission Electron Microscope; TEM) 사진이고, 도 12는 본 발명에 따라 제작된 타이타늄막(타이타늄 실리사이드막을 포함)의 전자투과 현미경 사진이다. 도 11 및 도 12에 보여진 시료들은 상기 [표 4]에 기재된 것과 동일한 공정 조건들을 사용하여 제작되었다.
도 11 및 도 12로부터 알 수 있듯이, 종래기술에 따라 제작된 타이타늄 실리사이드막은 국부적으로 응집되어(agglomerated) 불균일한 두께를 보였다. 이에 반하여, 본 발명에 따라 제작된 타이타늄 실리사이드막은 종래기술에 비하여 상대적으로 더욱 균일한 두께를 보였다.
상술한 바와 같이 본 발명의 실시예들에 따르면, 반도체 기판 상에 오오믹 금속층을 형성하기 위한 RF 전력의 인가 전에 금속 소스 가스를 사전주입(pre-inject)시킨다. 그 결과, 상기 반도체기판에 인가되는 플라즈마 손상을 최소화시킬 수 있다.

Claims (54)

  1. 반도체기판을 플라즈마 CVD 챔버 내로 로딩시키는 것과,
    상기 플라즈마 CVD 챔버 내로 환원 가스 및 금속 소스 가스를 사전 주입시키는 것(pre-injecting)과,
    상기 금속 소스 가스 및 상기 환원 가스의 사전 주입(pre-injection) 후에 상기 플라즈마 CVD 챔버 내에 제1 플라즈마를 생성시키어 상기 반도체기판 상에 오오믹 금속층을 형성하는 것을 포함하되, 상기 금속 소스 가스 및 상기 환원 가스는 상기 제1 플라즈마가 생성되는 동안 지속적으로 주입되는 화학기상증착 방법.
  2. 제 1 항에 있어서,
    상기 환원 가스는 퍼지 가스(purging gas)와 함께 주입되는 것을 특징으로 하는 화학기상증착 방법.
  3. 제 2 항에 있어서,
    상기 퍼지 가스는 아르곤 가스인 것을 특징으로 하는 화학기상증착 방법.
  4. 제 1 항에 있어서,
    상기 금속 소스 가스는 상기 환원 가스보다 늦게 주입되는 것을 특징으로 하는 화학기상증착 방법.
  5. 제 1 항에 있어서,
    상기 환원 가스는 수소 가스인 것을 특징으로 하는 화학기상증착 방법.
  6. 제 1 항에 있어서,
    상기 금속 소스 가스는 플라즈마 분위기 내에서 상기 환원 가스와 반응하는 할로겐 원소를 함유하는 할로겐화 금속 가스(metal halide gas)인 것을 특징으로 하는 화학기상증착 방법.
  7. 제 6 항에 있어서,
    상기 환원 가스 및 상기 할로겐화 금속 가스는 각각 수소 가스 및 사염화 타이타늄(titanium quadri-chloride; TiCl4) 가스이고, 상기 오오믹 금속층은 타이타늄층인 것을 특징으로 하는 화학기상증착 방법.
  8. 제 2 항에 있어서,
    상기 금속 소스 가스의 분압(partial pressure)은 0.009 torr인 것을 특징으로 하는 화학기상증착 방법.
  9. 제 1 항에 있어서,
    상기 플라즈마 CVD 챔버 내의 상기 반도체기판은 상기 환원 가스의 주입 전에 650℃ 보다 낮은 온도로 가열되는 것을 특징으로 하는 화학기상증착 방법.
  10. 제 1 항에 있어서,
    상기 금속 소스 가스는 상기 제1 플라즈마의 생성보다 적어도 5초 전에 주입되는 것을 특징으로 하는 화학기상증착 방법.
  11. 제 1 항에 있어서,
    상기 제1 플라즈마는 상기 플라즈마 CVD 챔버 내에 설치된 하부전극 및 상부전극 사이에 800 와트 보다 낮은 제1 라디오 주파수 전력을 인가함으로써 생성되는 것을 특징으로 하는 화학기상증착 방법.
  12. 제 1 항에 있어서,
    상기 오오믹 금속층을 형성한 후에, 상기 제1 플라즈마의 생성, 상기 금속 소스 가스의 주입 및 상기 환원 가스의 주입을 중단시키는 것(stopping)과,
    상기 오오믹 금속층을 질화시키는 것(nitrifying)을 더 포함하는 것을 특징으로 하는 화학기상증착 방법.
  13. 제 12 항에 있어서,
    상기 오오믹 금속층을 질화시키는 동안 상기 반도체기판은 650℃ 보다 낮은 온도로 지속적으로 가열되는 것을 특징으로 하는 화학기상증착 방법.
  14. 제 12 항에 있어서, 상기 오오믹 금속층을 질화시키는 것은
    상기 플라즈마 CVD 챔버 내로 질화 가스(nitration gas)를 주입시키는 것과,
    상기 플라즈마 CVD 챔버 내에 제2 플라즈마를 생성시키어 상기 오오믹 금속층을 상기 질화 가스와 반응시키는 것을 포함하는 것을 특징으로 하는 화학기상증착 방법.
  15. 제 14 항에 있어서,
    상기 질화 가스는 암모니아(NH3) 가스인 것을 특징으로 하는 화학기상증착 방법.
  16. 제 14 항에 있어서,
    상기 제2 플라즈마는 상기 플라즈마 CVD 챔버 내에 설치된 하부전극 및 상부전극 사이에 1200 와트 보다 낮은 제2 라디오 주파수 전력을 인가함으로써 생성되는 것을 특징으로 하는 화학기상증착 방법.
  17. 제 14 항에 있어서,
    상기 질화 가스는 퍼지 가스와 함께 주입되는 것을 특징으로 하는 화학기상 증착 방법.
  18. 제 12 항에 있어서,
    상기 질화된(nitrified) 오오믹 금속층 상에 장벽 금속막을 형성하는 것을 더 포함하는 것을 특징으로 하는 화학기상증착 방법.
  19. 제 18 항에 있어서,
    상기 장벽 금속막은 열적 CVD 기술을 사용하여 형성하는 것을 특징으로 하는 화학기상증착 방법.
  20. 제 18 항에 있어서,
    상기 장벽 금속막은 타이타늄 질화막으로 형성하는 것을 특징으로 하는 화학기상증착 방법.
  21. 반도체기판 상에 층간 절연막을 형성하는 것과,
    상기 층간 절연막을 패터닝하여 상기 반도체기판의 일 부분을 노출시키는 콘택 홀을 형성하는 것과,
    상기 콘택 홀을 갖는 기판을 플라즈마 CVD 챔버 내로 로딩시키는 것과,
    상기 플라즈마 CVD 챔버 내의 상기 반도체기판을 650℃보다 낮은 제1 온도로 가열하는 것과,
    상기 플라즈마 CVD 챔버 내로 환원 가스 및 할로겐화 금속 가스(metal halide gas)를 사전 주입시키되(pre-injecting), 상기 할로겐화 금속 가스는 플라즈마 분위기 내에서 상기 환원 가스와 반응하는 할로겐 원소를 함유하고,
    상기 할로겐화 금속 가스 및 상기 환원 가스의 사전 주입 후에 상기 플라즈마 CVD 챔버 내에 제1 플라즈마를 생성시키어 상기 콘택홀의 내벽 및 상기 층간 절연막의 상부면 상에 오오믹 금속층을 형성하는 것을 포함하되, 상기 할로겐화 금속 가스 및 상기 환원 가스는 상기 제1 플라즈마가 생성되는 동안 지속적으로 주입되는 콘택 구조체 형성방법.
  22. 제 21 항에 있어서,
    상기 제1 온도는 630℃인 것을 특징으로 하는 콘택 구조체 형성방법.
  23. 제 21 항에 있어서,
    상기 환원 가스는 퍼지 가스와 함께 주입되는 것을 특징으로 하는 콘택 구조체 형성방법.
  24. 제 23 항에 있어서,
    상기 퍼지 가스는 아르곤 가스인 것을 특징으로 하는 콘택 구조체 형성방법.
  25. 제 21 항에 있어서,
    상기 할로겐화 금속 가스는 상기 환원 가스보다 늦게 주입되는 것을 특징으로 하는 콘택 구조체 형성방법.
  26. 제 21 항에 있어서,
    상기 환원 가스 및 상기 할로겐화 금속 가스는 각각 수소 가스 및 사염화 타이타늄(TiCl4) 가스이고, 상기 오오믹 금속층은 타이타늄막인 것을 특징으로 하는 콘택 구조체 형성방법.
  27. 제 23 항에 있어서,
    상기 할로겐화 금속 가스의 분압은 0.009 torr인 것을 특징으로 하는 콘택 구조체 형성방법.
  28. 제 21 항에 있어서,
    상기 할로겐화 금속 가스는 상기 제1 플라즈마의 생성보다 적어도 5초 전에 주입되는 것을 특징으로 하는 콘택 구조체 형성방법.
  29. 제 21 항에 있어서,
    상기 제1 플라즈마는 상기 플라즈마 CVD 챔버 내에 설치된 하부전극 및 상부전극 사이에 600 와트 보다 낮은 제1 라디오 주파수 전력을 인가함으로써 생성되는 것을 특징으로 하는 콘택 구조체 형성방법.
  30. 제 21 항에 있어서,
    상기 오오믹 금속층을 형성한 후에, 상기 제1 플라즈마의 생성, 상기 할로겐화 금속 가스의 주입 및 상기 환원 가스의 주입을 중단시키는 것과,
    상기 반도체기판 상의 상기 오오믹 금속층을 질화시키는 것(nitrifying)을 더 포함하는 것을 특징으로 하는 콘택 구조체 형성방법.
  31. 제 30 항에 있어서,
    상기 오오믹 금속층을 질화시키는 동안 상기 반도체기판은 630℃의 온도로 지속적으로 가열되는 것을 특징으로 하는 콘택 구조체 형성방법.
  32. 제 30 항에 있어서, 상기 오오믹 금속층을 질화시키는 것은
    상기 플라즈마 CVD 챔버 내로 질화 가스(nitration gas)를 주입시키는 것과,
    상기 플라즈마 CVD 챔버 내에 제2 플라즈마를 생성시키어 상기 오오믹 금속층을 상기 질화 가스와 반응시키는 것을 포함하는 것을 특징으로 하는 콘택 구조체 형성방법.
  33. 제 32 항에 있어서,
    상기 질화 가스는 암모니아(NH3) 가스인 것을 특징으로 하는 콘택 구조체 형성방법.
  34. 제 32 항에 있어서,
    상기 제2 플라즈마는 상기 플라즈마 CVD 챔버 내에 설치된 하부전극 및 상부전극 사이에 800 와트 보다 낮은 제2 라디오 주파수 전력을 인가함으로써 생성되는 것을 특징으로 하는 콘택 구조체 형성방법.
  35. 제 32 항에 있어서,
    상기 질화 가스는 퍼지 가스와 함께 주입되는 것을 특징으로 하는 콘택 구조체 형성방법.
  36. 제 30 항에 있어서,
    상기 질화된(nitrified) 오오믹 금속층 상에 장벽 금속막을 형성하는 것을 더 포함하는 것을 특징으로 하는 콘택 구조체 형성방법.
  37. 제 36 항에 있어서,
    상기 장벽 금속막은 열적 CVD 기술을 사용하여 형성하는 것을 특징으로 하는 콘택 구조체 형성방법.
  38. 제 36 항에 있어서,
    상기 장벽 금속막은 타이타늄 질화막으로 형성하는 것을 특징으로 하는 콘택 구조체 형성방법.
  39. 반도체기판의 소정영역에 소자분리막을 형성하여 활성영역을 한정하는 것과,
    상기 활성영역에 모스 트랜지스터를 형성하되, 상기 모스 트랜지스터는 상기 활성영역 내에 제공된 소오스 영역 및 드레인 영역과 아울러서 상기 소오스 영역 및 상기 드레인 영역 사이의 채널 영역의 상부를 가로지르는 절연된 게이트 전극을 갖도록 형성되고,
    상기 모스 트랜지스터를 갖는 기판 상에 층간 절연막을 형성하는 것과,
    상기 층간 절연막을 패터닝하여 상기 게이트 전극 및 상기 소오스/드레인 영역들을 노출시키는 콘택 홀들을 형성하는 것과,
    상기 콘택 홀들을 갖는 기판을 플라즈마 CVD 챔버 내로 로딩시키는 것과,
    상기 플라즈마 CVD 챔버 내의 상기 반도체기판을 650℃보다 낮은 제1 온도로 가열하는 것과,
    상기 플라즈마 CVD 챔버 내로 퍼지 가스 및 환원 가스를 주입하는 것과,
    상기 퍼지 가스 및 상기 환원 가스의 주입 후에 상기 플라즈마 CVD 챔버 내로 할로겐화 금속 가스를 사전 주입시키되, 상기 할로겐화 금속 가스는 플라즈마 분위기 내에서 상기 환원 가스와 반응하는 할로겐 원소를 함유하고,
    상기 할로겐화 금속 가스의 사전 주입 후에 상기 플라즈마 CVD 챔버 내에 제1 플라즈마를 생성시키어 상기 콘택 홀들의 내벽 및 상기 층간 절연막의 상부면 상에 오오믹 금속층을 형성하는 것을 포함하되, 상기 퍼지 가스, 상기 환원 가스 및 상기 할로겐화 금속 가스는 상기 제1 플라즈마가 생성되는 동안 지속적으로 주입되는 콘택 구조체 형성방법.
  40. 제 39 항에 있어서,
    상기 제1 온도는 630℃인 것을 특징으로 하는 콘택 구조체 형성방법.
  41. 제 39 항에 있어서,
    상기 퍼지 가스는 아르곤 가스인 것을 특징으로 하는 콘택 구조체 형성방법.
  42. 제 39 항에 있어서,
    상기 환원 가스 및 상기 할로겐화 금속 가스는 각각 수소 가스 및 사염화 타이타늄(TiCl4) 가스이고, 상기 오오믹 금속층은 타이타늄막인 것을 특징으로 하는 콘택 구조체 형성방법.
  43. 제 42 항에 있어서,
    상기 사염화 타이타늄 가스의 분압은 0.009 torr인 것을 특징으로 하는 콘택 구조체 형성방법.
  44. 제 39 항에 있어서,
    상기 할로겐화 금속 가스는 상기 제1 플라즈마의 생성보다 적어도 5초 전에 주입되는 것을 특징으로 하는 콘택 구조체 형성방법.
  45. 제 39 항에 있어서,
    상기 제1 플라즈마는 상기 플라즈마 CVD 챔버 내에 설치된 하부전극 및 상부전극 사이에 450 와트의 라디오 주파수 전력을 인가함으로써 생성되는 것을 특징으로 하는 콘택 구조체 형성방법.
  46. 제 39 항에 있어서,
    상기 오오믹 금속층을 형성한 후에, 상기 제1 플라즈마의 생성, 상기 할로겐화 금속 가스의 주입 및 상기 환원 가스의 주입을 중단시키는 것과,
    상기 반도체기판 상의 상기 오오믹 금속층을 질화시키는 것(nitrifying)을 더 포함하는 것을 특징으로 하는 콘택 구조체 형성방법.
  47. 제 46 항에 있어서,
    상기 오오믹 금속층을 질화시키는 동안 상기 반도체기판은 630℃의 온도로 지속적으로 가열되는 것을 특징으로 하는 콘택 구조체 형성방법.
  48. 제 46 항에 있어서, 상기 오오믹 금속층을 질화시키는 것은
    상기 플라즈마 CVD 챔버 내로 질화 가스(nitration gas)를 주입시키는 것과,
    상기 플라즈마 CVD 챔버 내에 제2 플라즈마를 생성시키어 상기 오오믹 금속층을 상기 질화 가스와 반응시키는 것을 포함하는 것을 특징으로 하는 콘택 구조체 형성방법.
  49. 제 48 항에 있어서,
    상기 질화 가스는 암모니아(NH3) 가스인 것을 특징으로 하는 콘택 구조체 형성방법.
  50. 제 48 항에 있어서,
    상기 제2 플라즈마는 상기 플라즈마 CVD 챔버 내에 설치된 하부전극 및 상부전극 사이에 500 와트의 라디오 주파수 전력을 인가함으로써 생성되는 것을 특징으로 하는 콘택 구조체 형성방법.
  51. 제 48 항에 있어서,
    상기 질화 가스는 상기 퍼지 가스와 함께 주입되는 것을 특징으로 하는 콘택 구조체 형성방법.
  52. 제 46 항에 있어서,
    상기 질화된(nitrified) 오오믹 금속층 상에 장벽 금속막을 형성하는 것을 더 포함하는 것을 특징으로 하는 콘택 구조체 형성방법.
  53. 제 52 항에 있어서,
    상기 장벽 금속막은 플라즈마의 도움 없이 열적 CVD 기술을 사용하여 타이타늄 질화막으로 형성하는 것을 특징으로 하는 콘택 구조체 형성방법.
  54. 제 53 항에 있어서,
    상기 타이타늄 질화막을 형성하는 동안 상기 반도체기판은 700℃의 온도로 가열되는 것을 특징으로 하는 콘택 구조체 형성방법.
KR1020040081935A 2004-10-13 2004-10-13 플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법 KR20060032919A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040081935A KR20060032919A (ko) 2004-10-13 2004-10-13 플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법
US11/045,061 US20060078690A1 (en) 2004-10-13 2005-01-31 Plasma chemical vapor deposition methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040081935A KR20060032919A (ko) 2004-10-13 2004-10-13 플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법

Publications (1)

Publication Number Publication Date
KR20060032919A true KR20060032919A (ko) 2006-04-18

Family

ID=36145697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040081935A KR20060032919A (ko) 2004-10-13 2004-10-13 플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법

Country Status (2)

Country Link
US (1) US20060078690A1 (ko)
KR (1) KR20060032919A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100636022B1 (ko) * 2005-04-08 2006-10-18 삼성전자주식회사 반도체 장치의 박막 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법.
JP5409790B2 (ja) * 2008-09-04 2014-02-05 ウォニク アイピーエス カンパニ リミテッド 多層金属薄膜製造方法及びその製造装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137367A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
US6841203B2 (en) * 1997-12-24 2005-01-11 Tokyo Electron Limited Method of forming titanium film by CVD
US6559026B1 (en) * 2000-05-25 2003-05-06 Applied Materials, Inc Trench fill with HDP-CVD process including coupled high power density plasma deposition
JP4178776B2 (ja) * 2001-09-03 2008-11-12 東京エレクトロン株式会社 成膜方法

Also Published As

Publication number Publication date
US20060078690A1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
US7271092B2 (en) Boron incorporated diffusion barrier material
US6208033B1 (en) Apparatus having titanium silicide and titanium formed by chemical vapor deposition
US6524952B1 (en) Method of forming a titanium silicide layer on a substrate
US6927163B2 (en) Method and apparatus for manufacturing a barrier layer of semiconductor device
US6787451B2 (en) Semiconductor device and manufacturing method thereof
KR100313091B1 (ko) 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
US20030185980A1 (en) Thin film forming method and a semiconductor device manufacturing method
KR100714269B1 (ko) 반도체 소자 제조에 사용되는 금속층 형성방법
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
US6933021B2 (en) Method of TiSiN deposition using a chemical vapor deposition (CVD) process
US20090291549A1 (en) Metal film decarbonizing method, film forming method and semiconductor device manufacturing method
KR100407684B1 (ko) 반도체 소자의 제조 방법
US20100038786A1 (en) Method for manufacturing a semiconductor device
KR100840786B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치 및 이의제조방법
KR20060032919A (ko) 플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100445411B1 (ko) 반도체소자의금속배선형성방법
KR100604672B1 (ko) 하프늄질화막을 구비한 캐패시터 및 그 제조 방법
KR100187658B1 (ko) 반도체 소자의 티타늄나이트라이드막 형성방법
KR20030042908A (ko) 오믹 콘택층을 구비한 콘택플러그 형성 방법
KR100721203B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
KR20070081265A (ko) 반도체 소자의 제조방법
JPH05102080A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application