JP2012256736A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012256736A JP2012256736A JP2011129190A JP2011129190A JP2012256736A JP 2012256736 A JP2012256736 A JP 2012256736A JP 2011129190 A JP2011129190 A JP 2011129190A JP 2011129190 A JP2011129190 A JP 2011129190A JP 2012256736 A JP2012256736 A JP 2012256736A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode pad
- interlayer insulating
- insulating film
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
Abstract
【課題】半導体部材同士が強固に接合された半導体装置、電子機器、及び、半導体装置の製造方法を提供することを目的とする。
【解決手段】第２配線層９に接合させる第１配線層２を、第１層間絶縁膜３と、第１層間絶縁膜３内に埋め込まれ、一方の表面が第１層間絶縁膜３の表面と同一面上に位置した第１電極パッド４と、一方の表面が第１層間絶縁膜３の表面と同一面上に位置し、第１電極パッド４の周囲に配設された第１ダミー電極５と、によって構成する。また、第２配線層９は、第１層間絶縁膜３の第１電極パッド４の表面側に位置した第２層間絶縁膜６と、一方の表面が第２層間絶縁膜６の第１層間絶縁膜３側の表面と同一表面上に位置し、かつ第１電極パッド４に接合された第２電極パッド７と、一方の表面が第２層間絶縁膜６の第１層間絶縁膜側３の表面と同一面上に位置し、第２電極パッド７の周囲に配設され、第１ダミー電極５に接合された第２ダミー電極８と、により構成する。
【選択図】図１
【解決手段】第２配線層９に接合させる第１配線層２を、第１層間絶縁膜３と、第１層間絶縁膜３内に埋め込まれ、一方の表面が第１層間絶縁膜３の表面と同一面上に位置した第１電極パッド４と、一方の表面が第１層間絶縁膜３の表面と同一面上に位置し、第１電極パッド４の周囲に配設された第１ダミー電極５と、によって構成する。また、第２配線層９は、第１層間絶縁膜３の第１電極パッド４の表面側に位置した第２層間絶縁膜６と、一方の表面が第２層間絶縁膜６の第１層間絶縁膜３側の表面と同一表面上に位置し、かつ第１電極パッド４に接合された第２電極パッド７と、一方の表面が第２層間絶縁膜６の第１層間絶縁膜側３の表面と同一面上に位置し、第２電極パッド７の周囲に配設され、第１ダミー電極５に接合された第２ダミー電極８と、により構成する。
【選択図】図１
Description
本技術は、２以上の半導体部材を接合して積層した半導体装置に関する。
従来、例えば半導体部材同士を貼り合わせて３次元集積回路等を作製する場合には、半導体部材の貼り合わせ面に設けられたＣｕ電極同士を直接接合する方法が用いられることがある（例えば、特許文献１を参照）。
例えば、下記特許文献１では、受光素子が形成された第１基板と周辺回路が形成された第２基板とを、Ｃｕ電極（ボンディングパッド）によって接合することが開示されている。
こうした方法では、それぞれの半導体部材に設けたＣｕ電極と層間絶縁膜とを同一面に平坦化して貼り合わせることにより、対向するＣｕ電極同士及び層間絶縁膜同士を接合する。
例えば、下記特許文献１では、受光素子が形成された第１基板と周辺回路が形成された第２基板とを、Ｃｕ電極（ボンディングパッド）によって接合することが開示されている。
こうした方法では、それぞれの半導体部材に設けたＣｕ電極と層間絶縁膜とを同一面に平坦化して貼り合わせることにより、対向するＣｕ電極同士及び層間絶縁膜同士を接合する。
しかし、半導体部材同士の電気的接続においては、それぞれの半導体部材に設けられたＣｕ電極同士を直接接触させ、かつ接合可能な程度に接合面の平坦性を確保することは困難である。
例えば、ＣＭＰ（chemical mechanical polishing）法によって半導体部材の接合面を平坦化する場合には、接合面のディッシングの発生を抑制するために、研磨条件を厳密に設定する必要がある。また、設定した条件を安定的かつ継続的に実施するのは困難である。
例えば、ＣＭＰ（chemical mechanical polishing）法によって半導体部材の接合面を平坦化する場合には、接合面のディッシングの発生を抑制するために、研磨条件を厳密に設定する必要がある。また、設定した条件を安定的かつ継続的に実施するのは困難である。
このため、Ｃｕ電極及び層間絶縁膜の平坦化を完全には行わず、層間絶縁膜のみを例えばウェットエッチングやドライエッチング等によって一部除去することにより、層間絶縁膜よりもＣｕ電極を突出させることが提案されている（例えば、特許文献２、及び、非特許文献１参照）。
一方で、接合が行われない一般的な半導体部材では、配線密度が一定になるようにダミーパターンを設けることにより、ディッシングを抑制することも行われている（例えば下記特許文献３参照）。
また、このように貼り合わされた半導体部材同士の接合強度を測定する場合には、例えば非特許文献２に記載されているような、いわゆるカミソリテストが従来より知られている。
また、このように貼り合わされた半導体部材同士の接合強度を測定する場合には、例えば非特許文献２に記載されているような、いわゆるカミソリテストが従来より知られている。
このように、半導体部材同士をより強固に接合するために、従来様々な方法が提案されてきているが、確実な方法は未だ見出されていないのが現状であり、より信頼性の高い接合面を有する半導体装置が望まれている。
上述の点を鑑みて、本技術は、半導体部材同士が強固に接合された半導体装置を提供することを目的とする。
上述の点を鑑みて、本技術は、半導体部材同士が強固に接合された半導体装置を提供することを目的とする。
この課題を解決するために、本技術による半導体装置は、一方の半導体部材の第１配線層と、もう一方の半導体部材の第２配線層とを、ダミー電極によって接合させるものである。
このために、第１配線層は、第１層間絶縁膜と、第１層間絶縁膜内に埋め込まれ、一方の表面が第１層間絶縁膜の表面と同一面上に位置した第１電極パッドを含む。また、第１配線層は、さらに、第１層間絶縁膜内に埋め込まれ、一方の表面が第１層間絶縁膜の表面と同一面上に位置し、第１電極パッドの周囲に配設された第１ダミー電極を含む。
また、第２配線層は、第１層間絶縁膜の第１電極パッドの表面側に位置した第２層間絶縁膜と、第２層間絶縁膜内に埋め込まれ、一方の表面が第２層間絶縁膜の第１層間絶縁膜側の表面と同一表面上に位置し、かつ第１電極パッドに接合された第２電極パッドと、を含む。また、第２配線層は、さらに、一方の表面が第２層間絶縁膜の第１層間絶縁膜側の表面と同一面上に位置し、第２電極パッドの周囲に配設され、第１ダミー電極に接合された第２ダミー電極と、を含む。
このために、第１配線層は、第１層間絶縁膜と、第１層間絶縁膜内に埋め込まれ、一方の表面が第１層間絶縁膜の表面と同一面上に位置した第１電極パッドを含む。また、第１配線層は、さらに、第１層間絶縁膜内に埋め込まれ、一方の表面が第１層間絶縁膜の表面と同一面上に位置し、第１電極パッドの周囲に配設された第１ダミー電極を含む。
また、第２配線層は、第１層間絶縁膜の第１電極パッドの表面側に位置した第２層間絶縁膜と、第２層間絶縁膜内に埋め込まれ、一方の表面が第２層間絶縁膜の第１層間絶縁膜側の表面と同一表面上に位置し、かつ第１電極パッドに接合された第２電極パッドと、を含む。また、第２配線層は、さらに、一方の表面が第２層間絶縁膜の第１層間絶縁膜側の表面と同一面上に位置し、第２電極パッドの周囲に配設され、第１ダミー電極に接合された第２ダミー電極と、を含む。
本技術によれば、第１配線層と第２配線層との接合面にダミー電極を配置することにより、ダミー電極同士を接合させる。このため、金属接合が行われる面積を増大させることができる。
上述の本技術によれば、第１配線層と第２配線層との接合面において、金属接合が行われる面積を増大させることができる。このため、第１配線層と第２配線層との接合強度を向上させることが可能である。
以下、本技術を実施するための形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．第１の実施の形態＜電極パッドの周囲にダミー電極を配置する例＞
２．第２の実施形態＜接合される電極パッド及びダミー電極が面対称ではない例＞
３．第３の実施形態＜電極パッドとダミー電極とを同一形状にし、両者を同一パターン内に配置する例＞
４．第４の実施形態＜電極パッドの周囲にのみダミー電極を配置する例＞
５．第５の実施形態＜ダミー電極をグランドに接続する例＞
６．第６の実施形態＜半導体受像装置の例＞
７．第７の実施形態＜電子機器の例＞
８．実施例
なお、説明は以下の順序で行う。
１．第１の実施の形態＜電極パッドの周囲にダミー電極を配置する例＞
２．第２の実施形態＜接合される電極パッド及びダミー電極が面対称ではない例＞
３．第３の実施形態＜電極パッドとダミー電極とを同一形状にし、両者を同一パターン内に配置する例＞
４．第４の実施形態＜電極パッドの周囲にのみダミー電極を配置する例＞
５．第５の実施形態＜ダミー電極をグランドに接続する例＞
６．第６の実施形態＜半導体受像装置の例＞
７．第７の実施形態＜電子機器の例＞
８．実施例
１．第１の実施の形態＜電極パッドの周囲にダミー電極を配置する例＞
図１Ａは、第１の実施形態に係る半導体装置１００の概略断面図である。本実施形態の半導体装置１００は、第１半導体部材１０と、第１半導体部材１０に接合された第２半導体部材２０と、を有する。
また、図１Ｂは、第１半導体部材１０の接合面を示す図であり、図１Ａは、図１Ｂ中の線Ｌ１における断面図である。また、図１Ｃは、図１Ｂ中の線Ｌ２における断面図である。
図１Ａは、第１の実施形態に係る半導体装置１００の概略断面図である。本実施形態の半導体装置１００は、第１半導体部材１０と、第１半導体部材１０に接合された第２半導体部材２０と、を有する。
また、図１Ｂは、第１半導体部材１０の接合面を示す図であり、図１Ａは、図１Ｂ中の線Ｌ１における断面図である。また、図１Ｃは、図１Ｂ中の線Ｌ２における断面図である。
図１Ａ及び図１Ｃに示すように、第１半導体部材１０は、例えば、基板１と、基板１上に形成された第１配線層２とを有する。また、図示を省略するが、基板１上には、例えばトランジスタやダイオード等の半導体素子が形成される。この半導体素子上には、例えばＳｉＯ２，ＮＳＧ（ノンドープトシリケートガラス），ＰＳＧ（ホスホシリケートガラス），ＴＥＯＳ（テトラエトキシシラン）等による平坦化膜が設けられ、この平坦化膜上に第１配線層２が形成される。
さらに、第１半導体部材１０は、複数の配線層が積層された多層配線構造を有してもよい。ただし、この場合、第１配線層２は、各配線層の中でも最も第２半導体部材２０側に配設される。
さらに、第１半導体部材１０は、複数の配線層が積層された多層配線構造を有してもよい。ただし、この場合、第１配線層２は、各配線層の中でも最も第２半導体部材２０側に配設される。
第１配線層２には、例えばＣｕからなる第１電極パッド４と、例えばＣｕからなるダミー電極５とが配設される。また、第１電極パッド４とダミー電極５とは、例えば有機シリカガラス等の低誘電率材料や、ＳｉＯ２等からなる層間絶縁膜３内に埋め込まれている。
第１電極パッド４、ダミー電極５及び層間絶縁膜３の基板１側とは反対側のそれぞれの表面は、同一面内に位置しており、第１配線層２と後述する第２配線層９との接合面Ｐｊを形成している。
第１電極パッド４、ダミー電極５及び層間絶縁膜３の基板１側とは反対側のそれぞれの表面は、同一面内に位置しており、第１配線層２と後述する第２配線層９との接合面Ｐｊを形成している。
また、各第１電極パッド４にはビア１２が接続されており、各第１電極パッド４は、ビア１２を介して図示を省略する配線に接続される。一つの配線に対する第１電極パッド４の接続数は、該配線に接続するパッド４とビア１２との抵抗値の合計が、配線に必要とされる抵抗値に等しくなるように定められる。一つの配線に対して、複数の第１電極パッド４を接続することにより、大面積のパッドを配置する場合と同様の効果が得られる。
第２半導体部材２０は、例えば、基板１１と、基板１１上に形成された第２配線層９とを有する。また、基板１１上には、例えばトランジスタやダイオード等の半導体素子（図示を省略）が形成されていてもよい。
第２半導体部材２０は、複数の配線層が積層された多層配線構造であってもよいが、第２配線層９は、各配線層の中でも基板１１に対してもっとも遠い位置（最上層）に配設される。
第２半導体部材２０は、複数の配線層が積層された多層配線構造であってもよいが、第２配線層９は、各配線層の中でも基板１１に対してもっとも遠い位置（最上層）に配設される。
第２配線層９は、例えばＣｕからなる第２電極パッド７と、例えばＣｕからなるダミー電極８と、層間絶縁膜６とを有する。また、第２電極パッド７とダミー電極８とは、層間絶縁膜６内に埋め込まれている。層間絶縁膜６の材料は、層間絶縁膜３と同じであってよい。
第２電極パッド７、ダミー電極８及び層間絶縁膜６の基板１１側とは反対側のそれぞれの表面は、同一面内に位置しており、第１配線層２と第２配線層９との接合面Ｐｊを形成している。
また、各第２電極パッド７にはビア１３が接続されており、各第２電極パッド７は、ビア１３を介して図示を省略する配線に接続される。
第２電極パッド７、ダミー電極８及び層間絶縁膜６の基板１１側とは反対側のそれぞれの表面は、同一面内に位置しており、第１配線層２と第２配線層９との接合面Ｐｊを形成している。
また、各第２電極パッド７にはビア１３が接続されており、各第２電極パッド７は、ビア１３を介して図示を省略する配線に接続される。
また、第１電極パッド４及び第２電極パッド７と、ダミー電極５及びダミー電極８とは、接合面Ｐｊに対して面対称に配置される。この接合面Ｐｊにおいて、第１電極パッド４、ダミー電極５及び層間絶縁膜３は、それぞれ第２電極パッド７、ダミー電極８及び層間絶縁膜６と接合されている。この接合は、例えばプラズマ接合等の各種手法を用いることができる。
第１電極パッド４と第２電極パッド７との接合により、第１半導体部材１０と第２半導体部材２０とが電気的に接続される。これに対して、ダミー電極５とダミー電極８とは、第１半導体部材１０と第２半導体部材２０とを電気的に接続するものではなく、周囲と電気的に独立して配設されている。
ここで、図１Ｂに示すように、ダミー電極５（ダミー電極８）は、各第１電極パッド４（第２電極パッド７）の間に配置されている。このようにダミー電極５（ダミー電極８）を配設し、ダミー電極５とダミー電極８とを接合させることで、金属同士の接合面積を増やすことができる。このため、第１半導体部材１０と第２半導体部材２０との間の接合強度を高めることが可能である。
従来のように、ダミー電極を配置しない場合には、例えば第１半導体部材１０と第２半導体部材２０のアライメントがずれると、Ｃｕの電極パッドと、ＳｉＯ２膜等の層間絶縁膜との接合が行われる箇所も存在しうる。ＣｕとＳｉＯ２膜との接合は、Ｃｕ同士の接合に比べて強度が著しく弱い。このため、接合面内で接合強度のばらつきが発生しやすい。
これに対して、本実施形態の半導体装置１００では、ダミー電極５（ダミー電極８）を配置することにより、金属間の接合面積が増大するため、多少のアライメントずれに対しても、高い接合強度を維持することができる。
なお、この金属間の接合面積の増大という作用は、ダミー電極５（ダミー電極８）の配置パターンが例えば一様であるかどうかといったことには依存しない。したがって、接合強度の向上のみを目的とする場合には、全てのダミー電極同士が接合されなくてもよく、少なくとも目標の接合強度が得られる面積分のダミー電極同士が接合されればよい。
なお、この金属間の接合面積の増大という作用は、ダミー電極５（ダミー電極８）の配置パターンが例えば一様であるかどうかといったことには依存しない。したがって、接合強度の向上のみを目的とする場合には、全てのダミー電極同士が接合されなくてもよく、少なくとも目標の接合強度が得られる面積分のダミー電極同士が接合されればよい。
また、各第１電極パッド４（第２電極パッド７）の間にダミー電極５（ダミー電極８）を配置することで、接合面Ｐｊにおける金属配線密度を均一にすることができる。このため、例えば接合面ＰｊをＣＭＰ法等により形成する際に、接合面Ｐｊのディッシングやエロージョンが生じるのを抑制することが可能である。この効果もまた、ダミー電極５（ダミー電極８）の配置パターンに依存するものではなく、ダミー電極５の面積密度が、所定のＣＭＰ条件において、ディッシングやエロージョン等が発生しない所定の値さえ満たしていれば、配置パターンは適宜変更することができる。
また、例えばディッシングが生じやすい第１電極パッド４（第２電極パッド７）の周囲にだけ、ダミー電極５（ダミー電極８）を配置してもよい。すなわち、ディッシングやエロージョン等を抑制したい箇所にのみ、面積密度が所定の値を満たすダミー電極５（ダミー電極８）を配置することも可能である。
２．第２の実施形態＜接合される電極パッド及びダミー電極が面対称ではない例＞
第１の実施形態では、第１電極パッド４と第２電極パッド７、ダミー電極５とダミー電極８とが、接合面Ｐｊに対して面対称に配置されていた。しかし、既述のように、これらは必ずしも互いに面対称に配置される必要はない。
第１の実施形態では、第１電極パッド４と第２電極パッド７、ダミー電極５とダミー電極８とが、接合面Ｐｊに対して面対称に配置されていた。しかし、既述のように、これらは必ずしも互いに面対称に配置される必要はない。
図２Ａは、第２の実施形態に係る半導体装置２００の第１半導体部材１０の接合面を示す図であり、図２Ｂは、第２半導体部材２０の接合面を示す図である。また、図２Ｃは、図２Ａ及び図２Ｂ中に示す線Ｌ３における半導体装置２００の断面図である。
なお、第１の実施形態と対応する部位には同一符号を付し、重複した説明を避ける。また、本実施形態において、第１配線層２及び第２配線層９以外の構成は、第１の実施形態（図１Ｃ参照）と同じであるので、図２Ｃでは、第１配線層２及び第２配線層９のみを図示する。
なお、第１の実施形態と対応する部位には同一符号を付し、重複した説明を避ける。また、本実施形態において、第１配線層２及び第２配線層９以外の構成は、第１の実施形態（図１Ｃ参照）と同じであるので、図２Ｃでは、第１配線層２及び第２配線層９のみを図示する。
本実施形態の半導体装置２００は、第１半導体部材１０と、第１半導体部材１０に接合された第２半導体部材２０と、を有する。第１半導体部材１０は第１配線層２を備え、第２半導体部材２０は第２配線層９を備えている。この第１配線層２と第２配線層９において、第１電極パッド４、第２電極パッド７、ダミー電極５及びダミー電極８の配置パターンが第１の実施の形態と異なっている。
例えば、図２Ｃの領域Ｔ１では、一つの第２電極パッド７に対して二つの第１電極パッド４及び一つのダミー電極５が接合されている。また、領域Ｔ２では、一つのダミー電極８に対して、二つのダミー電極５が接合されている。
このように、本実施形態では、第１電極パッド４、第２電極パッド７、ダミー電極５及びダミー電極８は、接合面Ｐｊに対して面対称とされていない。しかし、複数のダミー電極５が第２電極パッド７及びダミー電極８に接合されているので、第１の実施形態と同様に、接合強度を向上させることができる。
このように、本実施形態では、第１電極パッド４、第２電極パッド７、ダミー電極５及びダミー電極８は、接合面Ｐｊに対して面対称とされていない。しかし、複数のダミー電極５が第２電極パッド７及びダミー電極８に接合されているので、第１の実施形態と同様に、接合強度を向上させることができる。
また、本実施形態においても、各第１電極パッド４（第２電極パッド７）の間にダミー電極５（ダミー電極８）を配置するので、接合面Ｐｊにおける金属配線密度を均一にすることが可能であり、接合面ＰｊをＣＭＰ法により形成するときに生じるディッシングやエロージョン等を抑制することができる。また、その他の構成による作用、効果も、第１の実施形態と同様である。
３．第３の実施形態＜電極パッドとダミー電極とを同一形状にし、両者を同一パターン内に配置する例＞
図３Ａは、第３の実施形態に係る半導体装置３００の第１半導体部材１０の接合面を示す図であり、図３Ｂは、図３Ａに示す線Ｌ４における半導体装置３００の断面図である。
また、本実施形態において、第１配線層２、第２配線層９、第３配線層１８、及び第４配線層１９の構成以外は第１の実施形態（図１Ｃ参照）と同じであるので、図３Ｂでは、これらの配線層のみを図示する。
図３Ａは、第３の実施形態に係る半導体装置３００の第１半導体部材１０の接合面を示す図であり、図３Ｂは、図３Ａに示す線Ｌ４における半導体装置３００の断面図である。
また、本実施形態において、第１配線層２、第２配線層９、第３配線層１８、及び第４配線層１９の構成以外は第１の実施形態（図１Ｃ参照）と同じであるので、図３Ｂでは、これらの配線層のみを図示する。
本実施形態の半導体装置３００は、第１半導体部材１０と、第２半導体部材２０を有する。第１半導体部材１０は、第１配線層２と、第３配線層１８と、を備える。
図３Ａに示すように、本実施の形態では、第１配線層２において第１電極パッド４とダミー電極５とは同じ接合面形状を有しており、全て等間隔に配列される。
図３Ａに示すように、本実施の形態では、第１配線層２において第１電極パッド４とダミー電極５とは同じ接合面形状を有しており、全て等間隔に配列される。
また、図３Ｂに示すように、第１電極パッド４は、ビア１２によって、第３配線層１８における配線２１に接続されている。なお、第１配線層２と第３配線層１８との間には、例えばＳｉＮ等からなる拡散防止膜１４が形成されている。
第２半導体部材２０は、第２配線層９と、第４配線層１９とを備える。第２配線層９における第２電極パッド７及びダミー電極８は、接合面Ｐｊに対して、それぞれ第１電極パッド４及びダミー電極５と面対称に配置されている。
第２電極パッド７は、ビア１３によって、第４配線層１９における配線２２に接続される。また、第２配線層９と第４配線層１９との間には、例えばＳｉＮ等の拡散防止膜１５が配設されている。
第２電極パッド７は、ビア１３によって、第４配線層１９における配線２２に接続される。また、第２配線層９と第４配線層１９との間には、例えばＳｉＮ等の拡散防止膜１５が配設されている。
このように、本実施形態においても、ダミー電極５，８を設け、互いに接合させているので、第１半導体部材１０及び第２半導体部材２０間の接合強度を向上させることができる。
特に、本実施形態では、第１電極パッド４（第２電極パッド３）とダミー電極５（ダミー電極８）とが同じ接合面形状を有し、全て等間隔で配置されているので、配線（電極パッド及びダミー電極）の面積密度をより均一にすることが可能である。
したがって、接合面を研磨して形成するときに生じるディッシングやエロージョン等を抑制することができるので、接合面をより平面化することができる。このため、第１半導体部材１０と第２半導体部材２０との接合時において、その接合面Ｐｊにボイドが発生するのを防止することができる。
特に、本実施形態では、第１電極パッド４（第２電極パッド３）とダミー電極５（ダミー電極８）とが同じ接合面形状を有し、全て等間隔で配置されているので、配線（電極パッド及びダミー電極）の面積密度をより均一にすることが可能である。
したがって、接合面を研磨して形成するときに生じるディッシングやエロージョン等を抑制することができるので、接合面をより平面化することができる。このため、第１半導体部材１０と第２半導体部材２０との接合時において、その接合面Ｐｊにボイドが発生するのを防止することができる。
また、本実施形態では、例えば配線２１，２２のレイアウトが異なる場合であっても、第１電極パッド４（第２電極パッド７）及びダミー電極５（ダミー電極８）のレイアウトを変更することなく、そのまま共通して用いることが可能である。
この場合、第１電極パッド４、第２電極パッド７、ダミー電極５、ダミー電極８は、例えば同じＣｕ電極で構成される。すなわち、全て同じ間隔で配置されたＣｕ電極の中から、第１電極パッド４または第２電極パッド７として用いるものを選択し、そのＣｕ電極に対して、それぞれビア１２またはビア１３を接続させる。そして、それ以外のＣｕ電極をダミー電極として用いることにより、配線２１，２２の任意のパターンに対して、第１配線層２及び第２配線層９におけるＣｕ電極のレイアウトを変更することなく、容易に導通をとることが可能である。
このため、配線パターンを変更する度に、接合させる電極のレイアウト変更を行う必要が無くなるため、設計コストを低減することができる。
また、その他の構成による作用及び効果は第１の実施の形態と同様である。
この場合、第１電極パッド４、第２電極パッド７、ダミー電極５、ダミー電極８は、例えば同じＣｕ電極で構成される。すなわち、全て同じ間隔で配置されたＣｕ電極の中から、第１電極パッド４または第２電極パッド７として用いるものを選択し、そのＣｕ電極に対して、それぞれビア１２またはビア１３を接続させる。そして、それ以外のＣｕ電極をダミー電極として用いることにより、配線２１，２２の任意のパターンに対して、第１配線層２及び第２配線層９におけるＣｕ電極のレイアウトを変更することなく、容易に導通をとることが可能である。
このため、配線パターンを変更する度に、接合させる電極のレイアウト変更を行う必要が無くなるため、設計コストを低減することができる。
また、その他の構成による作用及び効果は第１の実施の形態と同様である。
４．第４の実施形態＜電極パッドの周囲にのみダミー電極を配置する例＞
図４Ａは、第４の実施形態に係る半導体装置４００を構成する第１半導体部材１０の接合面を示す図である。なお、第１の実施形態と対応する部位には同一符号を付し、重複した説明を避ける。また、本実施形態では、第１電極パッド４（第２電極パッド７）及びダミー電極５（ダミー電極８）のレイアウトのみが第１の実施の形態と異なるので、その他の構成を示す図は省略する。
図４Ａは、第４の実施形態に係る半導体装置４００を構成する第１半導体部材１０の接合面を示す図である。なお、第１の実施形態と対応する部位には同一符号を付し、重複した説明を避ける。また、本実施形態では、第１電極パッド４（第２電極パッド７）及びダミー電極５（ダミー電極８）のレイアウトのみが第１の実施の形態と異なるので、その他の構成を示す図は省略する。
図４Ａに示すように、本実施形態の第１半導体部材１０では、第１電極パッド４の周囲にのみダミー電極５が配設されている。このような配置を行うことにより、例えばＣＭＰ法等による接合面の研磨後には、第１電極パッド４と、ダミー電極５とが配置されたその周辺領域においてほぼ一様な平坦性を確保することが可能である。
また、図示を省略した第２半導体部材２０では、第２電極パッド７及びダミー電極８は、接合面に対してそれぞれ第１電極パッド４及びダミー電極５と面対称に配置される。したがって、同様に第２電極パッド７と、ダミー電極８とが配置されたその周辺領域においてほぼ一様な平坦性が確保される。
このため、本実施形態においても、ボイドが発生することなく、第１電極パッド４及びダミー電極５に対して、第２電極パッド７及びダミー電極８をそれぞれ接合させることができる。
また、図示を省略した第２半導体部材２０では、第２電極パッド７及びダミー電極８は、接合面に対してそれぞれ第１電極パッド４及びダミー電極５と面対称に配置される。したがって、同様に第２電極パッド７と、ダミー電極８とが配置されたその周辺領域においてほぼ一様な平坦性が確保される。
このため、本実施形態においても、ボイドが発生することなく、第１電極パッド４及びダミー電極５に対して、第２電極パッド７及びダミー電極８をそれぞれ接合させることができる。
なお、図４Ｂに示す半導体装置４１０のように、第１電極パッド４の周囲だけでなく、第１電極パッド４以外の領域全てにダミー電極５を配置するようにしてもよい。図４Ｂでは、第１半導体部材１０のみを図示しているが、第２半導体部材の第２電極パッド７及びダミー電極８は、第１半導体部材１０の第１電極パッド４及びダミー電極５とそれぞれ面対称に配置される。
この場合には、ダミー電極５は、例えば等間隔で配置する必要は無い。例えば、第１半導体部材１０と第２半導体部材２０を接合したときに、複数のダミー電極５と複数のダミー電極８とのうち、一対以上が互いに接合される程度の配線密度のレイアウトであれば、接合強度向上の効果は得られる。
この場合には、ダミー電極５は、例えば等間隔で配置する必要は無い。例えば、第１半導体部材１０と第２半導体部材２０を接合したときに、複数のダミー電極５と複数のダミー電極８とのうち、一対以上が互いに接合される程度の配線密度のレイアウトであれば、接合強度向上の効果は得られる。
５．第５の実施形態＜ダミー電極をグランドに接続する例＞
図５Ａは、第５の実施形態に係る半導体装置５００を構成する第１半導体部材１０の接合面を示す図である。また、図５Ｂは、図５Ａの線Ｌ５における半導体装置５００の断面図である。
なお、第２の実施形態と対応する部位には同一符号を付し、重複した説明を避ける。また、本実施形態では、ビア２３，２４が設けられていることのみが第２の実施形態と異なる。したがって、図５Ｂでは、第１配線層２及び第２配線層９以外の構成の図示を省略する。
図５Ａは、第５の実施形態に係る半導体装置５００を構成する第１半導体部材１０の接合面を示す図である。また、図５Ｂは、図５Ａの線Ｌ５における半導体装置５００の断面図である。
なお、第２の実施形態と対応する部位には同一符号を付し、重複した説明を避ける。また、本実施形態では、ビア２３，２４が設けられていることのみが第２の実施形態と異なる。したがって、図５Ｂでは、第１配線層２及び第２配線層９以外の構成の図示を省略する。
本実施形態の半導体装置５００は、第１半導体部材１０のダミー電極５に対してビア２３が接続されている。また、このビア２３は、グランドに接続される。
また、第２半導体部材２０のダミー電極８にはビア２４が接続されており、このビア２４はグランドに接続される。
また、第２半導体部材２０のダミー電極８にはビア２４が接続されており、このビア２４はグランドに接続される。
このように、全てのダミー電極５，８をグランドに接続することで、第１半導体部材１０及び第２半導体部材２０のグランドレベルを揃えることが可能である。
また、ダミー電極５，８を電源電圧に接続する場合には、電源を共通化することも可能である。
また、その他の構成による作用、効果は、第２の実施形態と同様である。
また、ダミー電極５，８を電源電圧に接続する場合には、電源を共通化することも可能である。
また、その他の構成による作用、効果は、第２の実施形態と同様である。
６．第６の実施形態＜半導体受像装置の例＞
ここでは、本技術に係る半導体装置のより具体的な例として、半導体受像装置について説明する。
図６は、第６の実施形態に係る半導体受像装置６００の構成を示す図である。なお、第２の実施の形態（図２Ｃ参照）と対応する部位には同一符号を付し、重複した説明を省略する。
ここでは、本技術に係る半導体装置のより具体的な例として、半導体受像装置について説明する。
図６は、第６の実施形態に係る半導体受像装置６００の構成を示す図である。なお、第２の実施の形態（図２Ｃ参照）と対応する部位には同一符号を付し、重複した説明を省略する。
本実施形態の半導体受像装置６００は、第１半導体部材３０と、第１半導体部材３０に接合された第２半導体部材４０とを備える。
第１半導体部材３０は、例えばＳｉ基板３３と、Ｓｉ基板３３上に形成された相補型金属酸化膜半導体によるトランジスタ３４とを備える。また、トランジスタ３４上には、複数の配線層が積層され、基板３３から最も遠い位置（最上層）には、第１配線層３１が形成されている。また、各配線層の間には、例えばＳｉＣＮやＳｉＮ等からなる拡散防止膜４１が設けられている。
第１半導体部材３０は、例えばＳｉ基板３３と、Ｓｉ基板３３上に形成された相補型金属酸化膜半導体によるトランジスタ３４とを備える。また、トランジスタ３４上には、複数の配線層が積層され、基板３３から最も遠い位置（最上層）には、第１配線層３１が形成されている。また、各配線層の間には、例えばＳｉＣＮやＳｉＮ等からなる拡散防止膜４１が設けられている。
第１配線層３１には、例えばＣｕからなる第１電極パッド４と、例えばＣｕからなるダミー電極５とが配設される。また、第１電極パッド４とダミー電極５とは、例えば有機シリカガラス等の低誘電率材料や、ＳｉＯ２等の層間絶縁膜３９内に埋め込まれており、第１電極パッド４、ダミー電極５並びに層間絶縁膜３９のＳｉ基板３３とは反対側の表面は同一面内に位置している。
また、第１電極パッド４は、Ｓｉ基板３３側の配線層における配線に対してビアにより接続されている。
また、第１電極パッド４は、Ｓｉ基板３３側の配線層における配線に対してビアにより接続されている。
一方、第２半導体部材４０は、受光量に応じた電気信号（電荷）を出力する光電変換層３５と、光電変換層３５上に配置されたカラーフィルタ３６と、カラーフィルタ３６上に配置されたマイクロレンズ３７と、を備える。また、光電変換層３５上において、カラーフィルタ３６以外の領域には、絶縁膜３８が形成されている。
一つの光電変換層３５、カラーフィルタ３６、及び、マイクロレンズ３７の一組毎に、一つの画素が形成される。
一つの光電変換層３５、カラーフィルタ３６、及び、マイクロレンズ３７の一組毎に、一つの画素が形成される。
光電変換層３５のカラーフィルタ３６と反対側の面には、配線層が積層されており、光電変換層３５から最も遠い位置には第２配線層３２が形成されている。なお、各配線層の間には例えばＳｉＣＮやＳｉＮからなる拡散防止膜４２が形成されている。
また、第２配線層３２は、例えば有機シリカガラス等の低誘電率材料や、ＳｉＯ２等からなる層間絶縁膜４３と、第２電極パッド７と、ダミー電極８とから構成されている。第２電極パッド７及びダミー電極８は、層間絶縁膜４３内に埋め込まれており、第２電極パッド７、ダミー電極８並びに層間絶縁膜４３の光電変換層３５側とは反対側の表面は、同一面内に位置している。
これら第１電極パッド４、ダミー電極５、第２電極パッド７及びダミー電極８のレイアウトは、第１の実施形態〜第５の実施形態において示したレイアウトのうち、任意のレイアウトを採用してよい。
また、第２配線層３２は、例えば有機シリカガラス等の低誘電率材料や、ＳｉＯ２等からなる層間絶縁膜４３と、第２電極パッド７と、ダミー電極８とから構成されている。第２電極パッド７及びダミー電極８は、層間絶縁膜４３内に埋め込まれており、第２電極パッド７、ダミー電極８並びに層間絶縁膜４３の光電変換層３５側とは反対側の表面は、同一面内に位置している。
これら第１電極パッド４、ダミー電極５、第２電極パッド７及びダミー電極８のレイアウトは、第１の実施形態〜第５の実施形態において示したレイアウトのうち、任意のレイアウトを採用してよい。
光電変換層３５は、例えばフォトダイオード等によって構成される。また、第２半導体部材に設けられたトランジスタ３４は、いわゆる転送トランジスタ、リセットトランジスタ及び増幅トランジスタ等であり、光電変換層３５から出力される電荷を演算するためのものである。
また、図示しないが、半導体受像装置６００は、他に、例えば、垂直駆動回路、カラム信号処理回路、水平駆動回路等の回路を有している。
垂直駆動回路は、各画素を行単位で垂直方向に選択走査し、光電変換層３５において生成された電荷に基づく画素信号をカラム信号処理回路に供給する。
また、カラム信号処理回路は、画素の例えば列ごとに配置され、１行分の画素から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。
また、水平駆動回路は、水平走査パルスを順次出力することによって、カラム信号処理回路の各々を順番に選択し、カラム信号処理回路の各々から画素信号を水平信号線に出力させる。
垂直駆動回路は、各画素を行単位で垂直方向に選択走査し、光電変換層３５において生成された電荷に基づく画素信号をカラム信号処理回路に供給する。
また、カラム信号処理回路は、画素の例えば列ごとに配置され、１行分の画素から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。
また、水平駆動回路は、水平走査パルスを順次出力することによって、カラム信号処理回路の各々を順番に選択し、カラム信号処理回路の各々から画素信号を水平信号線に出力させる。
本実施形態の半導体受像装置６００においても、第１半導体部材３０と第２半導体部材４０とは、ダミー電極５，８により接合されているので、接合強度を向上させることができる。
また、これら第１電極パッド４、ダミー電極５、第２電極パッド７及びダミー電極８のレイアウトは、第１の実施形態〜第５の実施形態のうちのいずれかと同様であるので、接合面Ｐｊをより均一な平面に形成することができる。したがって、ディッシングやエロージョンを抑制できるので、接合面Ｐｊにおけるボイドの発生を防止することができる。
また、その他の構成による作用、効果もまた第１の実施の形態〜第５の実施の形態と同様である。
また、これら第１電極パッド４、ダミー電極５、第２電極パッド７及びダミー電極８のレイアウトは、第１の実施形態〜第５の実施形態のうちのいずれかと同様であるので、接合面Ｐｊをより均一な平面に形成することができる。したがって、ディッシングやエロージョンを抑制できるので、接合面Ｐｊにおけるボイドの発生を防止することができる。
また、その他の構成による作用、効果もまた第１の実施の形態〜第５の実施の形態と同様である。
７．電子機器の例
次に、これまでに説明した半導体装置をカメラ等の電子機器に適用する例について、図７を用いて以下に示す。
図７は、本実施形態に係る電子機器７００の構成を示す概略構成図である。本実施形態に係る電子機器７００は、撮像対象からの光を集光する集光部７０と、集光部７０によって集光された光を受光する半導体受像装置７１を備える。
また、半導体受像装置への露光時間を決めるシャッタ部７５と、シャッタ部７５を駆動する駆動回路と、半導体受像装置７１から出力された電荷を制御する制御回路７３と、半導体受像装置７１からの出力信号を処理する信号処理回路７４とを備える。
次に、これまでに説明した半導体装置をカメラ等の電子機器に適用する例について、図７を用いて以下に示す。
図７は、本実施形態に係る電子機器７００の構成を示す概略構成図である。本実施形態に係る電子機器７００は、撮像対象からの光を集光する集光部７０と、集光部７０によって集光された光を受光する半導体受像装置７１を備える。
また、半導体受像装置への露光時間を決めるシャッタ部７５と、シャッタ部７５を駆動する駆動回路と、半導体受像装置７１から出力された電荷を制御する制御回路７３と、半導体受像装置７１からの出力信号を処理する信号処理回路７４とを備える。
集光部７０は、撮像対象からの光を集光し、結像させるものであれば、特に限定しない。１枚のレンズであってよいし、２枚以上のレンズを含んで構成してもよい。
集光部７０によって集光された撮像対象からの光は、半導体受像装置７１によって受光され、撮像対象の画像が取得される。この半導体受像装置７１は、例えば第６の実施の形態（図６参照）において示した半導体受像装置６００により構成される。
この半導体受像装置７１には、必要に応じて、電荷電圧変換回路、ノイズ補正回路、アナログデジタル変換回路を設ける。
この半導体受像装置７１には、必要に応じて、電荷電圧変換回路、ノイズ補正回路、アナログデジタル変換回路を設ける。
駆動回路７２は、例えばシャッタ部７５を駆動することで半導体受像装置７１への露光時間を調節する。シャッタ部７５は、入射する光を遮断する機構であればよい。例えば機械的に動くシャッタ機構でもよく、また液晶シャッタのように、光を一部の画素に照射するための開口を任意に設定することが可能な構成にしてもよい。
また、制御回路７３には、例えばスタートパルスやクロックパルス等のタイミングジェネレータが含まれ、半導体受像装置７１への光の照射により生じた電荷の蓄積、放電等を制御する。
また、制御回路７３には、例えばスタートパルスやクロックパルス等のタイミングジェネレータが含まれ、半導体受像装置７１への光の照射により生じた電荷の蓄積、放電等を制御する。
また、信号処理回路７４は、半導体受像装置７１からの出力信号に対して例えば相関二重サンプリング等の信号処理を行い、例えばメモリ等の記録媒体に記録したり、液晶ディスプレイ等のモニタへと出力したりする。
このように、複数の半導体部材を強固に接合した本技術による半導体装置（半導体受像装置６００）を用いることにより、耐衝撃性に優れた電子機器を提供することができる。また、複数の半導体部材を積層することに対する信頼性を向上できることから、電子機器の小型化もよりいっそう促進することが可能である。
８．実施例
以下に、上述した第１の実施形態〜第６の実施形態の実施例、及び、比較例について示す。
＜実施例１＞
第１の実施形態（図１Ａ〜１Ｃ参照）において示した半導体装置１００を作製し、第１半導体部材１０と第２半導体部材２０との接合面に対して超音波によるボイド検査を行った。
なお、第１半導体部材１０及び第２半導体部材２０において、層間絶縁膜３，６にそれぞれ埋め込まれた第１電極パッド４、第２電極パッド７は、一般的なダマシン工程により形成した。また、第１半導体部材１０及び第２半導体部材２０の表面に対し、軟質層と硬質層とが積層された一般的なＣＭＰパッドと、半導体装置製造用の一般的なスラリーとを用いて研磨を行った。
次いで、研磨後の第１半導体部材１０及び第２半導体部材２０の表面を向かい合わせて接触させた。そして、ピンを用い、第２半導体部材２０の中心を荷重１２Ｎで押下することにより、仮接合を行った。その後、３５０℃で熱処理を行い、第１半導体部材１０と第２半導体部材２０との接合を行った。
超音波によるボイド検査を行った結果、ボイドの発生は見られず、接合面全面に渡って確実に接合されていることが確認された。なお、第１半導体部材１０と第２半導体部材２０との接合強度を、上述の非特許文献２に記載されたカミソリテストにより測定しようとしたところ、電極パッド同士、及び、ダミー電極同士の接合面が剥離せず、正確な測定が不可能であった。すなわち、従来の測定方法では接合強度を測定できない程、第１半導体部材１０と第２半導体部材２０とが強力に接合されていることが確認された。
以下に、上述した第１の実施形態〜第６の実施形態の実施例、及び、比較例について示す。
＜実施例１＞
第１の実施形態（図１Ａ〜１Ｃ参照）において示した半導体装置１００を作製し、第１半導体部材１０と第２半導体部材２０との接合面に対して超音波によるボイド検査を行った。
なお、第１半導体部材１０及び第２半導体部材２０において、層間絶縁膜３，６にそれぞれ埋め込まれた第１電極パッド４、第２電極パッド７は、一般的なダマシン工程により形成した。また、第１半導体部材１０及び第２半導体部材２０の表面に対し、軟質層と硬質層とが積層された一般的なＣＭＰパッドと、半導体装置製造用の一般的なスラリーとを用いて研磨を行った。
次いで、研磨後の第１半導体部材１０及び第２半導体部材２０の表面を向かい合わせて接触させた。そして、ピンを用い、第２半導体部材２０の中心を荷重１２Ｎで押下することにより、仮接合を行った。その後、３５０℃で熱処理を行い、第１半導体部材１０と第２半導体部材２０との接合を行った。
超音波によるボイド検査を行った結果、ボイドの発生は見られず、接合面全面に渡って確実に接合されていることが確認された。なお、第１半導体部材１０と第２半導体部材２０との接合強度を、上述の非特許文献２に記載されたカミソリテストにより測定しようとしたところ、電極パッド同士、及び、ダミー電極同士の接合面が剥離せず、正確な測定が不可能であった。すなわち、従来の測定方法では接合強度を測定できない程、第１半導体部材１０と第２半導体部材２０とが強力に接合されていることが確認された。
＜実施例２＞
第２の実施形態において示した半導体装置２００（図２Ａ〜２Ｃ参照）を、実施例１と同様の方法にて作製し、超音波によるボイド検査を行った。
なお、第１半導体部材１０の接合面において、層間絶縁膜３の表面積に対する第１電極パッド４及びダミー電極５の表面積の比率は５０％〜６０％の範囲となるようにした。
この半導体装置２００に対して超音波によるボイド検査を行った結果、ボイドの発生は見られず、接合面全面に渡って確実に接合されていることが確認できた。また、接合強度は○○であった。
第２の実施形態において示した半導体装置２００（図２Ａ〜２Ｃ参照）を、実施例１と同様の方法にて作製し、超音波によるボイド検査を行った。
なお、第１半導体部材１０の接合面において、層間絶縁膜３の表面積に対する第１電極パッド４及びダミー電極５の表面積の比率は５０％〜６０％の範囲となるようにした。
この半導体装置２００に対して超音波によるボイド検査を行った結果、ボイドの発生は見られず、接合面全面に渡って確実に接合されていることが確認できた。また、接合強度は○○であった。
＜実施例３＞
第３の実施形態において示した半導体装置３００（図３参照）を、実施例１と同様の方法にて作製し、超音波によるボイド検査を行ったところ、接合面にボイドの発生は無く、確実に接合できていることが確認できた。また、接合強度は○○であった。
第３の実施形態において示した半導体装置３００（図３参照）を、実施例１と同様の方法にて作製し、超音波によるボイド検査を行ったところ、接合面にボイドの発生は無く、確実に接合できていることが確認できた。また、接合強度は○○であった。
＜実施例４＞
第４の実施形態において示した半導体装置４００（図４Ａ参照）を、実施例１と同様の方法にて作製し、超音波によるボイド検査を行ったところ、接合面にボイドの発生は無く、確実に接合できていることが確認できた。また、接合強度は○○であった。
また、図４Ｂにおいて示した半導体装置４１０を同様にして作製し、超音波によるボイド検査を行った。なお、第１半導体部材１０の接合面において、層間絶縁膜３の表面積に対する第１電極パッド４及びダミー電極５の表面積の比率は、５０％〜６０％の範囲とした。この半導体装置４１０においても接合面にボイドは発生せず、確実に接合できることが確認された。
第４の実施形態において示した半導体装置４００（図４Ａ参照）を、実施例１と同様の方法にて作製し、超音波によるボイド検査を行ったところ、接合面にボイドの発生は無く、確実に接合できていることが確認できた。また、接合強度は○○であった。
また、図４Ｂにおいて示した半導体装置４１０を同様にして作製し、超音波によるボイド検査を行った。なお、第１半導体部材１０の接合面において、層間絶縁膜３の表面積に対する第１電極パッド４及びダミー電極５の表面積の比率は、５０％〜６０％の範囲とした。この半導体装置４１０においても接合面にボイドは発生せず、確実に接合できることが確認された。
＜実施例５＞
第６の実施形態において示した半導体受像装置を作製し、超音波によるボイド検査を行った。第１半導体部材１０と第２半導体部材２０の作製には、一般的な半導体プロセスを用い、互いに接合させる面をＣＭＰ法によって研磨した。
次いで、実施例１と同様にして第１半導体部材１０と第２半導体部材２０との仮接合を行い、その後、３５０℃で熱処理を行うことにより接合を完了させた。
この場合においても、第１半導体部材１０と第２半導体部材２０との接合面にはボイドが発生せず、また、接合面の剥がれ、接合部位の脆弱性に起因する信頼性劣化等も生じないことが確認された。
第６の実施形態において示した半導体受像装置を作製し、超音波によるボイド検査を行った。第１半導体部材１０と第２半導体部材２０の作製には、一般的な半導体プロセスを用い、互いに接合させる面をＣＭＰ法によって研磨した。
次いで、実施例１と同様にして第１半導体部材１０と第２半導体部材２０との仮接合を行い、その後、３５０℃で熱処理を行うことにより接合を完了させた。
この場合においても、第１半導体部材１０と第２半導体部材２０との接合面にはボイドが発生せず、また、接合面の剥がれ、接合部位の脆弱性に起因する信頼性劣化等も生じないことが確認された。
＜比較例１＞
比較例として、ダミー電極を配置しない構成の半導体装置１００ａを作製した。図８Ａは、比較例による半導体装置１００ａの第１半導体部材１０ａの接合面を示す図である。また、図８Ｂは、図２Ａの線Ｌ６における半導体装置１００ａの断面図である。また、図８Ｃは、図８Ａの線Ｌ７における半導体装置１００ａの断面図である。
この半導体装置１００ａは、本実施形態の半導体装置１００と比較して、ダミー電極５，８が設けられていないこと以外は、本実施形態の半導体装置１００と同様である。
比較例として、ダミー電極を配置しない構成の半導体装置１００ａを作製した。図８Ａは、比較例による半導体装置１００ａの第１半導体部材１０ａの接合面を示す図である。また、図８Ｂは、図２Ａの線Ｌ６における半導体装置１００ａの断面図である。また、図８Ｃは、図８Ａの線Ｌ７における半導体装置１００ａの断面図である。
この半導体装置１００ａは、本実施形態の半導体装置１００と比較して、ダミー電極５，８が設けられていないこと以外は、本実施形態の半導体装置１００と同様である。
第１半導体部材１０ａ及び第２半導体部材２０ａにおいて、層間絶縁膜３ａ，６ａにそれぞれ埋め込まれた第１電極パッド４ａ、第２電極パッド７ａは、一般的なダマシン工程により形成した。また、第１半導体部材１０ａ及び第２半導体部材２０ａの接合面Ｐｊは、軟質層と硬質層とが積層された一般的なＣＭＰパッドと、半導体装置製造用の一般的なスラリーとを用いて研磨を行った。
第１半導体部材１０ａと第２半導体部材２０ａとの接合は、実施例１と同様にして行った。
第１半導体部材１０ａと第２半導体部材２０ａとの接合は、実施例１と同様にして行った。
図８Ｂに示すように、図８Ａの線Ｌ６に示す箇所においては、第１半導体部材１０ａと第２半導体部材２０ａとの接合面にはボイドが形成されなかった。
しかし、図８Ａの線Ｌ７に示す箇所では、図８Ｃに示すように、第１電極パッド４ａと第２電極パッド７ａとの間にボイドが形成された。これは、各半導体部材の接合面の形成時に、第１電極パッド４ａ及び第２電極パッド７ａの接合面にディッシングが生じたためである。
しかし、図８Ａの線Ｌ７に示す箇所では、図８Ｃに示すように、第１電極パッド４ａと第２電極パッド７ａとの間にボイドが形成された。これは、各半導体部材の接合面の形成時に、第１電極パッド４ａ及び第２電極パッド７ａの接合面にディッシングが生じたためである。
このように、本技術によりダミー電極を設けた実施例１〜実施例５では、接合面にボイドが形成されていないので、二つの半導体部材を強固に接合した半導体装置を提供することが可能である。また、ダミー電極５，８は、それぞれ第１電極パッド４及び第２電極パッド７の形成時において同時に形成可能であるので、製造工程数を増やすことなく、接合強度を向上させることができる。
本技術は、上述の実施の形態や実験例に限定されるものではなく、本技術の要旨を逸脱しない範囲でその他様々な構成が取り得る。
また、本技術は、以下のような構成を取ることもできる。
（１）
第１層間絶縁膜と、前記第１層間絶縁膜内に埋め込まれ、一方の表面が前記第１層間絶縁膜の一方の表面と同一面上に位置した第１電極パッドと、前記第１層間絶縁膜内に埋め込まれ、一方の表面が前記第１層間絶縁膜の前記一方の表面と同一面上に位置し、前記第１電極パッドの周囲に配設された第１ダミー電極と、を含む第１配線層と、
前記第１層間絶縁膜の前記第１電極パッドの前記一方の表面側に位置した第２層間絶縁膜と、前記第２層間絶縁膜内に埋め込まれ、一方の表面が前記第２層間絶縁膜の前記第１層間絶縁膜側の表面と同一表面上に位置し、かつ前記第１電極パッドに接合された第２電極パッドと、一方の表面が前記第２層間絶縁膜の前記第１層間絶縁膜側の表面と同一面上に位置し、前記第２電極パッドの周囲に配設され、前記第１ダミー電極に接合された第２ダミー電極と、を含む第２配線層と、
を含む
半導体装置。
（２）
前記第１電極パッド及び前記第１ダミー電極は、前記第１配線層と前記第２配線層との接合面に対して、前記第２電極パッド及び前記第２ダミー電極と面対称に配置される請求項１に記載の半導体装置。
（３）
前記第１配線層と前記第２配線層との接合面において、前記第１層間絶縁膜の表面積に対する前記第１電極パッド及び前記ダミー電極の表面積の比率が５０％以上６０％以下である
（１）または（２）に記載の半導体装置。
（４）
前記第１及び第２ダミー電極は、全てグランドに接続された
（１）〜（３）に記載の半導体装置。
（５）
前記第１電極パッド及び前記第１ダミー電極は同一の外形を有し、全て等間隔に配列された
（１）〜（４）に記載の半導体装置。
（６）
前記第１ダミー電極は、前記第１配線層と前記第２配線層との接合面において、前記第１電極パッドの周囲にのみ配置された
（１）〜（４）に記載の半導体装置。
また、本技術は、以下のような構成を取ることもできる。
（１）
第１層間絶縁膜と、前記第１層間絶縁膜内に埋め込まれ、一方の表面が前記第１層間絶縁膜の一方の表面と同一面上に位置した第１電極パッドと、前記第１層間絶縁膜内に埋め込まれ、一方の表面が前記第１層間絶縁膜の前記一方の表面と同一面上に位置し、前記第１電極パッドの周囲に配設された第１ダミー電極と、を含む第１配線層と、
前記第１層間絶縁膜の前記第１電極パッドの前記一方の表面側に位置した第２層間絶縁膜と、前記第２層間絶縁膜内に埋め込まれ、一方の表面が前記第２層間絶縁膜の前記第１層間絶縁膜側の表面と同一表面上に位置し、かつ前記第１電極パッドに接合された第２電極パッドと、一方の表面が前記第２層間絶縁膜の前記第１層間絶縁膜側の表面と同一面上に位置し、前記第２電極パッドの周囲に配設され、前記第１ダミー電極に接合された第２ダミー電極と、を含む第２配線層と、
を含む
半導体装置。
（２）
前記第１電極パッド及び前記第１ダミー電極は、前記第１配線層と前記第２配線層との接合面に対して、前記第２電極パッド及び前記第２ダミー電極と面対称に配置される請求項１に記載の半導体装置。
（３）
前記第１配線層と前記第２配線層との接合面において、前記第１層間絶縁膜の表面積に対する前記第１電極パッド及び前記ダミー電極の表面積の比率が５０％以上６０％以下である
（１）または（２）に記載の半導体装置。
（４）
前記第１及び第２ダミー電極は、全てグランドに接続された
（１）〜（３）に記載の半導体装置。
（５）
前記第１電極パッド及び前記第１ダミー電極は同一の外形を有し、全て等間隔に配列された
（１）〜（４）に記載の半導体装置。
（６）
前記第１ダミー電極は、前記第１配線層と前記第２配線層との接合面において、前記第１電極パッドの周囲にのみ配置された
（１）〜（４）に記載の半導体装置。
１・・・基板、２，３１・・・第１配線層、３・・・層間絶縁膜、３ａ・・・層間絶縁膜、４，４ａ・・・第１電極パッド、５・・・ダミー電極、６・・・層間絶縁膜、７，７ａ・・・第２電極パッド、８・・・ダミー電極、９，３２・・・第２配線層、１０，１０ａ，３０・・・第１半導体部材、１１・・・基板、１２，１３，２３，２４・・・ビア、１４，１５・・・拡散防止膜、１５，４２・・・拡散防止膜、１８・・・第３配線層、１９・・・第４配線層、２０，２０ａ，４０・・・第２半導体部材、２１，２２・・・配線、３３・・・Ｓｉ基板、３４・・・トランジスタ、３５・・・光電変換層、３６・・・カラーフィルタ、３７・・・マイクロレンズ、３９，４３・・・層間絶縁膜、７０・・・集光部、７１・・・半導体受像装置、７２・・・駆動回路、７３・・・制御回路、７４・・・信号処理回路
、７５・・・シャッタ部、１００，１００ａ，２００，３００，４００，４１０，５００・・・半導体装置、６００・・・半導体受像装置、７００・・・電子機器
、７５・・・シャッタ部、１００，１００ａ，２００，３００，４００，４１０，５００・・・半導体装置、６００・・・半導体受像装置、７００・・・電子機器
＜実施例２＞
第２の実施形態において示した半導体装置２００（図２Ａ〜２Ｃ参照）を、実施例１と同様の方法にて作製し、超音波によるボイド検査を行った。
なお、第１半導体部材１０の接合面において、層間絶縁膜３の表面積に対する第１電極パッド４及びダミー電極５の表面積の比率は５０％〜６０％の範囲となるようにした。
この半導体装置２００に対して超音波によるボイド検査を行った結果、ボイドの発生は見られず、接合面全面に渡って確実に接合されていることが確認できた。
第２の実施形態において示した半導体装置２００（図２Ａ〜２Ｃ参照）を、実施例１と同様の方法にて作製し、超音波によるボイド検査を行った。
なお、第１半導体部材１０の接合面において、層間絶縁膜３の表面積に対する第１電極パッド４及びダミー電極５の表面積の比率は５０％〜６０％の範囲となるようにした。
この半導体装置２００に対して超音波によるボイド検査を行った結果、ボイドの発生は見られず、接合面全面に渡って確実に接合されていることが確認できた。
＜実施例３＞
第３の実施形態において示した半導体装置３００（図３参照）を、実施例１と同様の方法にて作製し、超音波によるボイド検査を行ったところ、接合面にボイドの発生は無く、確実に接合できていることが確認できた。
第３の実施形態において示した半導体装置３００（図３参照）を、実施例１と同様の方法にて作製し、超音波によるボイド検査を行ったところ、接合面にボイドの発生は無く、確実に接合できていることが確認できた。
＜実施例４＞
第４の実施形態において示した半導体装置４００（図４Ａ参照）を、実施例１と同様の方法にて作製し、超音波によるボイド検査を行ったところ、接合面にボイドの発生は無く、確実に接合できていることが確認できた。
また、図４Ｂにおいて示した半導体装置４１０を同様にして作製し、超音波によるボイド検査を行った。なお、第１半導体部材１０の接合面において、層間絶縁膜３の表面積に対する第１電極パッド４及びダミー電極５の表面積の比率は、５０％〜６０％の範囲とした。この半導体装置４１０においても接合面にボイドは発生せず、確実に接合できることが確認された。
第４の実施形態において示した半導体装置４００（図４Ａ参照）を、実施例１と同様の方法にて作製し、超音波によるボイド検査を行ったところ、接合面にボイドの発生は無く、確実に接合できていることが確認できた。
また、図４Ｂにおいて示した半導体装置４１０を同様にして作製し、超音波によるボイド検査を行った。なお、第１半導体部材１０の接合面において、層間絶縁膜３の表面積に対する第１電極パッド４及びダミー電極５の表面積の比率は、５０％〜６０％の範囲とした。この半導体装置４１０においても接合面にボイドは発生せず、確実に接合できることが確認された。
Claims (6)
- 第１層間絶縁膜と、前記第１層間絶縁膜内に埋め込まれ、一方の表面が前記第１層間絶縁膜の一方の表面と同一面上に位置した第１電極パッドと、前記第１層間絶縁膜内に埋め込まれ、一方の表面が前記第１層間絶縁膜の前記一方の表面と同一面上に位置し、前記第１電極パッドの周囲に配設された第１ダミー電極と、を含む第１配線層と、
前記第１層間絶縁膜の前記第１電極パッドの前記一方の表面側に位置した第２層間絶縁膜と、前記第２層間絶縁膜内に埋め込まれ、一方の表面が前記第２層間絶縁膜の前記第１層間絶縁膜側の表面と同一表面上に位置し、かつ前記第１電極パッドに接合された第２電極パッドと、一方の表面が前記第２層間絶縁膜の前記第１層間絶縁膜側の表面と同一面上に位置し、前記第２電極パッドの周囲に配設され、前記第１ダミー電極に接合された第２ダミー電極と、を含む第２配線層と、
を含む
半導体装置。 - 前記第１電極パッド及び前記第１ダミー電極は、前記第１配線層と前記第２配線層との接合面に対して、前記第２電極パッド及び前記第２ダミー電極と面対称に配置される請求項１に記載の半導体装置。
- 前記第１配線層と前記第２配線層との接合面において、前記第１層間絶縁膜の表面積に対する前記第１電極パッド及び前記第１ダミー電極の表面積の比率が５０％以上６０％以下である請求項１または２に記載の半導体装置。
- 前記第１及び第２ダミー電極は、全てグランドに接続された請求項１または２に記載の半導体装置。
- 前記第１電極パッド及び前記第１ダミー電極は同一の接合面形状を有し、全て等間隔に配列された請求項１または２に記載の半導体装置。
- 前記第１ダミー電極は、前記第１配線層と前記第２配線層との接合面において、前記第１電極パッドの周囲にのみ配置された請求項１または２に記載の半導体装置。
Priority Applications (24)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011129190A JP5919653B2 (ja) | 2011-06-09 | 2011-06-09 | 半導体装置 |
| PCT/JP2012/062484 WO2012161044A1 (ja) | 2011-05-24 | 2012-05-16 | 半導体装置 |
| KR1020207005315A KR102235927B1 (ko) | 2011-05-24 | 2012-05-16 | 반도체 장치 |
| KR1020237029691A KR20230130169A (ko) | 2011-05-24 | 2012-05-16 | 반도체 장치 |
| KR1020227005881A KR102574526B1 (ko) | 2011-05-24 | 2012-05-16 | 반도체 장치 |
| KR1020187008423A KR102084337B1 (ko) | 2011-05-24 | 2012-05-16 | 반도체 장치 |
| EP12790013.2A EP2717300B1 (en) | 2011-05-24 | 2012-05-16 | Semiconductor device |
| KR1020217007969A KR102378636B1 (ko) | 2011-05-24 | 2012-05-16 | 반도체 장치 |
| EP21217898.2A EP4047647A3 (en) | 2011-05-24 | 2012-05-16 | Semiconductor device |
| EP19167410.0A EP3534399A1 (en) | 2011-05-24 | 2012-05-16 | Semiconductor device |
| KR1020137028555A KR101952976B1 (ko) | 2011-05-24 | 2012-05-16 | 반도체 장치 |
| CN201280021467.3A CN103503122B (zh) | 2011-05-24 | 2012-05-16 | 半导体装置 |
| US14/116,432 US9799587B2 (en) | 2011-05-24 | 2012-05-16 | Semiconductor device |
| CN201610307746.6A CN105938825B (zh) | 2011-05-24 | 2012-05-16 | 半导体图像接收装置 |
| TW109130275A TWI746146B (zh) | 2011-05-24 | 2012-05-17 | 半導體裝置 |
| TW110121515A TWI804887B (zh) | 2011-05-24 | 2012-05-17 | 半導體裝置 |
| TW107118686A TWI728248B (zh) | 2011-05-24 | 2012-05-17 | 攝像裝置 |
| TW111148764A TWI835470B (zh) | 2011-05-24 | 2012-05-17 | 測光裝置 |
| TW105131747A TWI667763B (zh) | 2011-05-24 | 2012-05-17 | 半導體收像裝置 |
| TW101117629A TWI578484B (zh) | 2011-05-24 | 2012-05-17 | Semiconductor device |
| US15/711,607 US10236238B2 (en) | 2011-05-24 | 2017-09-21 | Semiconductor device |
| US15/945,579 US11587857B2 (en) | 2011-05-24 | 2018-04-04 | Semiconductor device |
| US17/675,902 US11626356B2 (en) | 2011-05-24 | 2022-02-18 | Semiconductor device |
| US18/076,861 US11923279B2 (en) | 2011-05-24 | 2022-12-07 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011129190A JP5919653B2 (ja) | 2011-06-09 | 2011-06-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012256736A true JP2012256736A (ja) | 2012-12-27 |
| JP5919653B2 JP5919653B2 (ja) | 2016-05-18 |
Family
ID=47528048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011129190A Active JP5919653B2 (ja) | 2011-05-24 | 2011-06-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5919653B2 (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140115948A (ko) | 2013-03-22 | 2014-10-01 | 소니 주식회사 | 반도체 장치 및 제조 방법 |
| JP2015026786A (ja) * | 2013-07-29 | 2015-02-05 | ソニー株式会社 | 裏面照射型イメージセンサ、撮像装置、および電子機器 |
| WO2016056409A1 (ja) * | 2014-10-08 | 2016-04-14 | ソニー株式会社 | 積層型デバイスおよび製造方法、並びに、電子機器 |
| KR20160067844A (ko) | 2013-10-04 | 2016-06-14 | 소니 주식회사 | 반도체 장치 및 고체 촬상 소자 |
| US9437568B2 (en) | 2013-12-11 | 2016-09-06 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device having a multilayer interconnection |
| WO2016185883A1 (ja) * | 2015-05-18 | 2016-11-24 | ソニー株式会社 | 半導体装置および撮像装置 |
| KR20170121167A (ko) * | 2015-03-03 | 2017-11-01 | 소니 주식회사 | 반도체 장치 및 전자 기기 |
| JPWO2016136488A1 (ja) * | 2015-02-27 | 2017-12-07 | ソニー株式会社 | 半導体装置、固体撮像素子、撮像装置、並びに電子機器 |
| JP2018006561A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 光電変換装置及びカメラ |
| WO2018034092A1 (ja) * | 2016-08-18 | 2018-02-22 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、固体撮像素子の製造方法、及び、電子機器 |
| WO2018189994A1 (en) | 2017-04-12 | 2018-10-18 | Sony Semiconductor Solutions Corporation | Solid-state imaging device |
| JP2019134318A (ja) * | 2018-01-31 | 2019-08-08 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置およびキャリブレーション方法 |
| JP2019140253A (ja) * | 2018-02-09 | 2019-08-22 | キヤノン株式会社 | 半導体装置、半導体装置の製造方法 |
| JP2019140237A (ja) * | 2018-02-09 | 2019-08-22 | キヤノン株式会社 | 光電変換装置および撮像システム |
| JP2019211508A (ja) * | 2018-05-31 | 2019-12-12 | ルネサスエレクトロニクス株式会社 | 半導体モジュールおよびその製造方法、並びに、半導体モジュールを用いた通信方法 |
| WO2020004011A1 (ja) * | 2018-06-29 | 2020-01-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の製造方法 |
| US10622397B2 (en) | 2017-11-30 | 2020-04-14 | Canon Kabushiki Kaisha | Semiconductor apparatus and equipment |
| WO2020116449A1 (en) | 2018-12-04 | 2020-06-11 | Sony Semiconductor Solutions Corporation | Semiconductor device and electronic device |
| CN112864168A (zh) * | 2019-08-23 | 2021-05-28 | 长江存储科技有限责任公司 | 非易失性存储器件及其制造方法 |
| US11101312B2 (en) | 2019-01-31 | 2021-08-24 | Canon Kabushiki Kaisha | Semiconductor apparatus and equipment |
| JP2021136320A (ja) * | 2020-02-26 | 2021-09-13 | キオクシア株式会社 | 半導体装置およびその製造方法 |
| JP2021192436A (ja) * | 2017-08-04 | 2021-12-16 | ソニーセミコンダクタソリューションズ株式会社 | 光検出素子、電子機器 |
| US11342317B2 (en) | 2019-09-27 | 2022-05-24 | Canon Kabushiki Kaisha | Semiconductor apparatus and semiconductor wafer |
| US11488998B2 (en) | 2019-04-25 | 2022-11-01 | Canon Kabushiki Kaisha | Semiconductor apparatus and equipment |
| WO2022239325A1 (ja) * | 2021-05-11 | 2022-11-17 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| WO2023058336A1 (ja) * | 2021-10-08 | 2023-04-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法 |
| US11688705B2 (en) | 2021-02-25 | 2023-06-27 | Kioxia Corporation | Semiconductor device and method of manufacturing the same |
| JP7353121B2 (ja) | 2019-10-08 | 2023-09-29 | キヤノン株式会社 | 半導体装置および機器 |
| WO2023188831A1 (ja) * | 2022-03-30 | 2023-10-05 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022144884A (ja) | 2021-03-19 | 2022-10-03 | キオクシア株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250913A (ja) * | 1999-12-28 | 2001-09-14 | Mitsumasa Koyanagi | ３次元半導体集積回路装置及びその製造方法 |
| JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005135988A (ja) * | 2003-10-28 | 2005-05-26 | Toshiba Corp | 半導体装置の製造方法 |
| US20070166997A1 (en) * | 2006-01-18 | 2007-07-19 | Andreas Knorr | Semiconductor devices and methods of manufacture thereof |
| JP2010219425A (ja) * | 2009-03-18 | 2010-09-30 | Toshiba Corp | 半導体装置 |
| JP2011054637A (ja) * | 2009-08-31 | 2011-03-17 | Sony Corp | 半導体装置およびその製造方法 |
-
2011
- 2011-06-09 JP JP2011129190A patent/JP5919653B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250913A (ja) * | 1999-12-28 | 2001-09-14 | Mitsumasa Koyanagi | ３次元半導体集積回路装置及びその製造方法 |
| JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005135988A (ja) * | 2003-10-28 | 2005-05-26 | Toshiba Corp | 半導体装置の製造方法 |
| US20070166997A1 (en) * | 2006-01-18 | 2007-07-19 | Andreas Knorr | Semiconductor devices and methods of manufacture thereof |
| JP2010219425A (ja) * | 2009-03-18 | 2010-09-30 | Toshiba Corp | 半導体装置 |
| JP2011054637A (ja) * | 2009-08-31 | 2011-03-17 | Sony Corp | 半導体装置およびその製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| GRZEGORZ W.DEPTUCH: "Vertically Integrated Circuits at Fermilab", IEEE TRANSACTIONS ON NUCLEAR SCIENCE, vol. 57, no. 4, JPN6015010486, 18 August 2010 (2010-08-18), US, pages 2178 - 2186, ISSN: 0003031404 * |
Cited By (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9190275B2 (en) | 2013-03-22 | 2015-11-17 | Sony Corporation | Bonding substrates with electrical connection through insulating film |
| KR20140115948A (ko) | 2013-03-22 | 2014-10-01 | 소니 주식회사 | 반도체 장치 및 제조 방법 |
| JP2015026786A (ja) * | 2013-07-29 | 2015-02-05 | ソニー株式会社 | 裏面照射型イメージセンサ、撮像装置、および電子機器 |
| KR20160067844A (ko) | 2013-10-04 | 2016-06-14 | 소니 주식회사 | 반도체 장치 및 고체 촬상 소자 |
| KR20210138140A (ko) | 2013-10-04 | 2021-11-18 | 소니그룹주식회사 | 반도체 장치 및 고체 촬상 소자 |
| US10840204B2 (en) | 2013-12-11 | 2020-11-17 | Toshiba Memory Corporation | Semiconductor device for bonding conductive layers exposed from surfaces of respective interconnection layers |
| US9437568B2 (en) | 2013-12-11 | 2016-09-06 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device having a multilayer interconnection |
| KR20170070018A (ko) | 2014-10-08 | 2017-06-21 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 적층형 디바이스 및 제조 방법, 및, 전자 기기 |
| KR102426811B1 (ko) | 2014-10-08 | 2022-07-29 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 적층형 디바이스 및 제조 방법, 및, 전자 기기 |
| JPWO2016056409A1 (ja) * | 2014-10-08 | 2017-07-20 | ソニーセミコンダクタソリューションズ株式会社 | 積層型デバイスおよび製造方法、並びに、電子機器 |
| WO2016056409A1 (ja) * | 2014-10-08 | 2016-04-14 | ソニー株式会社 | 積層型デバイスおよび製造方法、並びに、電子機器 |
| US11004879B2 (en) | 2015-02-27 | 2021-05-11 | Sony Corporation | Semiconductor device, solid-state image pickup element, imaging device, and electronic apparatus |
| JP2021052210A (ja) * | 2015-02-27 | 2021-04-01 | ソニー株式会社 | 半導体装置、固体撮像装置、撮像装置、および電子機器 |
| JP7131602B2 (ja) | 2015-02-27 | 2022-09-06 | ソニーグループ株式会社 | 半導体装置、固体撮像装置、撮像装置、および電子機器 |
| US10665623B2 (en) | 2015-02-27 | 2020-05-26 | Sony Corporation | Semiconductor device, solid-state image pickup element, imaging device, and electronic apparatus |
| JPWO2016136488A1 (ja) * | 2015-02-27 | 2017-12-07 | ソニー株式会社 | 半導体装置、固体撮像素子、撮像装置、並びに電子機器 |
| KR20170121167A (ko) * | 2015-03-03 | 2017-11-01 | 소니 주식회사 | 반도체 장치 및 전자 기기 |
| KR102492854B1 (ko) * | 2015-03-03 | 2023-01-31 | 소니그룹주식회사 | 반도체 장치 및 전자 기기 |
| US10770490B2 (en) | 2015-03-03 | 2020-09-08 | Sony Corporation | Semiconductor device and electronic apparatus |
| KR20230010002A (ko) * | 2015-03-03 | 2023-01-17 | 소니그룹주식회사 | 반도체 장치 및 전자 기기 |
| KR102590053B1 (ko) * | 2015-03-03 | 2023-10-17 | 소니그룹주식회사 | 반도체 장치 및 전자 기기 |
| JPWO2016140072A1 (ja) * | 2015-03-03 | 2017-12-14 | ソニー株式会社 | 半導体装置、および電子機器 |
| US10355039B2 (en) | 2015-05-18 | 2019-07-16 | Sony Corporation | Semiconductor device and imaging device |
| US11069735B2 (en) | 2015-05-18 | 2021-07-20 | Sony Corporation | Semiconductor device and imaging device |
| WO2016185883A1 (ja) * | 2015-05-18 | 2016-11-24 | ソニー株式会社 | 半導体装置および撮像装置 |
| JP7151748B2 (ja) | 2015-05-18 | 2022-10-12 | ソニーグループ株式会社 | 半導体装置および撮像装置 |
| JPWO2016185883A1 (ja) * | 2015-05-18 | 2018-03-08 | ソニー株式会社 | 半導体装置および撮像装置 |
| JP2020198459A (ja) * | 2015-05-18 | 2020-12-10 | ソニー株式会社 | 半導体装置および撮像装置 |
| JP2021108377A (ja) * | 2016-06-30 | 2021-07-29 | キヤノン株式会社 | 光電変換装置、積層用基板及びカメラ |
| US10778920B2 (en) | 2016-06-30 | 2020-09-15 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and camera |
| JP2018006561A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 光電変換装置及びカメラ |
| US11637981B2 (en) | 2016-06-30 | 2023-04-25 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and camera |
| JP7191145B2 (ja) | 2016-06-30 | 2022-12-16 | キヤノン株式会社 | 光電変換装置、積層用基板及びカメラ |
| WO2018034092A1 (ja) * | 2016-08-18 | 2018-02-22 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、固体撮像素子の製造方法、及び、電子機器 |
| US11688753B2 (en) | 2017-04-12 | 2023-06-27 | Sony Semiconductor Solutions Corporation | Solid-state imaging device configured by electrically bonding the respective electrodes of a plurality of semiconductor chips |
| KR20190139215A (ko) | 2017-04-12 | 2019-12-17 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자 |
| WO2018189994A1 (en) | 2017-04-12 | 2018-10-18 | Sony Semiconductor Solutions Corporation | Solid-state imaging device |
| JP2021192436A (ja) * | 2017-08-04 | 2021-12-16 | ソニーセミコンダクタソリューションズ株式会社 | 光検出素子、電子機器 |
| JP7418934B2 (ja) | 2017-08-04 | 2024-01-22 | ソニーセミコンダクタソリューションズ株式会社 | 光検出素子、電子機器 |
| US11699716B2 (en) | 2017-08-04 | 2023-07-11 | Sony Semiconductor Solutions Corporation | Solid-state imaging device |
| US10622397B2 (en) | 2017-11-30 | 2020-04-14 | Canon Kabushiki Kaisha | Semiconductor apparatus and equipment |
| JP2019134318A (ja) * | 2018-01-31 | 2019-08-08 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置およびキャリブレーション方法 |
| JP7078818B2 (ja) | 2018-01-31 | 2022-06-01 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置およびキャリブレーション方法 |
| US11686630B2 (en) | 2018-01-31 | 2023-06-27 | Sony Semiconductor Solutions Corporation | Imaging device and calibration method |
| JP2019140253A (ja) * | 2018-02-09 | 2019-08-22 | キヤノン株式会社 | 半導体装置、半導体装置の製造方法 |
| JP7353729B2 (ja) | 2018-02-09 | 2023-10-02 | キヤノン株式会社 | 半導体装置、半導体装置の製造方法 |
| US11742373B2 (en) | 2018-02-09 | 2023-08-29 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing semiconductor device |
| JP2019140237A (ja) * | 2018-02-09 | 2019-08-22 | キヤノン株式会社 | 光電変換装置および撮像システム |
| JP7112254B2 (ja) | 2018-05-31 | 2022-08-03 | ルネサスエレクトロニクス株式会社 | 半導体モジュールおよび半導体モジュールを用いた通信方法 |
| JP2019211508A (ja) * | 2018-05-31 | 2019-12-12 | ルネサスエレクトロニクス株式会社 | 半導体モジュールおよびその製造方法、並びに、半導体モジュールを用いた通信方法 |
| US11749609B2 (en) | 2018-06-29 | 2023-09-05 | Sony Semiconductor Solutions Corporation | Semiconductor device and method of manufacturing semiconductor device |
| WO2020004011A1 (ja) * | 2018-06-29 | 2020-01-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2020116449A1 (en) | 2018-12-04 | 2020-06-11 | Sony Semiconductor Solutions Corporation | Semiconductor device and electronic device |
| US11869853B2 (en) | 2018-12-04 | 2024-01-09 | Sony Semiconductor Solutions Corporation | Semiconductor device and electronic device |
| US11101312B2 (en) | 2019-01-31 | 2021-08-24 | Canon Kabushiki Kaisha | Semiconductor apparatus and equipment |
| US11488998B2 (en) | 2019-04-25 | 2022-11-01 | Canon Kabushiki Kaisha | Semiconductor apparatus and equipment |
| CN112864168B (zh) * | 2019-08-23 | 2023-05-02 | 长江存储科技有限责任公司 | 非易失性存储器件及其制造方法 |
| CN112864168A (zh) * | 2019-08-23 | 2021-05-28 | 长江存储科技有限责任公司 | 非易失性存储器件及其制造方法 |
| KR102587644B1 (ko) | 2019-08-23 | 2023-10-11 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 비휘발성 메모리 장치 및 그 제조 방법 |
| JP2022521981A (ja) * | 2019-08-23 | 2022-04-13 | 長江存儲科技有限責任公司 | メモリデバイス及び方法 |
| JP7241901B2 (ja) | 2019-08-23 | 2023-03-17 | 長江存儲科技有限責任公司 | メモリデバイス及び方法 |
| KR20210118903A (ko) * | 2019-08-23 | 2021-10-01 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 비휘발성 메모리 장치 및 그 제조 방법 |
| US11342317B2 (en) | 2019-09-27 | 2022-05-24 | Canon Kabushiki Kaisha | Semiconductor apparatus and semiconductor wafer |
| JP7353121B2 (ja) | 2019-10-08 | 2023-09-29 | キヤノン株式会社 | 半導体装置および機器 |
| JP2021136320A (ja) * | 2020-02-26 | 2021-09-13 | キオクシア株式会社 | 半導体装置およびその製造方法 |
| US11688705B2 (en) | 2021-02-25 | 2023-06-27 | Kioxia Corporation | Semiconductor device and method of manufacturing the same |
| WO2022239325A1 (ja) * | 2021-05-11 | 2022-11-17 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| WO2023058336A1 (ja) * | 2021-10-08 | 2023-04-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法 |
| WO2023188831A1 (ja) * | 2022-03-30 | 2023-10-05 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5919653B2 (ja) | 2016-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5919653B2 (ja) | 半導体装置 | |
| US11923279B2 (en) | Semiconductor device | |
| JP6650116B2 (ja) | 固体撮像装置および製造方法、並びに電子機器 | |
| JP6031765B2 (ja) | 半導体装置、電子機器、及び、半導体装置の製造方法 | |
| TW201901938A (zh) | 固態影像感測器，製造固態影像感測器之方法，以及電子器件 | |
| JP2012244101A (ja) | 半導体装置 | |
| JP6168366B2 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
| TWI835470B (zh) | 測光裝置 | |
| WO2021090545A1 (ja) | 撮像素子および撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151224 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160328 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5919653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |