JPWO2016185883A1 - 半導体装置および撮像装置 - Google Patents
半導体装置および撮像装置 Download PDFInfo
- Publication number
- JPWO2016185883A1 JPWO2016185883A1 JP2017519095A JP2017519095A JPWO2016185883A1 JP WO2016185883 A1 JPWO2016185883 A1 JP WO2016185883A1 JP 2017519095 A JP2017519095 A JP 2017519095A JP 2017519095 A JP2017519095 A JP 2017519095A JP WO2016185883 A1 JPWO2016185883 A1 JP WO2016185883A1
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor chip
- layer
- insulating layer
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 196
- 238000003384 imaging method Methods 0.000 title claims description 14
- 239000002184 metal Substances 0.000 claims abstract description 147
- 229910052751 metal Inorganic materials 0.000 claims abstract description 147
- 238000000034 method Methods 0.000 claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 27
- 239000010949 copper Substances 0.000 description 16
- 238000013461 design Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001994 activation Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
- H01L25/043—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0756—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0616—Random array, i.e. array with no symmetry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
- H01L2224/0951—Function
- H01L2224/09515—Bonding areas having different functions
- H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
- H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8019—Arrangement of the bonding areas prior to mounting
- H01L2224/80194—Lateral distribution of the bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Abstract
Description
(x×P+y×Q)/R>z
ただし、
z:上記第1の半導体チップおよび上記第2の半導体チップの単位面積当たりの接合強度、
x:上記第1の絶縁層および上記第2の絶縁層の単位面積当たりの接合強度、
y:上記第1の金属層および上記第2の金属層の単位面積当たりの接合強度、
P:上記第1の半導体チップの端部と略垂直に交わる経路における上記第1の絶縁層および上記第2の絶縁層の接合部分の長さ、
R:上記経路における上記第1のパッドと上記第1の半導体チップの端部との間の長さ
である。これにより、上記第1の半導体チップの端部と略垂直に交わる経路における上記第1の絶縁層および上記第2の絶縁層の接合部分の長さ等に基づく幅の上記第1の金属層および上記第2の金属層が配置されるという作用をもたらす。
1.第1の実施の形態(ガードリングを使用する場合の例)
2.第2の実施の形態(ガードリングを分割する場合の例)
3.第3の実施の形態(ダミーパッドを使用する場合の例)
[半導体装置の構成]
図1は、本技術の第1の実施の形態における半導体装置10の構成例を示す図である。同図は、カメラ等に使用する撮像装置の構成を表した断面図である。この撮像装置を例に挙げて、本技術の実施の形態における半導体装置10の構成を説明する。この半導体装置10は、第1の半導体チップ100と、第2の半導体チップ200とを備える。また、半導体装置10は、第1の半導体チップ100および第2の半導体チップ200が同図に記載した「B」の位置において接合されて構成される。なお、半導体装置10は、請求の範囲に記載の撮像装置の一例である。
図2は、本技術の第1の実施の形態における半導体チップの構成例を示す図である。同図は、接合される前の第1の半導体チップ100および第2の半導体チップ200の構成を表したものである。同図におけるaは第2の半導体チップ200における接合面120(同図におけるaの点線で示される面)の構成を表し、同図におけるbは第2の半導体チップ200における接合面220(同図におけるbの点線で示される面)を表している。何れの半導体チップも矩形形状の接合面を有している。
図3は、本技術の第1の実施の形態におけるガードリングの幅を示す図である。同図は、第1のガードリング121および第2のガードリング221の幅の算出方法を表したものである。同図におけるaは第1の半導体チップ100の端部の正面図を表し、同図におけるbは半導体装置10の接合部の断面図を表している。
(x×P+y×Q)/R>z ・・・式1
ただし、xは、第1の絶縁層129および第2の絶縁層229の単位面積当たりの接合強度を表す。yは、第1のガードリングおよび第2のガードリングの単位面積当たりの接合強度を表す。Rは、第1のパッド124と第1の半導体チップ100の端部との間の長さを表す。なお、同図においては、RはPおよびQの合計と等しい長さになる。式1の左辺は、上記領域における単位長さ(同図におけるaの縦方向の単位長さ)当たりの接合強度の合計値をRで除算して当該領域の接合強度の平均値を算出する演算を表している。
図4は、本技術の第1の実施の形態におけるアライメント時のずれ等を示す図である。同図におけるaは、第1の半導体チップ100および第2の半導体チップ200を接合する際にアライメントずれe1を生じた場合の例を表したものである。このような場合には、第1のガードリング121および第2のガードリング221の接合部分の長さが減少する。このため、e1をQに加えて第1のガードリング121および第2のガードリング221を製造する必要がある。
半導体装置10は、以下の手順により製造することができる。前述のように算出された幅Qの第1のガードリング121および第2のガードリング221を備えた第1の半導体チップ100および第2の半導体チップ200を製造する。これらは、一般的な半導体チップの製造方法により製造することができる。また、第1のガードリング121および第2のガードリング221は、第1のパッド124および第2のパッド224と同一の製法により製造することができる。次に、第1の半導体チップ100の第1の接合面120および第2の半導体チップ200の接合面220を研磨して、これらの接合面を平滑にする。この研磨にはCMP(Chemical Mechanical Polishing)法を使用することができる。次に、第1の半導体チップ100および第2の半導体チップ200のアライメントを行い、接合面同士の貼合せを行う。貼り合せた状態で300から600℃の温度に加熱し、両者を接合させる。これにより、半導体装置10を製造することができる。
上述の実施の形態では、第1のガードリング121および第2のガードリング221は、同一の幅にしていた。これに対し、第1のガードリング121および第2のガードリング221の幅を異なる値にすることもできる。アライメントずれ等の製造時の誤差を吸収するためである。
上述の実施の形態では、半導体チップにはそれぞれ1つのガードリングを使用していた。これに対し、本技術の第2の実施の形態では、ガードリングを分割し、複数のガードリングを使用する。これにより、CMP研磨時の不具合の発生を防止する。
図6は、本技術の第2の実施の形態におけるガードリングを示す図である。前述のように、半導体装置10の製造工程において、CMP法による半導体チップの接合面の研磨が行われる。この際、第1のガードリング121および第2のガードリング221の幅Qが大きすぎると、ガードリング部分が過剰に削られる、いわゆるディッシングが生じる場合がある。これを防ぐため、同図に表したように第1のガードリング121および第2のガードリング221を分割して配置する。同図は、それぞれ4つに分割した例を表したものである。この際、分割されたガードリングの幅の合計をQに等しくする。これ以外の半導体装置10の構成は図1において説明した半導体装置10と同様であるため、説明を省略する。
上述の実施の形態では、第1の半導体チップ100の端部から第1のパッド124に至る領域の絶縁層同士の接合部分の強度等に基づいてQを算出していた。これに対し、本技術の第3の実施の形態では、接合面にダミーパッドを追加して第1の半導体チップ100の端部から第1のパッド124またはダミーパッドに至る領域に変更し、Qを算出する。これにより、接合強度を保ちながらQを小さくすることができる。
図7は、本技術の第3の実施の形態における半導体装置10の構成例を示す図である。同図の半導体装置10は、第1のダミーパッド125および第2のダミーパッド225がそれぞれ第1の半導体チップ100および第2の半導体チップ200に配置されている点で、図1において説明した半導体装置10と異なっている。
図8は、本技術の第3の実施の形態におけるダミーパッドを示す図である。本技術の第1の実施の形態では、第1の半導体チップ100の端部から第1のパッド124に至る領域の絶縁物同士の接合強度等に基づいてQを算出していた。しかし、同図における上側の図に表したように、第1のパッド124と第1の半導体チップ100の端部との距離が大きい場合、Qの値も大きなものとなる。このため、第1のガードリング121が他の第1のパッドと接近し、デザインルール違反となる場合が生じる。そこで、同図における下側の図に表したように、第1のパッド124と第1の半導体チップ100の端部との間に第1のダミーパッド125を配置する。この第1のダミーパッド125は、接合面120に配置されるものの、配線層131およびビア132とは接続されておらず、電気的に独立したパッドである。
図9は、本技術の実施の形態におけるガードリングの設計手順を示す図である。同図は、ダミーパッドの追加およびガードリングの分割の手順を含むガードリングの設計手順を表したものである。まず、最大絶縁物接合長を算出する(ステップS910)。ここで、最大絶縁物接合長とは、Pの最大値である。次に、最大絶縁物接合長に基づいてガードリング幅を算出する(ステップS901)。これは、前述の式1により算出することができる。次に、ガードリングの幅がデザインルールに適合するか否かを判断する(ステップS902)。ここで、デザインルールには、CMP法の適用に関するルールが含まれている。その結果、デザインルールに適合する場合には(ステップS902:Yes)、ガードリング位置を決定し(ステップS903)、ガードリングの設計を終了する。
(1)第1の絶縁層と前記第1の絶縁層により絶縁される第1の内層回路が電気的に接続される複数の第1のパッドと前記複数の第1のパッドの外側に配置される線状の第1の金属層とを有する第1の接合面を備える第1の半導体チップと、
第2の絶縁層と前記第1のパッドに対向する位置に配置されるとともに前記第2の絶縁層により絶縁される第2の内層回路が電気的に接続される複数の第2のパッドと前記第1の金属層に対向する位置に配置される線状の第2の金属層とを有して前記第1の接合面と接合される第2の接合面を備える第2の半導体チップと
を具備する半導体装置であって、
前記第1の金属層および前記第2の金属層の幅は、前記第1の半導体チップの端部から前記第1のパッドに至る領域の前記第1の絶縁層および前記第2の絶縁層の接合強度と前記第1の金属層および前記第2の金属層の接合強度とに基づく幅である半導体装置。
(2)前記第1の金属層および前記第2の金属層の幅は、前記領域における前記第1の絶縁層および前記第2の絶縁層の接合強度と前記第1の金属層および前記第2の金属層の接合強度との平均値に基づく幅である前記(1)に記載の半導体装置。
(3)前記第1の金属層および前記第2の金属層の幅は、以下の関係式を満たす幅Qに略等しい前記(2)に記載の半導体装置。
(x×P+y×Q)/R>z
ただし、
z:前記第1の半導体チップおよび前記第2の半導体チップの単位面積当たりの接合強度、
x:前記第1の絶縁層および前記第2の絶縁層の単位面積当たりの接合強度、
y:前記第1の金属層および前記第2の金属層の単位面積当たりの接合強度、
P:前記第1の半導体チップの端部と略垂直に交わる経路における前記第1の絶縁層および前記第2の絶縁層の接合部分の長さ、
R:前記経路における前記第1のパッドと前記第1の半導体チップの端部との間の長さ
である。
(4)前記経路は、前記第1の半導体チップの端部と略垂直に交わって前記第1の半導体チップの端部から最初に前記第1のパッドに至る経路である前記(3)に記載の半導体装置。
(5)前記経路は、前記第1の半導体チップの端部と略垂直に交わって前記第1の半導体チップの端部から最初に前記第1のパッドに至る経路のうち最も距離が長い経路である前記(4)に記載の半導体装置。
(6)前記第1の接合面は、前記第1の内層回路が電気的に接続されない第1のダミーパッドをさらに有し、
前記第2の接合面は、前記第1のダミーパッドと対向する位置に配置されるとともに前記第2の内装回路と電気的に接続されない第2のダミーパッドをさらに有し、
前記第1の金属層および前記第2の金属層の幅は、前記第1の半導体チップの端部から最初に前記第1のパッドまたは前記第1のダミーパッドに至る領域の前記第1の絶縁層および前記第2の絶縁層の接合強度と前記第1の金属層および前記第2の金属層の接合強度とに基づく幅である
前記(1)から(5)のいずれかに記載の半導体装置。
(7)前記第1の金属層および前記第2の金属層は、所定の個数に分割される前記(1)から(6)のいずれかに記載の半導体装置。
(8)前記第1の半導体チップおよび前記第2の半導体チップは、矩形形状に構成され、
前記第1の金属層および前記第2の金属層の幅は、前記第1の半導体チップおよび前記第2の半導体チップのそれぞれの辺毎の前記領域における前記第1の絶縁層および前記第2の絶縁層の接合強度と前記第1の金属層および前記第2の金属層の接合強度とに基づく幅である
前記(1)から(7)のいずれかに記載の半導体装置。
(9)第1の絶縁層と前記第1の絶縁層により絶縁される第1の内層回路が電気的に接続される複数の第1のパッドと前記複数の第1のパッドの外側に配置される線状の第1の金属層とを有する第1の接合面および前記第1の内層回路が電気的に接続されて照射された光を電気信号に変換する半導体領域を有する第1の拡散層を備える第1の半導体チップと、
第2の絶縁層と前記第1のパッドに対向する位置に配置されるとともに前記第2の絶縁層により絶縁される第2の内層回路が電気的に接続される複数の第2のパッドと前記第1の金属層に対向する位置に配置される線状の第2の金属層とを有して前記第1の接合面と接合される第2の接合面および前記第2の内層回路が電気的に接続されて前記電気信号を処理する半導体領域を有する第2の拡散層を備える第2の半導体チップと
を具備する撮像装置であって、
前記第1の金属層および前記第2の金属層の幅は、前記第1の半導体チップの端部から前記第1のパッドに至る領域の前記第1の絶縁層および前記第2の絶縁層の接合強度と前記第1の金属層および前記第2の金属層の接合強度とに基づく幅である撮像装置。
100 第1の半導体チップ
101 マイクロレンズ
102 カラーフィルタ
110 第1の拡散層
120 第1の接合面
121 第1のガードリング
124 第1のパッド
125 第1のダミーパッド
129 第1の絶縁層
131、231 配線層
132、232 ビア
200 第2の半導体チップ
210 第2の拡散層
220 第2の接合面
221 第2のガードリング
224 第2のパッド
225 第2のダミーパッド
229 第2の絶縁層
Claims (9)
- 第1の絶縁層と前記第1の絶縁層により絶縁される第1の内層回路が電気的に接続される複数の第1のパッドと前記複数の第1のパッドの外側に配置される線状の第1の金属層とを有する第1の接合面を備える第1の半導体チップと、
第2の絶縁層と前記第1のパッドに対向する位置に配置されるとともに前記第2の絶縁層により絶縁される第2の内層回路が電気的に接続される複数の第2のパッドと前記第1の金属層に対向する位置に配置される線状の第2の金属層とを有して前記第1の接合面と接合される第2の接合面を備える第2の半導体チップと
を具備する半導体装置であって、
前記第1の金属層および前記第2の金属層の幅は、前記第1の半導体チップの端部から前記第1のパッドに至る領域の前記第1の絶縁層および前記第2の絶縁層の接合強度と前記第1の金属層および前記第2の金属層の接合強度とに基づく幅である半導体装置。 - 前記第1の金属層および前記第2の金属層の幅は、前記領域における前記第1の絶縁層および前記第2の絶縁層の接合強度と前記第1の金属層および前記第2の金属層の接合強度との平均値に基づく幅である請求項1記載の半導体装置。
- 前記第1の金属層および前記第2の金属層の幅は、以下の関係式を満たす幅Qに略等しい請求項2記載の半導体装置。
(x×P+y×Q)/R>z
ただし、
z:前記第1の半導体チップおよび前記第2の半導体チップの単位面積当たりの接合強度、
x:前記第1の絶縁層および前記第2の絶縁層の単位面積当たりの接合強度、
y:前記第1の金属層および前記第2の金属層の単位面積当たりの接合強度、
P:前記第1の半導体チップの端部と略垂直に交わる経路における前記第1の絶縁層および前記第2の絶縁層の接合部分の長さ、
R:前記経路における前記第1のパッドと前記第1の半導体チップの端部との間の長さ
である。 - 前記経路は、前記第1の半導体チップの端部と略垂直に交わって前記第1の半導体チップの端部から最初に前記第1のパッドに至る経路である請求項3記載の半導体装置。
- 前記経路は、前記第1の半導体チップの端部と略垂直に交わって前記第1の半導体チップの端部から最初に前記第1のパッドに至る経路のうち最も距離が長い経路である請求項4記載の半導体装置。
- 前記第1の接合面は、前記第1の内層回路が電気的に接続されない第1のダミーパッドをさらに有し、
前記第2の接合面は、前記第1のダミーパッドと対向する位置に配置されるとともに前記第2の内装回路と電気的に接続されない第2のダミーパッドをさらに有し、
前記第1の金属層および前記第2の金属層の幅は、前記第1の半導体チップの端部から最初に前記第1のパッドまたは前記第1のダミーパッドに至る領域の前記第1の絶縁層および前記第2の絶縁層の接合強度と前記第1の金属層および前記第2の金属層の接合強度とに基づく幅である
請求項1記載の半導体装置。 - 前記第1の金属層および前記第2の金属層は、所定の個数に分割される請求項1記載の半導体装置。
- 前記第1の半導体チップおよび前記第2の半導体チップは、矩形形状に構成され、
前記第1の金属層および前記第2の金属層の幅は、前記第1の半導体チップおよび前記第2の半導体チップのそれぞれの辺毎の前記領域における前記第1の絶縁層および前記第2の絶縁層の接合強度と前記第1の金属層および前記第2の金属層の接合強度とに基づく幅である
請求項1記載の半導体装置。 - 第1の絶縁層と前記第1の絶縁層により絶縁される第1の内層回路が電気的に接続される複数の第1のパッドと前記複数の第1のパッドの外側に配置される線状の第1の金属層とを有する第1の接合面および前記第1の内層回路が電気的に接続されて照射された光を電気信号に変換する半導体領域を有する第1の拡散層を備える第1の半導体チップと、
第2の絶縁層と前記第1のパッドに対向する位置に配置されるとともに前記第2の絶縁層により絶縁される第2の内層回路が電気的に接続される複数の第2のパッドと前記第1の金属層に対向する位置に配置される線状の第2の金属層とを有して前記第1の接合面と接合される第2の接合面および前記第2の内層回路が電気的に接続されて前記電気信号を処理する半導体領域を有する第2の拡散層を備える第2の半導体チップと
を具備する撮像装置であって、
前記第1の金属層および前記第2の金属層の幅は、前記第1の半導体チップの端部から前記第1のパッドに至る領域の前記第1の絶縁層および前記第2の絶縁層の接合強度と前記第1の金属層および前記第2の金属層の接合強度とに基づく幅である撮像装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015100742 | 2015-05-18 | ||
JP2015100742 | 2015-05-18 | ||
PCT/JP2016/063037 WO2016185883A1 (ja) | 2015-05-18 | 2016-04-26 | 半導体装置および撮像装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020155558A Division JP7151748B2 (ja) | 2015-05-18 | 2020-09-16 | 半導体装置および撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016185883A1 true JPWO2016185883A1 (ja) | 2018-03-08 |
JP6766808B2 JP6766808B2 (ja) | 2020-10-14 |
Family
ID=57320033
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017519095A Active JP6766808B2 (ja) | 2015-05-18 | 2016-04-26 | 半導体装置および撮像装置 |
JP2020155558A Active JP7151748B2 (ja) | 2015-05-18 | 2020-09-16 | 半導体装置および撮像装置 |
JP2022156847A Active JP7424445B2 (ja) | 2015-05-18 | 2022-09-29 | 半導体装置および撮像装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020155558A Active JP7151748B2 (ja) | 2015-05-18 | 2020-09-16 | 半導体装置および撮像装置 |
JP2022156847A Active JP7424445B2 (ja) | 2015-05-18 | 2022-09-29 | 半導体装置および撮像装置 |
Country Status (4)
Country | Link |
---|---|
US (4) | US10355039B2 (ja) |
JP (3) | JP6766808B2 (ja) |
CN (2) | CN111883501A (ja) |
WO (1) | WO2016185883A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11322441B2 (en) | 2020-03-17 | 2022-05-03 | Kioxia Corporation | Semiconductor storage device including a memory cell array and manufacturing method of the same |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019054153A (ja) * | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
DE102018122621B4 (de) | 2017-09-27 | 2024-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiterstruktur und Verfahren zu deren Herstellung |
JP7102119B2 (ja) | 2017-09-29 | 2022-07-19 | キヤノン株式会社 | 半導体装置および機器 |
DE102018124337A1 (de) * | 2017-11-21 | 2019-05-23 | Taiwan Semiconductor Manufacturing Co. Ltd. | Ankerstrukturen und verfahren zur gleichmässigen waferplanarisierung und -bondung |
US11152417B2 (en) * | 2017-11-21 | 2021-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Anchor structures and methods for uniform wafer planarization and bonding |
US10672820B2 (en) * | 2017-11-23 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid bonded structure |
JP2019153675A (ja) * | 2018-03-02 | 2019-09-12 | ルネサスエレクトロニクス株式会社 | 固体撮像装置およびその製造方法 |
US11056348B2 (en) | 2018-04-05 | 2021-07-06 | Invensas Bonding Technologies, Inc. | Bonding surfaces for microelectronics |
JP7112254B2 (ja) * | 2018-05-31 | 2022-08-03 | ルネサスエレクトロニクス株式会社 | 半導体モジュールおよび半導体モジュールを用いた通信方法 |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
US11749609B2 (en) * | 2018-06-29 | 2023-09-05 | Sony Semiconductor Solutions Corporation | Semiconductor device and method of manufacturing semiconductor device |
US11114433B2 (en) * | 2018-07-15 | 2021-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC structure and method of fabricating the same |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
JP7273488B2 (ja) | 2018-12-04 | 2023-05-15 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、及び電子機器 |
US20200185307A1 (en) * | 2018-12-06 | 2020-06-11 | Nanya Technology Corporation | Semiconductor structure and method for manufacturing the same |
WO2020154954A1 (en) | 2019-01-30 | 2020-08-06 | Yangtze Memory Technologies Co., Ltd. | Hybrid bonding using dummy bonding contacts and dummy interconnects |
EP3847698A4 (en) | 2019-01-30 | 2023-07-12 | Yangtze Memory Technologies Co., Ltd. | HYBRID BONDING USING DUMMY BOND CONTACTS |
CN109830464A (zh) * | 2019-02-15 | 2019-05-31 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
FR3095719A1 (fr) * | 2019-05-03 | 2020-11-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de collage moléculaire hybride et circuit électronique pour la mise en oeuvre d'un tel procédé |
KR20210019298A (ko) | 2019-08-12 | 2021-02-22 | 삼성전자주식회사 | 이미지 센서 |
JP2021048204A (ja) | 2019-09-17 | 2021-03-25 | キオクシア株式会社 | 半導体装置及びその製造方法 |
JP7417393B2 (ja) | 2019-09-27 | 2024-01-18 | キヤノン株式会社 | 半導体装置及び半導体ウエハ |
US11894319B2 (en) * | 2020-07-30 | 2024-02-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Extended seal ring structure on wafer-stacking |
KR20220029987A (ko) * | 2020-09-02 | 2022-03-10 | 에스케이하이닉스 주식회사 | 3차원 구조의 반도체 장치 |
KR20220030685A (ko) | 2020-09-03 | 2022-03-11 | 삼성전자주식회사 | 반도체 패키지 |
US11264357B1 (en) | 2020-10-20 | 2022-03-01 | Invensas Corporation | Mixed exposure for large die |
JP2022130097A (ja) * | 2021-02-25 | 2022-09-06 | キオクシア株式会社 | 半導体装置およびその製造方法 |
JP2022142642A (ja) * | 2021-03-16 | 2022-09-30 | キオクシア株式会社 | 半導体装置 |
CN113314489B (zh) * | 2021-05-27 | 2023-03-10 | 芯盟科技有限公司 | 半导体结构及半导体结构的形成方法 |
WO2023238924A1 (ja) * | 2022-06-10 | 2023-12-14 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および撮像装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030157748A1 (en) * | 2002-02-20 | 2003-08-21 | Kim Sarah E. | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
JP2010103195A (ja) * | 2008-10-21 | 2010-05-06 | Nikon Corp | 積層型半導体装置、積層型半導体装置の製造方法 |
JP2011054637A (ja) * | 2009-08-31 | 2011-03-17 | Sony Corp | 半導体装置およびその製造方法 |
JP2012244101A (ja) * | 2011-05-24 | 2012-12-10 | Sony Corp | 半導体装置 |
JP2012256736A (ja) * | 2011-06-09 | 2012-12-27 | Sony Corp | 半導体装置 |
JP2013232646A (ja) * | 2012-04-27 | 2013-11-14 | Taiwan Semiconductor Manufacturing Co Ltd | センサーデバイス及びic装置 |
JP2015099827A (ja) * | 2013-11-18 | 2015-05-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3134391B2 (ja) | 1991-09-19 | 2001-02-13 | 株式会社デンソー | シリコン基板の接合方法 |
US20040140345A1 (en) * | 2003-01-21 | 2004-07-22 | Kao Li Hsiang | Collapsible box |
US20060003548A1 (en) * | 2004-06-30 | 2006-01-05 | Kobrinsky Mauro J | Highly compliant plate for wafer bonding |
KR100801447B1 (ko) | 2006-06-19 | 2008-02-11 | (주)실리콘화일 | 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법 |
JP2008277512A (ja) * | 2007-04-27 | 2008-11-13 | Fujifilm Corp | 撮像素子及び光電変換素子アレイ |
US8749027B2 (en) | 2009-01-07 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust TSV structure |
JP5304536B2 (ja) * | 2009-08-24 | 2013-10-02 | ソニー株式会社 | 半導体装置 |
US8482132B2 (en) * | 2009-10-08 | 2013-07-09 | International Business Machines Corporation | Pad bonding employing a self-aligned plated liner for adhesion enhancement |
US8159060B2 (en) * | 2009-10-29 | 2012-04-17 | International Business Machines Corporation | Hybrid bonding interface for 3-dimensional chip integration |
JP5644096B2 (ja) | 2009-11-30 | 2014-12-24 | ソニー株式会社 | 接合基板の製造方法及び固体撮像装置の製造方法 |
CN102668081B (zh) * | 2009-12-26 | 2016-02-03 | 佳能株式会社 | 固态图像拾取装置和图像拾取系统 |
JP2012033894A (ja) | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置 |
JP5696513B2 (ja) * | 2011-02-08 | 2015-04-08 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
EP4047647A3 (en) * | 2011-05-24 | 2023-03-08 | Sony Group Corporation | Semiconductor device |
JP5982748B2 (ja) | 2011-08-01 | 2016-08-31 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、および電子機器 |
JP6031765B2 (ja) | 2011-07-05 | 2016-11-24 | ソニー株式会社 | 半導体装置、電子機器、及び、半導体装置の製造方法 |
US8896125B2 (en) * | 2011-07-05 | 2014-11-25 | Sony Corporation | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
JP5803398B2 (ja) | 2011-08-04 | 2015-11-04 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
US8957358B2 (en) * | 2012-04-27 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor chips with stacked scheme and methods for forming the same |
US9153565B2 (en) * | 2012-06-01 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensors with a high fill-factor |
US8629524B2 (en) * | 2012-04-27 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus for vertically integrated backside illuminated image sensors |
US10090349B2 (en) * | 2012-08-09 | 2018-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor chips with stacked scheme and methods for forming the same |
KR101240537B1 (ko) * | 2012-05-07 | 2013-03-11 | (주)실리콘화일 | 이종접합 구조의 칩 적층 이미지센서 및 그 제조방법 |
JP2014022561A (ja) * | 2012-07-18 | 2014-02-03 | Sony Corp | 固体撮像装置、及び、電子機器 |
US8878325B2 (en) * | 2012-07-31 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Elevated photodiode with a stacked scheme |
JP6074985B2 (ja) | 2012-09-28 | 2017-02-08 | ソニー株式会社 | 半導体装置、固体撮像装置、および半導体装置の製造方法 |
US8946784B2 (en) * | 2013-02-18 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for image sensor packaging |
JP6307791B2 (ja) | 2013-02-27 | 2018-04-11 | 株式会社ニコン | 半導体装置 |
US9318640B2 (en) * | 2013-03-15 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for image sensor packaging |
JP6120094B2 (ja) | 2013-07-05 | 2017-04-26 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
KR101334213B1 (ko) * | 2013-09-02 | 2013-11-29 | (주)실리콘화일 | 칩 적층 이미지 센서 |
KR102136845B1 (ko) * | 2013-09-16 | 2020-07-23 | 삼성전자 주식회사 | 적층형 이미지 센서 및 그 제조방법 |
JP6192469B2 (ja) | 2013-10-01 | 2017-09-06 | オリンパス株式会社 | 撮像装置 |
US9437572B2 (en) * | 2013-12-18 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pad structure for hybrid bonding and methods of forming same |
CN106031150A (zh) | 2014-02-24 | 2016-10-12 | 奥林巴斯株式会社 | 摄像装置和摄像装置的制造方法 |
US10199357B2 (en) * | 2014-03-24 | 2019-02-05 | SK Hynix Inc. | Semiconductor package |
US9230941B2 (en) * | 2014-03-28 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding structure for stacked semiconductor devices |
US20160268230A1 (en) * | 2015-03-12 | 2016-09-15 | United Microelectronics Corp. | Stacked semiconductor structure |
-
2016
- 2016-04-26 US US15/572,870 patent/US10355039B2/en active Active
- 2016-04-26 CN CN202010625525.XA patent/CN111883501A/zh active Pending
- 2016-04-26 JP JP2017519095A patent/JP6766808B2/ja active Active
- 2016-04-26 WO PCT/JP2016/063037 patent/WO2016185883A1/ja active Application Filing
- 2016-04-26 CN CN201680027191.8A patent/CN107615481B/zh active Active
-
2019
- 2019-06-12 US US16/439,235 patent/US10720462B2/en active Active
-
2020
- 2020-06-30 US US16/917,397 patent/US11069735B2/en active Active
- 2020-09-16 JP JP2020155558A patent/JP7151748B2/ja active Active
-
2021
- 2021-06-24 US US17/357,327 patent/US20210320141A1/en active Pending
-
2022
- 2022-09-29 JP JP2022156847A patent/JP7424445B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030157748A1 (en) * | 2002-02-20 | 2003-08-21 | Kim Sarah E. | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
JP2010103195A (ja) * | 2008-10-21 | 2010-05-06 | Nikon Corp | 積層型半導体装置、積層型半導体装置の製造方法 |
JP2011054637A (ja) * | 2009-08-31 | 2011-03-17 | Sony Corp | 半導体装置およびその製造方法 |
JP2012244101A (ja) * | 2011-05-24 | 2012-12-10 | Sony Corp | 半導体装置 |
JP2012256736A (ja) * | 2011-06-09 | 2012-12-27 | Sony Corp | 半導体装置 |
JP2013232646A (ja) * | 2012-04-27 | 2013-11-14 | Taiwan Semiconductor Manufacturing Co Ltd | センサーデバイス及びic装置 |
JP2015099827A (ja) * | 2013-11-18 | 2015-05-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11322441B2 (en) | 2020-03-17 | 2022-05-03 | Kioxia Corporation | Semiconductor storage device including a memory cell array and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
CN111883501A (zh) | 2020-11-03 |
JP6766808B2 (ja) | 2020-10-14 |
CN107615481A (zh) | 2018-01-19 |
US20200335543A1 (en) | 2020-10-22 |
US20210320141A1 (en) | 2021-10-14 |
WO2016185883A1 (ja) | 2016-11-24 |
JP2022173467A (ja) | 2022-11-18 |
CN107615481B (zh) | 2020-07-21 |
US20190296073A1 (en) | 2019-09-26 |
US20180138223A1 (en) | 2018-05-17 |
US10355039B2 (en) | 2019-07-16 |
US11069735B2 (en) | 2021-07-20 |
JP7424445B2 (ja) | 2024-01-30 |
US10720462B2 (en) | 2020-07-21 |
JP2020198459A (ja) | 2020-12-10 |
JP7151748B2 (ja) | 2022-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7424445B2 (ja) | 半導体装置および撮像装置 | |
KR102574526B1 (ko) | 반도체 장치 | |
JP5426417B2 (ja) | 半導体装置およびその製造方法 | |
JP5970747B2 (ja) | 半導体装置 | |
US20170243819A1 (en) | Stacked device, manufacturing method, and electronic instrument | |
JP6307791B2 (ja) | 半導体装置 | |
JP6697858B2 (ja) | 半導体装置およびその製造方法 | |
JP2018092991A (ja) | 半導体装置、電子機器、半導体装置の製造方法、ウエハ、ウエハの製造方法 | |
JP2008205165A (ja) | 半導体集積回路装置 | |
JP2014022600A (ja) | 半導体集積回路 | |
JP2019102619A (ja) | 半導体装置および機器 | |
JP7353121B2 (ja) | 半導体装置および機器 | |
TW201436141A (zh) | 半導體結構及其製造方法 | |
JP7417393B2 (ja) | 半導体装置及び半導体ウエハ | |
JP2016048720A (ja) | 撮像装置及びその製造方法 | |
JP2010135442A (ja) | 固体撮像装置及びその製造方法 | |
JP2006059847A (ja) | 固体撮像装置 | |
JP2005203526A (ja) | 固体撮像装置及びその製造方法 | |
JP2014154812A (ja) | 固体撮像装置、撮像装置、および固体撮像装置の製造方法 | |
JPWO2018078766A1 (ja) | 撮像ユニット、内視鏡、および撮像ユニットの製造方法 | |
JP2016092061A (ja) | 半導体装置および固体撮像装置 | |
JP2020155711A (ja) | 半導体装置および固体撮像素子 | |
JP2021034702A5 (ja) | ||
JP5673181B2 (ja) | 半導体装置 | |
JP2017108076A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200831 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6766808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |