JP2022142642A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022142642A
JP2022142642A JP2021042893A JP2021042893A JP2022142642A JP 2022142642 A JP2022142642 A JP 2022142642A JP 2021042893 A JP2021042893 A JP 2021042893A JP 2021042893 A JP2021042893 A JP 2021042893A JP 2022142642 A JP2022142642 A JP 2022142642A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal
metal pad
metal layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021042893A
Other languages
English (en)
Inventor
光太郎 藤井
Kotaro Fujii
慎也 渡辺
Shinya Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021042893A priority Critical patent/JP2022142642A/ja
Priority to TW110129744A priority patent/TWI801962B/zh
Priority to CN202110942197.0A priority patent/CN115084071A/zh
Priority to US17/461,550 priority patent/US20220302055A1/en
Publication of JP2022142642A publication Critical patent/JP2022142642A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05076—Plural internal layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/0509—Disposition of the additional element of a single via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05149—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM

Abstract

【課題】信頼性が向上する半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１の金属層と、第１の金属層を囲む第１の絶縁層と、を含む第１の基板と、第１の金属層に接する第２の金属層と、第２の金属層を囲み、第１の絶縁層に接する第２の絶縁層と、一部が第２の金属層の中に設けられ、第２の金属層から第１の金属層に向かう第１の方向に延びた第１の導電体と、を含む第２の基板と、を備える。【選択図】図２

Description

本発明の実施形態は、半導体装置に関する。
貼合技術は、例えば、それぞれに電子回路が形成された２枚のウェハを貼り合わせることにより、高機能又は高集積の半導体デバイスを実現する。例えば、メモリセルアレイが形成された半導体ウェハと、メモリセルアレイを制御する制御回路が形成された半導体ウェハを貼り合わせる、その後、熱処理を加えて接合された半導体ウェハを、ダイシングにより複数のチップに分割することで、高機能又は高集積の半導体メモリが実現できる。
貼合技術を用いて製造された半導体デバイスでは、信頼性の向上が望まれる。
特開２０１９－１４０１７８号公報
本発明が解決しようとする課題は、信頼性が向上する半導体装置を提供することにある。
実施形態の半導体装置は、第１の金属層と、前記第１の金属層を囲む第１の絶縁層と、を含む第１の基板と、前記第１の金属層に接する第２の金属層と、前記第２の金属層を囲み、前記第１の絶縁層に接する第２の絶縁層と、一部が前記第２の金属層の中に設けられ、前記第２の金属層から前記第１の金属層に向かう第１の方向に延びた第１の導電体と、を含む第２の基板と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の接続領域の模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の製造方法を示す模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の接続領域の模式断面図。 第３の実施形態の半導体装置の接続領域の模式断面図。 第４の実施形態の半導体装置の接続領域の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する場合がある。
また、本明細書中、便宜上「上」、又は、「下」という用語を用いる場合がある。「上」、又は、「下」とは、例えば、図面内での相対的位置関係を示す用語である。「上」、又は、「下」という用語は、必ずしも、重力に対する位置関係を規定する用語ではない。
本明細書中の半導体装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）又は走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）を用いることが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の金属層と、第１の金属層を囲む第１の絶縁層と、を含む第１の基板と、第１の金属層に接する第２の金属層と、第２の金属層を囲み、第１の絶縁層に接する第２の絶縁層と、一部が第２の金属層の中に設けられ、第２の金属層から第１の金属層に向かう第１の方向に延びた第１の導電体と、を含む第２の基板と、を備える。
第１の実施形態の半導体装置は、不揮発性半導体メモリ１００である。不揮発性半導体メモリ１００は、例えば、メモリセルを３次元的に配置した３次元ＮＡＮＤフラッシュメモリである。
図１は、第１の実施形態の半導体装置の模式断面図である。
第１の実施形態の不揮発性半導体メモリ１００は、メモリチップ１０１と、制御チップ１０２と、を含む。メモリチップ１０１は、第１の基板の一例である。制御チップ１０２は、第２の基板の一例である。
メモリチップ１０１と制御チップ１０２は、貼合面Ｓ（ｓｔｉｃｋｉｎｇ ｉｎｔｅｒｆａｃｅ）で接合している。メモリチップ１０１と制御チップ１０２は、貼合技術を用いて接合されている。
メモリチップ１０１は、第１の半導体層１０、複数の第１の金属パッド１１、第１の層間絶縁層１２、第１のコンタクトプラグ１３ａ、第１の配線層１４、及びメモリセルアレイ１５を備える。
制御チップ１０２は、第２の半導体層２０、複数の第２の金属パッド２１、第２の層間絶縁層２２、第２のコンタクトプラグ２３ａ、第２の配線層２４、及び制御回路２５を備える。
第１の金属パッド１１は、第１の金属層の一例である。第１の層間絶縁層１２は、第１の絶縁層の一例である。第１のコンタクトプラグ１３ａは、第２の導電体の一例である。
第２の金属パッド２１は、第２の金属層の一例である。第２の層間絶縁層２２は、第２の絶縁層の一例である。第２のコンタクトプラグ２３ａは、第１の導電体の一例である。第２の配線層２４は、導電層の一例である。
第１の半導体層１０は、例えば、単結晶シリコンである。
メモリセルアレイ１５は、第１の半導体層１０と制御チップ１０２との間に設けられる。メモリセルアレイ１５には、例えば、メモリセルが３次元的に配置される。
第１の金属パッド１１は、メモリセルアレイ１５に電気的に接続される。第１の金属パッド１１は、第１のコンタクトプラグ１３ａ及び第１の配線層１４を経由してメモリセルアレイ１５に電気的に接続される。
第１の層間絶縁層１２は、第１の半導体層１０と制御チップ１０２との間に設けられる。第１の層間絶縁層１２は、例えば、メモリセルアレイ１５内の配線や、メモリチップ１０１内の配線の電気的絶縁を確保する機能を有する。第１の層間絶縁層１２は、例えば、酸化シリコンを含む。
第２の半導体層２０は、例えば、単結晶シリコンである。
制御回路２５は、第２の半導体層２０とメモリチップ１０１との間に設けられる。制御回路２５は、複数のトランジスタ等の半導体素子、及び、半導体素子間を電気的に接続する多層配線層を含む。制御回路２５は、メモリセルアレイ１５を制御する機能を有する。
第２の金属パッド２１は、制御回路２５に電気的に接続される。第２の金属パッド２１は、第２のコンタクトプラグ２３ａ及び第２の配線層２４を経由してメモリセルアレイ１５に電気的に接続される。
第２の層間絶縁層２２は、第２の半導体層２０とメモリチップ１０１との間に設けられる。第２の層間絶縁層２２は、例えば、制御回路２５内の半導体素子や、多層配線層の中の配線の電気的絶縁を確保する機能を有する。第２の層間絶縁層２２は、例えば、酸化シリコンを含む。
第２の金属パッド２１は、貼合面Ｓで第１の金属パッド１１に接する。第２の金属パッド２１は、第１の金属パッド１１に電気的に接続される。
第１の金属パッド１１と第２の金属パッド２１を経由して、メモリチップ１０１と制御チップ１０２が電気的に接続される。
以下、第１の金属パッド１１と第２の金属パッド２１とが貼合面Ｓで接続される近傍の領域（図１中のＸ）を、接続領域と称する。
図２は、第１の実施形態の半導体装置の接続領域の模式断面図である。
不揮発性半導体メモリ１００の接続領域のメモリチップ１０１側の部分は、第１の金属パッド１１、第１の層間絶縁層１２、第１のコンタクトプラグ１３ａ、第１の配線層１４、第１のバリアメタル膜１６、第１の拡散防止膜１７ａ、及び第１の拡散防止膜１７ｂを含む。
不揮発性半導体メモリ１００の接続領域の制御チップ１０２側の部分は、第２の金属パッド２１、第２の層間絶縁層２２、第２のコンタクトプラグ２３ａ、第２の配線層２４、第２のバリアメタル膜２６、第２の拡散防止膜２７ａ、及び第２の拡散防止膜２７ｂを含む。
第１の金属パッド１１は、第１の金属層の一例である。第１の層間絶縁層１２は、第１の絶縁層の一例である。第１のコンタクトプラグ１３ａは、第２の導電体の一例である。
第２の金属パッド２１は、第２の金属層の一例である。第２の層間絶縁層２２は、第２の絶縁層の一例である。第２のコンタクトプラグ２３ａは、第１の導電体の一例である。第２の配線層２４は、導電層の一例である。第２のバリアメタル膜２６は、導電膜の一例である。
第２の金属パッド２１から第１の金属パッド１１に向かう方向、及び、第１の金属パッド１１から第２の金属パッド２１に向かう方向を第１の方向と定義する。第１の方向に垂直な方向を第２の方向と定義する。
第１の金属パッド１１は、第１の層間絶縁層１２に囲まれる。第１の金属パッド１１は、金属である。第１の金属パッド１１は、例えば、銅（Ｃｕ）を含む。第１の金属パッド１１は、例えば、銅（Ｃｕ）である。
第１の配線層１４は、第１の金属パッド１１の第１の方向に位置する。第１の配線層１４は、第１の層間絶縁層１２に囲まれる。第１の配線層１４は、第１の金属パッド１１との間に、第１のコンタクトプラグ１３ａを挟む。
第１の配線層１４は、導電体である。第１の配線層１４は、例えば、金属である。第１の配線層１４は、例えば、銅（Ｃｕ）又はタングステン（Ｗ）を含む。
第１のコンタクトプラグ１３ａは、第１の金属パッド１１と第１の配線層１４との間に設けられる。第１のコンタクトプラグ１３ａは、第１の方向に延びる。第１のコンタクトプラグ１３ａは、例えば、柱状である。第１のコンタクトプラグ１３ａは、例えば、円柱形状又は円錐台形状である。第１のコンタクトプラグ１３ａは、第１の金属パッド１１と第１の配線層１４とを電気的に接続する。
第１のコンタクトプラグ１３ａは、導電体である。第１のコンタクトプラグ１３ａは、例えば、金属である。第１のコンタクトプラグ１３ａは、例えば、タングステン（Ｗ）を含む。第１のコンタクトプラグ１３ａは、例えば、タングステン（Ｗ）である。
第１のバリアメタル膜１６は、第１の金属パッド１１と第１の層間絶縁層１２との間に設けられる。第１のバリアメタル膜１６は、第１の金属パッド１１と第１のコンタクトプラグ１３ａとの間に設けられる。第１のバリアメタル膜１６は、例えば、第１の金属パッド１１に含まれる金属の、第１の層間絶縁層１２への拡散を抑制する機能を有する。
第１のバリアメタル膜１６は、導電体である。第１のバリアメタル膜１６は、例えば、金属又は金属窒化物である。
第１のバリアメタル膜１６は、例えば、チタン（Ｔｉ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、及びコバルト（Ｃｏ）から成る群から選ばれる少なくとも一つの金属元素を含む。第１のバリアメタル膜１６は、例えば、チタン膜、窒化チタン膜、又は窒化タンタル膜である。
第１のバリアメタル膜１６の厚さは、例えば、１０ｎｍ以上３０ｎｍ以下である。
第１の拡散防止膜１７ａは、第１の層間絶縁層１２の中に設けられる。第１の拡散防止膜１７ｂは、第１の層間絶縁層１２の中に設けられる。第１の拡散防止膜１７ａ及び第１の拡散防止膜１７ｂは、例えば、第１の金属パッド１１又は第１の配線層１４に含まれる金属の、第１の層間絶縁層１２への拡散を防止する機能を有する。
第２の金属パッド２１は、第２の層間絶縁層２２に囲まれる。第２の金属パッド２１は、第１の金属パッド１１に貼合面Ｓで接する。
第２の金属パッド２１は、金属である。第２の金属パッド２１は、例えば、銅（Ｃｕ）を含む。第２の金属パッド２１は、例えば、銅（Ｃｕ）である。
第２の配線層２４は、第２の金属パッド２１の第１の方向に位置する。第２の配線層２４は、第２の層間絶縁層２２に囲まれる。第２の配線層２４は、第２の金属パッド２１との間に、第２のコンタクトプラグ２３ａを挟む。
第２の配線層２４は、導電体である。第２の配線層２４は、例えば、金属である。第２の配線層２４は、例えば、銅（Ｃｕ）又はタングステン（Ｗ）を含む。
第２のコンタクトプラグ２３ａは、第２の金属パッド２１と第２の配線層２４との間に設けられる。第２のコンタクトプラグ２３ａは、第１の方向に延びる。第２のコンタクトプラグ２３ａは、例えば、柱状である。第２のコンタクトプラグ２３ａは、例えば、円柱形状又は円錐台形状である。第２のコンタクトプラグ２３ａは、第２の金属パッド２１と第２の配線層２４とを電気的に接続する。
第２のコンタクトプラグ２３ａの一部は、第２の金属パッド２１の中に設けられる。第２のコンタクトプラグ２３ａの第１の金属パッド１１側の端部は、第２の金属パッド２１の中に設けられる。第２のコンタクトプラグ２３ａの一部は、第２の金属パッド２１に囲まれる。第２のコンタクトプラグ２３ａの第１の金属パッド１１側の端部は、第２の金属パッド２１に囲まれる。
第２のコンタクトプラグ２３ａと第１の金属パッド１１は、第１の方向に離間する。第２のコンタクトプラグ２３ａと第１の金属パッド１１との間には、第２の金属パッド２１が設けられる。
第２のコンタクトプラグ２３ａと第１の金属パッド１１との間の第１の方向の距離（図２中のｄ１）は、第２の金属パッド２１の第１の方向の厚さ（図２中のｔ）よりも小さい。第２のコンタクトプラグ２３ａと第１の金属パッド１１との間の第１の方向の距離ｄ１は、例えば、第２の金属パッド２１の第１の方向の厚さｔの２分の１以下である。
第２のコンタクトプラグ２３ａと第１の金属パッド１１との間の第１の方向の距離ｄ１は、第１の層間絶縁層１２と第２の層間絶縁層２２の界面と第２のコンタクトプラグ２３ａとの間の第２の方向の距離（図２中のｄ２）よりも小さい。
第２のコンタクトプラグ２３ａは、導電体である。第２のコンタクトプラグ２３ａは、例えば、金属である。第２のコンタクトプラグ２３ａは、例えば、タングステン（Ｗ）を含む。第２のコンタクトプラグ２３ａは、例えば、タングステン（Ｗ）である。
第２のバリアメタル膜２６は、第２の金属パッド２１と第２の層間絶縁層２２との間に設けられる。第２のバリアメタル膜２６は、第２の金属パッド２１と第２のコンタクトプラグ２３ａとの間に設けられる。
第２のバリアメタル膜２６は、第２の金属パッド２１の中の第２のコンタクトプラグ２３ａを囲む。第２の金属パッド２１の中の第２のコンタクトプラグ２３ａの側面及び上面に第２のバリアメタル膜２６が設けられる。
第２のバリアメタル膜２６は、例えば、第２の金属パッド２１に含まれる金属の、第２の層間絶縁層２２への拡散を抑制する機能を有する。
第２のバリアメタル膜２６は、導電体である。第２のバリアメタル膜２６は、例えば、金属又は金属窒化物である。
第２のバリアメタル膜２６は、例えば、チタン（Ｔｉ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、及びコバルト（Ｃｏ）から成る群から選ばれる少なくとも一つの金属元素を含む。第２のバリアメタル膜２６は、例えば、チタン膜、窒化チタン膜、又は窒化タンタル膜である。
第２のバリアメタル膜２６の厚さは、例えば、１０ｎｍ以上３０ｎｍ以下である。
第２の拡散防止膜２７ａは、第２の層間絶縁層２２の中に設けられる。第２の拡散防止膜２７ｂは、第２の層間絶縁層２２の中に設けられる。第２の拡散防止膜２７ａ及び第２の拡散防止膜２７ｂは、例えば、第２の金属パッド２１又は第２の配線層２４に含まれる金属の、第２の層間絶縁層２２への拡散を防止する機能を有する。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。図３、図４、図５、図６，図７、図８、図９、図１０、図１１、図１２、及び図１３は、第１の実施形態の半導体装置の製造方法を示す模式断面図である。
以下、不揮発性半導体メモリ１００の接続領域Ｘに着目して製造方法を説明する。
最初に、接続領域Ｘのメモリチップ１０１側の部分の製造方法について説明する。
酸化シリコン膜５１の中に、タングステン層５２を形成する。次に、酸化シリコン膜５１及びタングステン層５２の上に、窒化シリコン膜５３及び酸化シリコン膜５４を形成する（図３）。
酸化シリコン膜５１及び酸化シリコン膜５４は、最終的に第１の層間絶縁層１２の一部となる。窒化シリコン膜５３は、最終的に第１の拡散防止膜１７ｂとなる。タングステン層５２は、最終的に第１の配線層１４となる。
次に、酸化シリコン膜５４及び窒化シリコン膜５３をエッチングし、タングステン層５２に達するコンタクトホールを形成する。次に、形成したコンタクトホールをタングステン膜５５で埋め込む（図４）。タングステン膜５５は、最終的に、第１のコンタクトプラグ１３ａとなる。
次に、酸化シリコン膜５４及びタングステン膜５５の上に、窒化シリコン膜５６及び酸化シリコン膜５７を形成する（図５）。窒化シリコン膜５６は、最終的に第１の拡散防止膜１７ａとなる。酸化シリコン膜５７は、最終的に第１の層間絶縁層１２の一部となる。
次に、酸化シリコン膜５７及び窒化シリコン膜５６をエッチングし、開口部５８を形成する（図６）。開口部５８の底には、タングステン膜５５が露出する。
次に、開口部５８の中に、チタン膜５９及び銅膜６０を形成する（図７）。銅膜６０の表面は、例えば、化学機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ法：ＣＭＰ法）により平坦化される。
チタン膜５９は、最終的に第１のバリアメタル膜１６となる。また、銅膜６０は、最終的に、第１の金属パッド１１となる。
以上の製造方法により接続領域Ｘのメモリチップ１０１側の部分が形成される。
次に、接続領域Ｘの制御チップ１０２側の部分の製造方法について説明する。
酸化シリコン膜６１の中に、タングステン層６２を形成する。次に、酸化シリコン膜６１及びタングステン層６２の上に、窒化シリコン膜６３、酸化シリコン膜６４、窒化シリコン膜６６、及び酸化シリコン膜６７を形成する（図８）。
酸化シリコン膜６１、酸化シリコン膜６４、及び酸化シリコン膜６７は、最終的に第２の層間絶縁層２２の一部となる。窒化シリコン膜６３及び窒化シリコン膜６６は、最終的に第１の拡散防止膜１７ｂ及び第１の拡散防止膜１７ａとなる。タングステン層６２は、最終的に第２の配線層２４となる。
次に、酸化シリコン膜６７、窒化シリコン膜６６、酸化シリコン膜６４、及び窒化シリコン膜６３をエッチングし、タングステン層６２に達するコンタクトホールを形成する。次に、形成したコンタクトホールをタングステン膜６５で埋め込む（図９）。タングステン膜６５は、最終的に、第２のコンタクトプラグ２３ａとなる。
次に、酸化シリコン膜６７及びタングステン膜６５の上に、酸化シリコン膜６８を形成する（図１０）。酸化シリコン膜６８は、最終的に第２の層間絶縁層２２の一部となる。
次に、酸化シリコン膜６８、酸化シリコン膜６７、及び窒化シリコン膜６６をエッチングし、開口部６９を形成する（図１１）。開口部６９の中に、タングステン膜６５の上部が突き出る形になる。
次に、開口部６９の中に、チタン膜７０及び銅膜７１を形成する（図１２）。銅膜７１の表面は、例えば、ＣＭＰ法により平坦化される。銅膜７１の中にタングステン膜６５の上部が突き出る形になる。
チタン膜７０は、最終的に第２のバリアメタル膜２６となる。また、銅膜７１は、最終的に、第２の金属パッド２１となる。
以上の製造方法により接続領域Ｘの制御チップ１０２側の部分が形成される。
その後、接続領域Ｘの制御チップ１０２側の部分と接続領域Ｘのメモリチップ１０１側の部分を、第２の金属パッド２１と第１の金属パッド１１とが向き合うように、貼り合わせる（図１３）。接続領域Ｘの制御チップ１０２側の部分と接続領域Ｘのメモリチップ１０１側の部分を、機械的圧力により貼り合わせる。その後、熱処理を行うことで、接続領域Ｘの制御チップ１０２側の部分と接続領域Ｘのメモリチップ１０１側の部分を接合させる。
以上の製造方法により、不揮発性半導体メモリ１００の接続領域Ｘが製造できる。
次に、第１の実施形態の半導体装置の作用及び効果について説明する。以下、第１の金属パッド１１及び第２の金属パッド２１の材料が銅（Ｃｕ）であり、第１のバリアメタル膜１６及び第２のバリアメタル膜２６がチタン膜である場合、すなわち、第１のバリアメタル膜１６及び第２のバリアメタル膜２６に含まれる金属元素がチタン（Ｔｉ）である場合を例に説明する。
図１４は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１４は、比較例の半導体装置の接続領域の模式断面図である。比較例の接続領域は、第１の導電体が第２の金属層の中に設けられない点で、第１の実施形態の不揮発性半導体メモリ１００の接続領域Ｘと異なる。
比較例の接続領域は、第２のコンタクトプラグ２３ａは、第２の金属パッド２１の中に設けられない。比較例の接続領域は、接続領域の制御チップ１０２側の部分を、第１の実施形態の不揮発性半導体メモリ１００の接続領域Ｘのメモリチップ１０１側の部分と同様の方法で形成することで、製造できる。
図１４に示すように、接続領域の製造後に、第１の金属パッド１１と第２の金属パッド２１との間の貼合面Ｓに、ボイド８０（空隙）が生じる場合がある。第１の金属パッド１１と第２の金属パッド２１との間の貼合面Ｓにボイド８０が生じると、接続領域のエレクトロマイグレーション耐性が低下するおそれがある。エレクトロンマイグレーションによりボイド８０が成長し、第１の金属パッド１１と第２の金属パッド２１の間の接触抵抗が増大したり、第１の金属パッド１１と第２の金属パッド２１の間が断線したりおそれがある。接続領域のエレクトロマイグレーション耐性が低下することで、不揮発性半導体メモリ１００の信頼性が低下する。
第１のバリアメタル膜１６及び第２のバリアメタル膜２６に含まれるチタンが、ボイド８０や貼合面Ｓに拡散し偏析することで、接続領域のエレクトロマイグレーション耐性が向上することが考えられる。銅（Ｃｕ）の粒界にチタン原子が存在することで、銅原子の移動が抑制できると考えられる。
図１５は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１５は、半導体装置の接続領域の模式断面図である。
第１の実施形態の不揮発性半導体メモリ１００の接続領域Ｘでは、第２のコンタクトプラグ２３ａの一部が第２の金属パッド２１の中に設けられる。第２のコンタクトプラグ２３ａと第２の金属パッド２１の間には、チタン（Ｔｉ）を含む第２のバリアメタル膜２６が設けられる。
第２のコンタクトプラグ２３ａの一部が第２の金属パッド２１の中に設けられることで、第１の金属パッド１１と第２の金属パッド２１との間の貼合面Ｓの近傍に、チタン（Ｔｉ）の供給源が設けられることになる。したがって、比較例の接続領域に比べ、ボイド８０や貼合面Ｓへのチタンの供給量が増加する。よって、接続領域Ｘのエレクトロマイグレーション耐性が向上し、不揮発性半導体メモリ１００の信頼性が向上する。
第２のコンタクトプラグ２３ａと第１の金属パッド１１との間の第１の方向の距離（図２中のｄ１）は、第２の金属パッド２１の第１の方向の厚さ（図２中のｔ）の２分の１以下であることが好ましく、３分の１以下であることがより好ましく、４分の１以下であることが更に好ましい。第２のコンタクトプラグ２３ａと第１の金属パッド１１との間の第２のバリアメタル膜２６が貼合面Ｓに近づくことで、ボイド８０や貼合面Ｓへのチタンの供給量が増加し、接続領域Ｘのエレクトロマイグレーション耐性が更に向上する。
第２のコンタクトプラグ２３ａと第１の金属パッド１１との間の第１の方向の距離ｄ１は、第１の層間絶縁層１２と第２の層間絶縁層２２の界面と第２のコンタクトプラグ２３ａとの間の第２の方向の距離（図２中のｄ２）よりも小さいことが好ましい。第２のコンタクトプラグ２３ａと第１の金属パッド１１との間の第２のバリアメタル膜２６が、第２の層間絶縁層２２と第１の金属パッド１１との間の第２のバリアメタル膜２６よりも貼合面Ｓに近づくことで、ボイド８０や貼合面Ｓへのチタンの供給量が増加し、接続領域Ｘのエレクトロマイグレーション耐性が更に向上する。
なお、第１のバリアメタル膜１６及び第２のバリアメタル膜２６に含まれる金属元素は、チタン（Ｔｉ）に限られるものではない。例えば、金属元素がタンタル（Ｔａ）、マンガン（Ｍｎ）、又はコバルト（Ｃｏ）であっても、チタン（Ｔｉ）と同様の作用及び効果が得られると考えられる。
以上、第１の実施形態によれば、エレクトロマイグレーション耐性が向上し、信頼性が向上する半導体装置を提供できる。
（第２の実施形態）
第２の実施形態の半導体装置は、第１の基板は、少なくとも一部が第１の金属層の中に設けられ、第１の方向に延びた第２の導電体を、更に含む点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図１６は、第２の実施形態の半導体装置の接続領域の模式断面図である。
第２の実施形態の不揮発性半導体メモリの接続領域のメモリチップ１０１側の部分は、第１の金属パッド１１、第１の層間絶縁層１２、第１のコンタクトプラグ１３ａ、第１の配線層１４、第１のバリアメタル膜１６、第１の拡散防止膜１７ａ、及び第１の拡散防止膜１７ｂを含む。
第２の実施形態の不揮発性半導体メモリの接続領域の制御チップ１０２側の部分は、第２の金属パッド２１、第２の層間絶縁層２２、第２のコンタクトプラグ２３ａ、第２の配線層２４、第２のバリアメタル膜２６、第２の拡散防止膜２７ａ、及び第２の拡散防止膜２７ｂを含む。
第１の金属パッド１１は、第１の金属層の一例である。第１の層間絶縁層１２は、第１の絶縁層の一例である。第１のコンタクトプラグ１３ａは、第２の導電体の一例である。
第２の金属パッド２１は、第２の金属層の一例である。第２の層間絶縁層２２は、第２の絶縁層の一例である。第２のコンタクトプラグ２３ａは、第１の導電体の一例である。第２の配線層２４は、導電層の一例である。第２のバリアメタル膜２６は、導電膜の一例である。
第１のコンタクトプラグ１３ａの一部は、第１の金属パッド１１の中に設けられる。第１のコンタクトプラグ１３ａの第２の金属パッド２１側の端部は、第１の金属パッド１１の中に設けられる。第１のコンタクトプラグ１３ａの一部は、第１の金属パッド１１に囲まれる。第１のコンタクトプラグ１３ａの第２の金属パッド２１側の端部は、第１の金属パッド１１に囲まれる。
第１のコンタクトプラグ１３ａと第２の金属パッド２１は、第１の方向に離間する。第１のコンタクトプラグ１３ａと第２の金属パッド２１との間には、第１の金属パッド１１が設けられる。
第１のコンタクトプラグ１３ａと第２の金属パッド２１との間の第１の方向の距離は、第１の金属パッド１１の第１の方向の厚さよりも小さい。第１のコンタクトプラグ１３ａと第２の金属パッド２１との間の第１の方向の距離は、例えば、第１の金属パッド１１の第１の方向の厚さの２分の１以下である。
第２の実施形態の接続領域によれば、第１のコンタクトプラグ１３ａの一部が、第１の金属パッド１１の中に設けられることにより、第１の実施形態の接続領域Ｘと比較して、ボイド８０や貼合面Ｓへのチタンの供給量が更に増加する。したがって、接続領域のエレクトロマイグレーション耐性が更に向上する。
以上、第２の実施形態によれば、エレクトロマイグレーション耐性が向上し、信頼性が向上する半導体装置を提供できる。
（第３の実施形態）
第３の実施形態の半導体装置は、第２の基板は、少なくとも一部が第２の金属層の中に設けられ、第２の金属層から第１の方向に延びた第３の導電体を、更に含む点で、第２の実施形態の半導体装置と異なる。以下、第１又は第２の実施形態と重複する内容について、一部記述を省略する場合がある。
図１７は、第３の実施形態の半導体装置の接続領域の模式断面図である。
第３の実施形態の不揮発性半導体メモリの接続領域のメモリチップ１０１側の部分は、第１の金属パッド１１、第１の層間絶縁層１２、第１のコンタクトプラグ１３ａ、第１のコンタクトプラグ１３ｂ、第１のコンタクトプラグ１３ｃ、第１の配線層１４、第１のバリアメタル膜１６、第１の拡散防止膜１７ａ、及び第１の拡散防止膜１７ｂを含む。
第３の実施形態の不揮発性半導体メモリの接続領域の制御チップ１０２側の部分は、第２の金属パッド２１、第２の層間絶縁層２２、第２のコンタクトプラグ２３ａ、第２のコンタクトプラグ２３ｂ、第２のコンタクトプラグ２３ｃ、第２の配線層２４、第２のバリアメタル膜２６、第２の拡散防止膜２７ａ、及び第２の拡散防止膜２７ｂを含む。
第１の金属パッド１１は、第１の金属層の一例である。第１の層間絶縁層１２は、第１の絶縁層の一例である。第１のコンタクトプラグ１３ａは、第２の導電体の一例である。
第２の金属パッド２１は、第２の金属層の一例である。第２の層間絶縁層２２は、第２の絶縁層の一例である。第２のコンタクトプラグ２３ａは、第１の導電体の一例である。第２のコンタクトプラグ２３ｂは、第３の導電体の一例である。第２の配線層２４は、導電層の一例である。第２のバリアメタル膜２６は、導電膜の一例である。
第１のコンタクトプラグ１３ａの一部は、第１の金属パッド１１の中に設けられる。第１のコンタクトプラグ１３ｂの一部は、第１の金属パッド１１の中に設けられる。第１のコンタクトプラグ１３ｃの一部は、第１の金属パッド１１の中に設けられる。
第２のコンタクトプラグ２３ａの一部は、第２の金属パッド２１の中に設けられる。第２のコンタクトプラグ２３ｂの一部は、第２の金属パッド２１の中に設けられる。第２のコンタクトプラグ２３ｃの一部は、第２の金属パッド２１の中に設けられる。
第３の実施形態の接続領域によれば、第１の金属パッド１１の中の第１のコンタクトプラグの数が３つになる。また、第２の金属パッド２１の中の第２のコンタクトプラグの数が３つになる。したがって、第２の実施形態の接続領域Ｘと比較して、ボイド８０や貼合面Ｓへのチタンの供給量が更に増加する。よって、接続領域のエレクトロマイグレーション耐性が更に向上する。
なお、第１の金属パッド１１の中の第１のコンタクトプラグの数は、２つであっても、４つ以上であっても構わない。また、第２の金属パッド２１の中の第２のコンタクトプラグの数は、２つであっても、４つ以上であっても構わない。
以上、第３の実施形態によれば、エレクトロマイグレーション耐性が向上し、信頼性が向上する半導体装置を提供できる。
（第４の実施形態）
第４の実施形態の半導体装置は、第１の導電体の別の一部は、第１の金属層の中に設けられた点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図１８は、第４の実施形態の半導体装置の接続領域の模式断面図である。
第４の実施形態の不揮発性半導体メモリの接続領域のメモリチップ１０１側の部分は、第１の金属パッド１１、第１の層間絶縁層１２、第１のコンタクトプラグ１３ａ、第１の配線層１４、第１のバリアメタル膜１６、第１の拡散防止膜１７ａ、及び第１の拡散防止膜１７ｂを含む。
第４の実施形態の不揮発性半導体メモリの接続領域の制御チップ１０２側の部分は、第２の金属パッド２１、第２の層間絶縁層２２、第２のコンタクトプラグ２３ａ、第２の配線層２４、第２のバリアメタル膜２６、第２の拡散防止膜２７ａ、及び第２の拡散防止膜２７ｂを含む。
第１の金属パッド１１は、第１の金属層の一例である。第１の層間絶縁層１２は、第１の絶縁層の一例である。第１のコンタクトプラグ１３ａは、第２の導電体の一例である。
第２の金属パッド２１は、第２の金属層の一例である。第２の層間絶縁層２２は、第２の絶縁層の一例である。第２のコンタクトプラグ２３ａは、第１の導電体の一例である。第２の配線層２４は、導電層の一例である。第２のバリアメタル膜２６は、導電膜の一例である。
第２のコンタクトプラグ２３ａの一部は、第２の金属パッド２１の中に設けられる。また、第２のコンタクトプラグ２３ａの別の一部は、第１の金属パッド１１の中に設けられる。第２のコンタクトプラグ２３ａの第１の金属パッド１１側の端部は、第１の金属パッド１１の中に設けられる。
第２のコンタクトプラグ２３ａの一部は、第２の金属パッド２１に囲まれる。第２のコンタクトプラグ２３ａの別の一部は、第１の金属パッド１１に囲まれる。第２のコンタクトプラグ２３ａの第１の金属パッド１１側の端部は、第１の金属パッド１１に囲まれる。
第２のコンタクトプラグ２３ａと第１の金属パッド１１との間の第１の方向の距離は、ゼロである。したがって、第２のコンタクトプラグ２３ａと第１の金属パッド１１との間の第１の方向の距離は、第２の金属パッド２１の第１の方向の厚さよりも小さい。
第４の実施形態の接続領域によれば、第２のコンタクトプラグ２３ａの別の一部が、第１の金属パッド１１の中に設けられることにより、第１の実施形態の接続領域Ｘと比較して、ボイド８０や貼合面Ｓへのチタンの供給量が更に増加する。したがって、接続領域のエレクトロマイグレーション耐性が更に向上する。
以上、第４の実施形態によれば、エレクトロマイグレーション耐性が向上し、信頼性が向上する半導体装置を提供できる。
第１の実施形態ないし第４の実施形態において、貼合面Ｓを定義している。不揮発性半導体メモリの最終製品では、メモリチップ１０１及び制御チップ１０２の貼合面Ｓの位置が、明瞭に視認できない場合がある。しかし、例えば、第１の金属パッド１１と第２の金属パッド２１との位置ずれから、貼合面Ｓの位置は確定できる。
第１の実施形態ないし第４の実施形態において、第１の基板の一例としてメモリチップ１０１、第２の基板の一例として制御チップ１０２を備える不揮発性半導体メモリを例に説明した。しかし、本発明の半導体装置は、メモリチップ１０１と制御チップ１０２を備える不揮発性半導体メモリに限定されるものではない。例えば、第１の基板として画素チップ、第２の基板として制御チップを備える光センサにも本発明は適用できる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１ 第１の金属パッド（第１の金属層）
１２ 第１の層間絶縁層（第１の絶縁層）
１３ａ 第１のコンタクトプラグ（第２の導電体）
１５ メモリセルアレイ
２１ 第２の金属パッド（第２の金属層）
２２ 第２の層間絶縁層（第２の絶縁層）
２３ａ 第２のコンタクトプラグ（第１の導電体）
２３ｂ 第２のコンタクトプラグ（第３の導電体）
２４ 第２の配線層（導電層）
２５ 制御回路
２６ 第２のバリアメタル膜（導電膜）
１００ 不揮発性半導体メモリ（半導体装置）
１０１ メモリチップ（第１の基板）
１０２ 制御チップ（第２の基板）

Claims (14)

  1. 第１の金属層と、
    前記第１の金属層を囲む第１の絶縁層と、
    を含む第１の基板と、
    前記第１の金属層に接する第２の金属層と、
    前記第２の金属層を囲み、前記第１の絶縁層に接する第２の絶縁層と、
    一部が前記第２の金属層の中に設けられ、前記第２の金属層から前記第１の金属層に向かう第１の方向に延びた第１の導電体と、
    を含む第２の基板と、
    を備える半導体装置。
  2. 前記第１の導電体と前記第１の金属層との間の前記第１の方向の距離は、前記第２の金属層の前記第１の方向の厚さの２分の１以下である請求項１記載の半導体装置。
  3. 前記第１の導電体と前記第１の金属層との間の前記第１の方向の距離は、前記第１の絶縁層と前記第２の絶縁層の界面と前記第１の導電体との間の前記第１の方向に垂直な第２の方向の距離よりも小さい請求項１又は請求項２記載の半導体装置。
  4. 前記第１の金属層は銅（Ｃｕ）を含み、前記第２の金属層は銅（Ｃｕ）を含む請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第１の導電体はタングステン（Ｗ）を含む請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第２の基板は、前記第１の導電体と前記第２の金属層との間、及び、前記第１の導電体と前記２の絶縁層との間に設けられた導電膜を、更に含む請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記導電膜は、チタン（Ｔｉ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、及びコバルト（Ｃｏ）から成る群から選ばれる少なくとも一つの金属元素を含む請求項６記載の半導体装置。
  8. 前記第２の基板は、前記第２の金属層との間に前記第１の導電体を挟み、前記第１の導電体に電気的に接続された導電層を、更に含む請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記第１の導電体は、前記第１の金属層と前記第１の方向に離間する請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. 前記第１の導電体の別の一部は、前記第１の金属層の中に設けられた請求項１ないし請求項８いずれか一項記載の半導体装置。
  11. 前記第１の基板は、少なくとも一部が前記第１の金属層の中に設けられ、前記第１の方向に延びた第２の導電体を、更に含む請求項１ないし請求項１０いずれか一項記載の半導体装置。
  12. 前記第２の基板は、少なくとも一部が前記第２の金属層の中に設けられ、前記第１の方向に延びた第３の導電体を、更に含む請求項１ないし請求項１１いずれか一項記載の半導体装置。
  13. 前記第１の基板は、メモリセルアレイを更に含み、
    前記第２の基板は、前記メモリセルアレイを制御する制御回路を更に含む請求項１ないし請求項１２いずれか一項記載の半導体装置。
  14. 前記第１の金属層は前記メモリセルアレイに電気的に接続され、
    前記第２の金属層は前記制御回路に電気的に接続される請求項１３記載の半導体装置。
JP2021042893A 2021-03-16 2021-03-16 半導体装置 Pending JP2022142642A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021042893A JP2022142642A (ja) 2021-03-16 2021-03-16 半導体装置
TW110129744A TWI801962B (zh) 2021-03-16 2021-08-12 半導體裝置
CN202110942197.0A CN115084071A (zh) 2021-03-16 2021-08-17 半导体装置
US17/461,550 US20220302055A1 (en) 2021-03-16 2021-08-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021042893A JP2022142642A (ja) 2021-03-16 2021-03-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2022142642A true JP2022142642A (ja) 2022-09-30

Family

ID=83245958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021042893A Pending JP2022142642A (ja) 2021-03-16 2021-03-16 半導体装置

Country Status (4)

Country Link
US (1) US20220302055A1 (ja)
JP (1) JP2022142642A (ja)
CN (1) CN115084071A (ja)
TW (1) TWI801962B (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883501A (zh) * 2015-05-18 2020-11-03 索尼公司 半导体装置和成像装置
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
SG11202012288PA (en) * 2018-08-24 2021-01-28 Kioxia Corp Semiconductor device and method of manufacturing same
CN109148362B (zh) * 2018-08-28 2020-06-16 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
JP2020150232A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置およびその製造方法
US20220336394A1 (en) * 2020-03-20 2022-10-20 Sandisk Technologies Llc Bonded assembly including interconnect-level bonding pads and methods of forming the same
KR20220037282A (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
KR20220046786A (ko) * 2020-10-08 2022-04-15 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치를 포함하는 비휘발성 메모리 시스템
KR20220060620A (ko) * 2020-11-04 2022-05-12 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
KR20220068056A (ko) * 2020-11-18 2022-05-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20220099144A (ko) * 2021-01-04 2022-07-13 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
JP2022128770A (ja) * 2021-02-24 2022-09-05 キオクシア株式会社 半導体記憶装置
US20220359456A1 (en) * 2021-05-10 2022-11-10 Ap Memory Technology Corporation Semiconductor structure and methods for bonding tested wafers and testing pre-bonded wafers
CN116888669A (zh) * 2021-05-12 2023-10-13 长江存储科技有限责任公司 具有三维晶体管的存储器外围电路及其形成方法
CN115669260A (zh) * 2021-05-12 2023-01-31 长江存储科技有限责任公司 具有三维晶体管的存储器外围电路及其形成方法
CN114730769A (zh) * 2021-06-30 2022-07-08 长江存储科技有限责任公司 三维存储器件及其形成方法

Also Published As

Publication number Publication date
US20220302055A1 (en) 2022-09-22
TWI801962B (zh) 2023-05-11
CN115084071A (zh) 2022-09-20
TW202238921A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
CN111446207B (zh) 形成三维集成布线结构的方法及其半导体结构
US9379042B2 (en) Integrated circuit devices having through silicon via structures and methods of manufacturing the same
US10468400B2 (en) Method of manufacturing substrate structure
US8729711B2 (en) Semiconductor device
JP2020515084A (ja) ３次元メモリデバイスのハイブリッドボンディングコンタクト構造
US20220013502A1 (en) Semiconductor packages
US20150021771A1 (en) Mechanisms for forming three-dimensional integrated circuit (3dic) stacking structure
CN112490235A (zh) 集成电路与其堆叠及其制法
CN110574163B (zh) 三维存储器器件及其制造方法
US11658169B2 (en) Semiconductor device
JP2014517547A (ja) 集積回路構造、集積回路、および堅牢なｔｓｖ構造を形成する方法
US11594514B2 (en) Semiconductor device and method of manufacturing the same
CN110088889B (zh) 用于形成三维综合布线结构和其半导体结构的方法
CN112352315B (zh) 具有背面互连结构的三维存储器件
US8704358B2 (en) Method for forming an integrated circuit
JP6952629B2 (ja) 半導体装置
TWI701792B (zh) 半導體元件及其製備方法
JP2022142642A (ja) 半導体装置
US11152334B2 (en) Semiconductor device and method of manufacturing the same
JP2021048303A (ja) 半導体装置
KR20210028398A (ko) 재배선 패턴을 가지는 집적회로 소자
US20230163087A1 (en) Semiconductor package
JP2018148175A (ja) 半導体装置及びその製造方法