JP2019153675A - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法 Download PDF

Info

Publication number
JP2019153675A
JP2019153675A JP2018037439A JP2018037439A JP2019153675A JP 2019153675 A JP2019153675 A JP 2019153675A JP 2018037439 A JP2018037439 A JP 2018037439A JP 2018037439 A JP2018037439 A JP 2018037439A JP 2019153675 A JP2019153675 A JP 2019153675A
Authority
JP
Japan
Prior art keywords
seal ring
region
pad
wiring structure
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018037439A
Other languages
English (en)
Inventor
佐藤　英則
Hidenori Sato
英則 佐藤
康治 飯塚
Koji Iizuka
康治 飯塚
神野　健
Takeshi Kamino
健 神野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018037439A priority Critical patent/JP2019153675A/ja
Priority to US16/278,941 priority patent/US10978505B2/en
Publication of JP2019153675A publication Critical patent/JP2019153675A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0915—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/09153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2761—Physical or chemical etching
    • H01L2224/27616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Abstract

【課題】ハイブリッド接合された固体撮像装置において、接合面等からの水分の浸入を阻止する。【解決手段】固体撮像装置ＳＥＤでは、センサ基板ＳＥＮの第１配線構造体ＦＭＬとロジック基板ＬＧＣの第２配線構造体ＳＭＬとが接合されている。第１配線構造体ＦＭＬと第２配線構造体ＳＭＬとの接合面ＢＳでは、第１配線構造体ＦＭＬに形成された接合パッドＳＰＤと、第２配線構造体ＳＭＬに形成された接合パッドＬＰＤとが接合している。第１配線構造体ＦＭＬに形成された第１シールリングＳＬＲの第８層部と、第２配線構造体ＳＭＬに形成された第２シールリングＬＬＲの第８層部とが接合されている。【選択図】図２

Description

本発明は、固体撮像装置およびその製造方法に関し、たとえば、センサ基板とロジック基板とが接合された固体撮像装置に好適に利用できるものである。
固体撮像装置には、光を半導体基板の裏面から入射させる裏面照射型の固体撮像装置がある（特許文献１参照）。この種の固体撮像装置の一つに、センサ（光電変換部）が形成されたセンサ基板と、ロジック回路が形成されたロジック基板とを適用した固体撮像装置がある。この固体撮像装置では、まず、センサ基板とロジック基板とがそれぞれウェハの状態で形成される。
センサ基板の表面上には、光電変換部によって生成された画素信号を伝える配線構造が形成される。配線構造は、複数の配線層、配線層間を電気的に接続するヴィアおよび接合パッドを含む。ロジック基板の表面には、画素信号を信号処理回路へ伝える配線構造が形成される。配線構造は、複数の配線層、配線層間を電気的に接続するヴィアおよび接合パッドを含む。
次に、接着剤によってセンサ基板とロジック基板とが接合される（ウェハ接合）。その後、ウェハ状態で接合されたセンサ基板およびロジック基板をダイシングすることによって、個々の固体撮像装置として取り出される。接合パッド同士が接合されることで、光電変換部と信号処理回路部とが電気的に接続されて、画素信号が処理されることになる。
ダイシングによって取り出された個々の固体撮像装置のセンサ基板では、センサ等が形成されたデバイス領域へ水分が侵入するのを阻止するために、あらかじめシールリングが形成されている。シールリングは、配線構造をなす配線層およびヴィアをそれぞれ形成する工程と同時に形成される。シールリングは、配線層となる配線材とヴィアとなるヴィア材とが順次積層される態様で形成されることになる。ロジック基板についても、センサ基板と同様に、水分の浸入を阻止するために、配線層となる配線材とヴィアとなるヴィア材とが順次積層される態様で、シールリングがあらかじめ形成されることになる。
特開２０１１−１１４２６１号公報
上述した固体撮像装置では、センサ基板とロジック基板とがウェハ接合される。このとき、センサ基板のシールリングを含む配線構造と、ロジック基板のシールリングを含む配線構造とが接合される。このため、ウェハ接合された固体撮像装置では、接合面等からの水分の浸入を阻止することが求められている。
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
一実施の形態に係る固体撮像装置は、第１基板とデバイス領域と第１シールリング領域と光電変換部と第１配線構造体と第２基板と回路領域と第２シールリング領域と信号処理回路部と第２配線構造体とを備えている。第１基板は、互いに対向する第１主面および第２主面を有する。デバイス領域は、第１基板の第１主面に規定されている。第１シールリング領域は、第１基板の第１主面に、画素領域を取り囲むように規定されている。光電変換部は、画素領域に形成され、入射する光を光電変換することにより画素信号を生成する。第１配線構造体は、第１基板の第１主面上に形成されており、平面視においてデバイス領域を取り囲むように第１シールリング領域に配置された第１シールリングを含む。第２基板は、互いに対向する第３主面および第４主面を有する。回路領域は、第２基板の第３主面に規定されている。第２シールリング領域は、第２基板の第３主面に、回路領域を取り囲むように規定されている。信号処理回路部は、回路領域に形成され、画素信号を処理する。第２配線構造体は、第２基板の第３主面上に形成されており、平面視において回路領域を取り囲むように第２シールリング領域に配置された第２シールリングを含む。第１シールリングと第２シールリングとが接合される態様で、第１配線構造体と第２配線構造体とが接合されている。
他の実施の形態に係る固体撮像装置は、第１基板とデバイス領域と第１シールリング領域と光電変換部と第１配線構造体と第２基板と回路領域と第２シールリング領域と信号処理回路部と第２配線構造体とを備えている。第１基板は、互いに対向する第１主面および第２主面を有する。デバイス領域は、第１基板の第１主面に規定されている。第１シールリング領域は、記第１基板の第１主面に、画素領域を取り囲むように規定されている。光電変換部は、画素領域に形成され、入射する光を光電変換することにより画素信号を生成する。第１配線構造体は、第１基板の第１主面上に形成されており、平面視においてデバイス領域内に配置された第１接合パッド、および、平面視においてデバイス領域を取り囲むように第１シールリング領域に配置された第１シールリングを含む。第２基板は、互いに対向する第３主面および第４主面を有する。回路領域は、第２基板の第３主面に規定されている。第２シールリング領域は、第２基板の第３主面に、回路領域を取り囲むように規定されている。信号処理回路部は、回路領域に形成され、画素信号を処理する。第２配線構造体は、第２基板の第３主面上に形成されており、平面視において回路領域内に配置された第２接合パッド、および、平面視において回路領域を取り囲むように第２シールリング領域に配置された第２シールリングを含む。第１接合パッドと第２接合パッドとが接合される態様で、第１配線構造体と第２配線構造体とが接合されている。第１配線構造体と第２配線構造体とが接合された接合面と、第１シールリングとは、第１接合パッドの厚さに相当する距離を隔てられている。接合面と第２シールリングとは、第２接合パッドの厚さに相当する距離を隔てられている。
さらに他の実施の形態に係る固体撮像装置の製造方法は、以下の工程を備えている。互いに対向する第１主面および第２主面を有する第１基板における第１主面に、画素領域を含むデバイス領域およびデバイス領域を取り囲む第１シールリング領域をそれぞれ規定する。第１基板における画素領域に、入射する光を光電変換することにより画素信号を生成する光電変換部を形成する。第１基板の第１主面上に、光電変換部と電気的に接続される第１配線構造を含む第１配線構造体を形成する。互いに対向する第３主面および第４主面を有する第２基板における第３主面に、回路領域および回路領域を取り囲む第２シールリング領域をそれぞれ規定する。回路領域に、画素信号を処理する信号処理回路部を形成する。第２基板の第３主面上に、信号処理回路部に電気的に接続される第２配線構造を含む第２配線構造体を形成する。第１配線構造体と第２配線構造体とを接合する。第１配線構造体を形成する工程は、第１配線構造を形成する工程と同時に、第１シールリング領域に第１シールリングを形成する工程を備えている。第２配線構造体を形成する工程は、第２配線構造を形成する工程と同時に、第２シールリング領域に第２シールリングを形成する工程を備えている。第１配線構造体と第２配線構造体とを接合する工程では、第１シールリングと第２シールリングとを互いに接合する態様で、第１配線構造体と第２配線構造体とが接合される。
一実施の形態に係る固体撮像装置によれば、接合面等からの水分の浸入を阻止することができる。
他の実施の形態に係る固体撮像装置によれば、接合面等からの水分の浸入を阻止することができる。
さらに他の実施の形態に係る固体撮像装置の製造方法によれば、接合面等からの水分の浸入を阻止することができる固体撮像装置を製造することができる。
各実施の形態に係る固体撮像装置の平面パターンの一例を示す部分平面図である。 実施の形態１に係る、図１に示す断面線ＩＩ−ＩＩにおける固体撮像装置の断面図である。 同実施の形態において、図１に示す点線枠Ａ内の接合面における平面パターンの一例を示す部分拡大平面図である。 同実施の形態において、図３に示す断面線ＩＶ−ＩＶにおける部分断面図である。 同実施の形態において、固体撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、変形例に係る固体撮像装置の接合面におけるシールリングの平面パターンを示す部分拡大平面図である。 同実施の形態において、図２９に示す断面線ＸＸＸ−ＸＸＸにおける部分断面図である。 同実施の形態において、作用効果を説明するための第１の部分拡大断面図である。 同実施の形態において、作用効果を説明するための第２の部分拡大断面図である。 実施の形態２に係る固体撮像装置の、図１に示す点線枠Ａ内の接合面における平面パターンの一例を示す部分拡大平面図である。 同実施の形態において、図３３に示す断面線ＸＸＸＩＶ−ＸＸＸＩＶにおける部分断面図である。 実施の形態３に係る固体撮像装置の、図１に示す点線枠Ａ内の接合面における平面パターンの一例を示す部分拡大平面図である。 同実施の形態において、図３５に示す断面線ＸＸＸＶＩ−ＸＸＸＶＩにおける部分断面図である。 同実施の形態において、固体撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図３７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、変形例に係る固体撮像装置の接合面におけるシールリングの平面パターンを示す部分拡大平面図である。 同実施の形態において、図４５に示す断面線ＸＬＶＩ−ＸＬＶＩにおける部分断面図である。 実施の形態４に係る固体撮像装置の、図１に示す点線枠Ａ内の接合面における平面パターンの一例を示す部分拡大平面図である。 同実施の形態において、図４７に示す断面線ＸＬＶＩＩＩ−ＸＬＶＩＩＩにおける部分断面図である。
実施の形態１
実施の形態１に係る固体撮像装置の一例について説明する。ここでは、説明の便宜上、ウェハ状態の固体撮像装置について説明する。
図１、図２および図３に示すように、第１半導体基板ＦＳＢの表面（第１主面）側には、素子分離絶縁膜ＥＩによって、デバイス領域ＤＲＥ、第１シールリング領域ＳＲＲおよびダイシング領域ＤＩＲがそれぞれ規定されている。デバイス領域ＤＲＥ内には、センサ領域ＳＲＥと周辺回路領域ＰＣＲとが規定されている。センサ領域ＳＲＥ内にフォトダイオードＰＤ（光電変換部）が形成されている。
さらに、第１半導体基板ＦＳＢの表面（第１主面）上には、フォトダイオードＰＤによって生成された画素信号を伝える第１配線構造体ＦＭＬが形成されている。第１配線構造体ＦＭＬは、複数の配線層、配線層間を電気的に接続するヴィア、接合パッドＳＰＤおよび第１シールリングＳＬＲを含む。接合パッドＳＰＤのサイズ（Ｘ方向）は、サイズＷ１に設定されている。接合パッドＳＰＤのピッチ（Ｘ方向）は、ピッチＰ１に設定されている。第１半導体基板ＦＳＢと第１配線構造体ＦＭＬとによって、センサ基板ＳＥＮが構成される。
第２半導体基板ＳＳＢの表面（第３主面）側には、素子分離絶縁膜ＥＩによって、回路領域ＣＣＲ、第２シールリング領域ＬＲＲおよびダイシング領域ＤＩＲがそれぞれ規定されている。回路領域ＣＣＲには、ゲート電極ＧＥＬおよびソース・ドレイン拡散層ＳＤＲを含むＭＯＳ（Metal Oxide Semiconductor）トランジスタ等が形成されている。ＭＯＳトランジスタ等によって、画素信号を処理する信号処理回路が形成されている。
さらに、第２半導体基板ＳＳＢの表面（第３主面）上には、画素信号を信号処理回路へ伝える第２配線構造体ＳＭＬが形成されている。第２配線構造体ＳＭＬは、複数の配線層、配線層間を電気的に接続するヴィアおよび接合パッドＬＰＤを含む。接合パッドＬＰＤのサイズ（Ｘ方向）は、サイズＷ１に設定されている。接合パッドＬＰＤのピッチ（Ｘ方向）は、ピッチＰ１に設定されている。第２半導体基板ＳＳＢと第２配線構造体ＳＭＬとによって、ロジック基板ＬＧＣが構成される。
次に、シールリングについて説明する。図１および図２に示すように、第１シールリングＳＬＲは、センサ基板ＳＥＮの第１シールリング領域ＳＲＲに形成されている。第１シールリングＳＬＲは、平面視的にデバイス領域ＤＲＥを連続的に取り囲むように形成されている。第１シールリングＳＬＲは、たとえば、第１シールリング第１部ＳＦＲ、第１シールリング第２部ＳＳＲおよび第１シールリング第３部ＳＴＲを含む。
第１シールリング第２部ＳＳＲは、第１シールリング第１部ＳＦＲとは間隔を隔てて第１シールリング第１部ＳＦＲを取り囲むように配置されている。第１シールリング第３部ＳＴＲは、第１シールリング第２部ＳＳＲとは間隔を隔てて第１シールリング第２部ＳＳＲを取り囲むように配置されている。第１シールリング第１部ＳＦＲ、第１シールリング第２部ＳＳＲおよび第１シールリング第３部ＳＴＲのそれぞれの幅は、幅Ｗ２に設定されている。第１シールリングＳＬＲの間隔は、間隔Ｐ２に設定されている。
第２シールリングＬＬＲは、ロジック基板ＬＧＣの第２シールリング領域ＬＲＲに形成されている。第２シールリングＬＬＲは、平面視的に回路領域ＣＣＲを連続的に取り囲むように形成されている。第２シールリングＬＬＲは、たとえば、第２シールリング第１部ＬＦＲ、第２シールリング第２部ＬＳＲおよび第２シールリング第３部ＬＴＲを含む。
第２シールリング第２部ＬＳＲは、第２シールリング第１部ＬＦＲとは間隔を隔てて第２シールリング第１部ＬＦＲを取り囲むように配置されている。第２シールリング第３部ＬＴＲは、第２シールリング第２部ＬＳＲとは間隔を隔てて第２シールリング第２部ＬＳＲを取り囲むように配置されている。第２シールリング第１部ＬＦＲ、第２シールリング第２部ＬＳＲおよび第２シールリング第３部ＬＴＲのそれぞれの幅は、幅Ｗ２に設定されている。第２シールリングＬＬＲの間隔は、間隔Ｐ２に設定されている。
接合パッドＳＰＤ（接合パッドＬＰＤ）のサイズＷ１は、たとえば、第１シールリングＳＬＲ（第２シールリングＬＬＲ）の幅Ｗ２以上の値に設定されている（サイズＷ１≧幅Ｗ２）。また、第１シールリングＳＬＲ（第２シールリングＬＬＲ）の間隔Ｐ２は、たとえば、接合パッドＳＰＤ（接合パッドＬＰＤ）のピッチＰ１以上の値に設定されている（間隔Ｐ２≧ピッチＰ１）。
さらに、図４に示すように、第１シールリング第１部ＳＦＲ、第１シールリング第２部ＳＳＲおよび第１シールリング第３部ＳＴＲのそれぞれは、第１層部ＳＳ１、第２層部ＳＳ２、第３層部ＳＳ３、第４層部ＳＳ４、第５層部ＳＳ５、第６層部ＳＳ６、第７層部ＳＳ７および第８層部ＳＳ８によって形成されている。後述するように、第１層部ＳＳ１〜第８層部ＳＳ８は、第１配線構造体ＦＭＬを形成する際に、配線層またはヴィアを形成する工程と同時に形成されることになる。
第２シールリング第１部ＬＦＲ、第２シールリング第２部ＬＳＲおよび第２シールリング第３部ＬＴＲのそれぞれは、第１層部ＬＳ１、第２層部ＬＳ２、第３層部ＬＳ３、第４層部ＬＳ４、第５層部ＬＳ５、第６層部ＬＳ６、第７層部ＬＳ７および第８層部ＬＳ８によって形成されている。後述するように、第１層部ＬＳ１〜第８層部ＬＳ８は、第２配線構造体ＳＭＬを形成する際に、配線層またはヴィアを形成する工程と同時に形成されることになる。
固体撮像装置ＳＥＤでは、センサ基板ＳＥＮとロジック基板ＬＧＣとが接合されている。センサ基板ＳＥＮとロジック基板ＬＧＣとの接合面ＢＳでは、センサ基板ＳＥＮの接合パッドＳＰＤとロジック基板ＬＧＣの接合パッドＬＰＤとが接合している。接合パッドＳＰＤと接合パッドＬＰＤとが接合されることで、フォトダイオードＰＤと信号処理回路部とが電気的に接続されて、画素信号が処理されることになる。
また、接合面ＢＳでは、第１シールリングＳＬＲの第８層部ＳＳ８と第２シールリングＬＬＲの第８層部ＬＳ８とが接合されている。第８層部ＳＳ８と第８層部ＬＳ８とが接合されることで、水分の浸入を阻止することができる。少なくとも接合パッドＳＰＤ、ＬＰＤおよび第８層部ＳＳ８、ＬＳ８以外の部分では、絶縁膜（層間絶縁膜）同士が接合している。接合パッド等と絶縁膜とを一括して接合する手法は、ハイブリッド接合と呼ばれている。ウェハ状態の固体撮像装置ＳＥＤは上記のように構成される。
次に、上述した固体撮像装置の製造方法の一例について説明する。まず、センサ基板の製造方法について説明する。図５に示すように、互いに対向する第１主面ＦＨ１および第２主面ＦＨ２を有する第１半導体基板ＦＳＢを用意する。次に、第１半導体基板ＦＳＢの第１主面ＦＨ１側に素子分離絶縁膜Ｅ１を形成することによって、デバイス領域ＤＲＥ、第１シールリング領域ＳＲＲおよびダイシング領域ＤＩＲをそれぞれ規定する。
次に、図６に示すように、たとえば、熱酸化法によって、第１半導体基板ＦＳＢの第１主面ＦＨにゲート絶縁膜ＧＩＦが形成される。次に、そのゲート絶縁膜ＧＩＦを覆うように、たとえば、ポリシリコン膜（図示せず）が形成される。次に、ポリシリコン膜に写真製版処理およびエッチング処理を行うことによって、ゲート電極ＴＧＥ等が形成される。次に、図７に示すように、所定の写真製版処理とイオン注入処理を行うことによって、ｎ型ＮＲとｐ型領域ＰＲとを含むフォトダイオードＰＤが形成される。
次に、図８に示すように、ゲート電極ＴＧＥの側壁面等を覆うように、サイドウォール絶縁膜ＳＷＦが形成される。次に、ゲート電極ＴＧＥおよびサイドウォール絶縁膜ＳＷＦ等を注入マスクとして、イオン注入処理を行うことにより、フローティングディフュージョンを含むソース・ドレイン拡散層ＦＤＲが形成される。これにより、ゲート電極ＴＧＥとフローティングディフュージョンとを有する転送トランジスタを含む所定のトランジスタが形成されることになる。
次に、図９に示すように、フォトダイオードＰＤおよび転送トランジスタ等を覆うように、第１層間絶縁膜ＳＩ１が形成される。次に、その第１層間絶縁膜ＳＩ１に所定の写真製版処理およびエッチング処理を行うことにより、デバイス領域ＤＲＥにはコンタクトホール（図示せず）が形成される。第１シールリング領域ＳＲＲには、デバイス領域ＤＲＥを取り囲むようにシールリング開口部（図示せず）が形成される。
次に、コンタクトホールおよびシールリング開口部を埋め込む態様で、第１層間絶縁膜ＳＩ１を覆うように、導電膜（図示せず）が形成される。次に、導電膜にエッチング処理等を行うことにより、第１層間絶縁膜ＳＩ１の上面上に位置する導電膜の部分が除去される。デバイス領域ＤＲＥには、コンタクトホール内に残された導電膜の部分によって、コンタクトヴィアＳＣＶが形成される。第１シールリング領域ＳＲＲには、シールリング開口部内に残された導電膜の部分によって、シールリングの第１層部ＳＳ１が形成される。
次に、図１０に示すように、第１層間絶縁膜ＳＩ１を覆うように、第２層間絶縁膜ＳＩ２が形成される。次に、たとえば、ダマシン法によって、デバイス領域ＤＲＥには、たとえば、銅膜を含む金属材料によって第１金属配線ＳＭ１が形成される。第１シールリング領域ＳＲＲには、銅膜を含む金属材料によって、シールリングの第２層部ＳＳ２が形成される。第２層部ＳＳ２は、第１層部ＳＳ１に繋がっている。
次に、図１１に示すように、第２層間絶縁膜ＳＩ２を覆うように、第３層間絶縁膜ＳＩ３が形成される。次に、たとえば、ダマシン法によって、デバイス領域ＤＲＥには、第１ヴィアＳＶ１および第２金属配線ＳＭ２が形成される。第１シールリング領域ＳＲＲには、シールリングの第３層部ＳＳ３および第４層部ＳＳ４が形成される。第３層部ＳＳ３は、第２層部ＳＳ２に繋がっている。第４層部ＳＳ４は、第３層部ＳＳ３に繋がっている。
次に、第３層間絶縁膜ＳＩ３を覆うように、第４層間絶縁膜ＳＩ４が形成される。次に、たとえば、ダマシン法によって、デバイス領域ＤＲＥには、第２ヴィアＳＶ２および第３金属配線ＳＭ３が形成される。第１シールリング領域ＳＲＲには、シールリングの第５層部ＳＳ５および第６層部ＳＳ６が形成される。第５層部ＳＳ５は、第４層部ＳＳ４に繋がっている。第６層部ＳＳ６は、第５層部ＳＳ５に繋がっている。
次に、図１２に示すように、第４層間絶縁膜ＳＩ４を覆うように第５層間絶縁膜ＳＩ５が形成される。次に、たとえば、ダマシン法によって、接合パッド用ヴィアＳＰＶと接合パッドＳＰＤとが形成される（図１５参照）。まず、所定の写真製版処理およびエッチング処理を行うことにより、デバイス領域ＤＲＥには、パッド用ヴィアホールＳＶＨが形成される。第１シールリング領域ＳＲＲには、シールリング開口部ＳＶＧが形成される。次に、図１３に示すように、所定の写真製版処理およびエッチング処理を行うことにより、デバイス領域ＤＲＥには、パッド用開口部ＳＰＨが形成される。シールリング領域には、シールリング開口部ＳＰＧが形成される。シールリング開口部ＳＰＧの幅はシールリング開口部ＳＶＧの幅よりも広い。
次に、図１４に示すように、パッド用ヴィアホールＳＶＨ、パッド用開口部ＳＰＨ、シールリング開口部ＳＶＧおよびシールリング開口部ＳＰＧを埋め込む態様で、第５層間絶縁膜ＳＩ５を覆うように、銅膜を含む金属膜ＣＵＦが形成される。次に、図１５に示すように、化学的機械研磨処理を行うことにより、パッド用ヴィアホールＳＶＨ、パッド用開口部ＳＰＨ、シールリング開口部ＳＶＧおよびシールリング開口部ＳＰＧのそれぞれに位置する金属膜ＣＵＦの部分を残して、第５層間絶縁膜ＳＩ５の上面上に位置する金属膜ＣＵＦの部分が除去される。
パッド用ヴィアホールＳＶＨ内に残された金属膜ＣＵＦの部分によって、接合パッド用ヴィアＳＰＶが形成される。パッド用開口部ＳＰＨ内に残された金属膜ＣＵＦの部分によって、接合パッドＳＰＤが形成される。シールリング開口部ＳＶＧ内に残された金属膜ＣＵＦの部分によって、シールリングの第７層部ＳＳ７が形成される。シールリング開口部ＳＰＧ内に残された金属膜ＣＵＦの部分によって、シールリングの第８層部ＳＳ８が形成される。第８層部ＳＳ８は、第７層部ＳＳ７に繋がっている。
こうして、第１配線構造体ＦＭＬを含むセンサ基板の主要部分が形成される。第１シールリング領域ＳＲＲに位置する第１配線構造体ＦＭＬの部分には、平面視的にデバイス領域ＤＲＥを連続的に取り囲むように、第１シールリングＳＬＲが形成されている。第１シールリングＳＬＲは、第１シールリング第１部ＳＦＲ、第１シールリング第２部ＳＳＲおよび第１シールリング第３部ＳＴＲから構成される。第１シールリング第１部ＳＦＲ、第１シールリング第２部ＳＳＲおよび第１シールリング第３部ＳＴＲのそれぞれでは、第１層部ＳＳ１〜第８層部ＳＳ８が互いに繋がっている。
また、デバイス領域ＤＲＥに位置する第１配線構造体ＦＭＬの部分には、コンタクトヴィアＳＣＶ、第１金属配線ＳＭ１、第１ヴィアＳＶ１、第２金属配線ＳＭ２、第２ヴィアＳＶ２、第３金属配線ＳＭ３、接合パッド用ヴィアＳＰＶおよび接合パッドＳＰＤが形成されている。
次に、ロジック基板の製造方法について説明する。図１６に示すように、互いに対向する第１主面ＳＨ１および第２主面ＳＨ２を有する第２半導体基板ＳＳＢを用意する。次に、第２半導体基板ＳＳＢの第１主面ＳＨ１側に素子分離絶縁膜Ｅ１を形成することによって、回路領域ＣＣＲ、第２シールリング領域ＬＲＲおよびダイシング領域ＤＩＲをそれぞれ規定する。次に、図１７に示すように、たとえば、熱酸化法によって、第２半導体基板ＳＳＢの第１主面ＳＨ１にゲート絶縁膜ＧＩＦが形成される。次に、そのゲート絶縁膜ＧＩＦを覆うように、たとえば、ポリシリコン膜（図示せず）が形成される。
次に、ポリシリコン膜に写真製版処理およびエッチング処理を行うことによって、ゲート電極ＧＥＬ等が形成される。ゲート電極ＧＥＬの側壁面等を覆うように、サイドウォール絶縁膜ＳＷＦが形成される。次に、ゲート電極ＧＥＬおよびサイドウォール絶縁膜ＳＷＦ等を注入マスクとして、イオン注入処理を行うことにより、ソース・ドレイン拡散層ＳＤＲが形成される。これにより、ゲート電極ＧＥＬおよびソース・ドレイン拡散層ＳＤＲを有する所定のトランジスタが形成されることになる。
次に、図１８に示すように、トランジスタ等を覆うように、第１層間絶縁膜ＬＩ１が形成される。次に、その第１層間絶縁膜ＬＩ１に所定の写真製版処理およびエッチング処理を行うことにより、回路領域ＣＣＲにはコンタクトホール（図示せず）が形成される。第２シールリング領域ＬＲＲには、回路領域ＣＣＲを取り囲むようにシールリング開口部（図示せず）が形成される。
次に、コンタクトホールおよびシールリング開口部を埋め込む態様で、第１層間絶縁膜ＬＩ１を覆うように、導電膜（図示せず）が形成される。次に、導電膜にエッチング処理等を行うことにより、第１層間絶縁膜ＬＩ１の上面上に位置する導電膜の部分が除去される。回路領域ＣＣＲには、コンタクトホール内に残された導電膜の部分によって、コンタクトヴィアＬＣＶが形成される。第２シールリング領域ＬＲＲには、シールリング開口部内に残された導電膜の部分によって、シールリングの第１層部ＬＳ１が形成される。
次に、図１９に示すように、第１層間絶縁膜ＬＩ１を覆うように、第２層間絶縁膜ＬＩ２が形成される。次に、たとえば、ダマシン法によって、回路領域ＣＣＲには、たとえば、銅膜を含む金属材料によって第１金属配線ＬＭ１が形成される。第１シールリング領域ＳＲＲには、銅膜を含む金属材料によって、シールリングの第２層部ＬＳ２が形成される。第２層部ＬＳ２は、第１層部ＬＳ１に繋がっている。
次に、図２０に示すように、第２層間絶縁膜ＬＩ２を覆うように、第３層間絶縁膜ＬＩ３が形成される。次に、たとえば、ダマシン法によって、回路領域ＣＣＲには、第１ヴィアＬＶ１および第２金属配線ＬＭ２が形成される。第２シールリング領域ＬＲＲには、シールリングの第３層部ＬＳ３および第４層部ＬＳ４が形成される。第３層部ＬＳ３は、第２層部ＬＳ２に繋がっている。第４層部ＬＳ４は、第３層部ＬＳ３に繋がっている。
次に、第３層間絶縁膜ＬＩ３を覆うように、第４層間絶縁膜ＬＩ４が形成される。次に、たとえば、ダマシン法によって、回路領域ＣＣＲには、第２ヴィアＬＶ２および第３金属配線ＬＭ３が形成される。第２シールリング領域ＬＲＲには、シールリングの第５層部ＬＳ５および第６層部ＬＳ６が形成される。第５層部ＬＳ５は、第４層部ＬＳ４に繋がっている。第６層部ＬＳ６は、第５層部ＬＳ５に繋がっている。
次に、図２１に示すように、第４層間絶縁膜ＬＩ４を覆うように第５層間絶縁膜ＬＩ５が形成される。次に、たとえば、ダマシン法によって、接合パッド用ヴィアＬＰＶと接合パッドＬＰＤとが形成される（図２４参照）。まず、所定の写真製版処理およびエッチング処理を行うことにより、回路領域ＣＣＲには、パッド用ヴィアホールＬＶＨが形成される。第２シールリング領域ＬＲＲには、シールリング開口部ＬＶＧが形成される。次に、図２２に示すように、所定の写真製版処理およびエッチング処理を行うことにより、回路領域ＣＣＲには、パッド用開口部ＬＰＨが形成される。シールリング領域には、シールリング開口部ＬＰＧが形成される。シールリング開口部ＬＰＧの幅はシールリング開口部ＬＶＧの幅よりも広い。
次に、図２３に示すように、パッド用ヴィアホールＬＶＨ、パッド用開口部ＬＰＨ、シールリング開口部ＬＶＧおよびシールリング開口部ＬＰＧを埋め込む態様で、第５層間絶縁膜ＬＩ５を覆うように、銅膜を含む金属膜ＣＵＦが形成される。次に、図２４に示すように、化学的機械研磨処理を行うことにより、パッド用ヴィアホールＬＶＨ、パッド用開口部ＬＰＨ、シールリング開口部ＬＶＧおよびシールリング開口部ＬＰＧのそれぞれに位置する金属膜ＣＵＦの部分を残して、第５層間絶縁膜ＬＩ５の上面上に位置する金属膜ＣＵＦの部分が除去される。
パッド用ヴィアホールＬＶＨ内に残された金属膜ＣＵＦの部分によって、接合パッド用ヴィアＬＰＶが形成される。パッド用開口部ＬＰＨ内に残された金属膜ＣＵＦの部分によって、接合パッドＬＰＤが形成される。シールリング開口部ＬＶＧ内に残された金属膜ＣＵＦの部分によって、シールリングの第７層部ＬＳ７が形成される。シールリング開口部ＬＰＧ内に残された金属膜ＣＵＦの部分によって、シールリングの第８層部ＬＳ８が形成される。第８層部ＬＳ８は、第７層部ＬＳ７に繋がっている。
こうして、第２配線構造体ＳＭＬを含むロジック基板の主要部分が形成される。第２シールリング領域ＬＲＲに位置する第２配線構造体ＳＭＬの部分には、平面視的に回路領域ＣＣＲを連続的に取り囲むように、第２シールリングＬＬＲが形成されている。第２シールリングＬＬＲは、第２シールリング第１部ＬＦＲ、第２シールリング第２部ＬＳＲおよび第２シールリング第３部ＬＴＲから構成される。第２シールリング第１部ＬＦＲ、第２シールリング第２部ＬＳＲおよび第２シールリング第３部ＬＴＲのそれぞれでは、第１層部ＬＳ１〜第８層部ＬＳ８が互いに繋がっている。
また、回路領域ＣＣＲに位置する第２配線構造体ＳＭＬの部分には、コンタクトヴィアＬＣＶ、第１金属配線ＬＭ１、第１ヴィアＬＶ１、第２金属配線ＬＭ２、第２ヴィアＬＶ２、第３金属配線ＬＭ３、接合パッド用ヴィアＬＰＶおよび接合パッドＬＰＤが形成されている。
次に、センサ基板とロジック基板とが接合される。センサ基板において、接合パッドＳＰＤおよび第１シールリングＳＬＲの第８層部ＳＳ８のそれぞれが露出している第１配線構造体ＦＭＬの表面に、平坦化処理またはプラズマ処理等の前処理が行われる。また、ロジック基板において、接合パッドＬＰＤおよび第２シールリングＬＬＲの第８層部ＬＳ８のそれぞれが露出している第２配線構造体ＳＭＬの表面に、平坦化処理またはプラズマ処理等の前処理が行われる。
次に、図２５に示すように、前処理が行われたセンサ基板ＳＥＮの第１配線構造体ＦＭＬの表面と、ロジック基板ＬＧＣの第２配線構造体ＳＭＬの表面とを重ね合わせる。このとき、接合パッドＳＰＤと接合パッドＬＰＤとが重ね合わされる。第８層部ＳＳ８（図１５参照）と第８層部ＬＳ８（図２４参照）とが重ね合わされる。その状態で、たとえば、４００℃以下の温度条件のもとで熱処理を行うことによって、センサ基板ＳＥＮとロジック基板ＬＧＣとが接合される。
次に、図２６に示すように、第１半導体基板ＦＳＢの第２主面ＦＨ２（図５参照）を研削等することによって、第１半導体基板ＦＳＢの厚さを薄くする。次に、図２７に示すように、第１半導体基板ＦＳＢの表面を覆うように、たとえば、シリコン酸化膜ＳＯＦとシリコン窒化膜ＳＮＦとが形成される。次に、シリコン窒化膜ＳＮＦの表面を覆うように、たとえば、タングステン膜等の金属膜を形成し、その金属膜にエッチング処理を行うことによって、メタルグリッドＭＧＤが形成される。
次に、図２８に示すように、第１半導体基板ＦＳＢにおけるセンサ領域ＳＲＥに、カラーフィルターＣＦＬとマイクロレンズＭＬＥが形成される。また、第１半導体基板ＦＳＢにおける所定の領域に、ボンディングパッド（図示せず）が形成される。これにより、固体撮像装置の主要部分が形成される。その後、ダイシング領域ＤＩＲをダイシングすることによって、固体撮像装置がチップとして取り出される。
上述した固体撮像装置では、デバイス領域ＤＲＥに位置する第１配線構造体ＦＭＬの部分に、コンタクトヴィアＳＣＶ〜接合パッドＳＰＤが形成されている。回路領域ＣＣＲに位置する第２配線構造体ＳＭＬの部分に、コンタクトヴィアＬＣＶ〜接合パッドＬＰＤが形成されている。
そのデバイス領域ＤＲＥに対して、第１シールリング領域ＳＲＲに位置する第１配線構造体ＦＭＬの部分には、平面視的にデバイス領域ＤＲＥを連続的に取り囲むように、第１シールリングＳＬＲが形成されている。第１シールリングＳＬＲは、積層された第１層部ＳＳ１〜第８層部ＳＳ８から形成されている。
回路領域ＣＣＲに対して、第２シールリング領域ＬＲＲに位置する第２配線構造体ＳＭＬの部分には、平面視的に回路領域ＣＣＲを連続的に取り囲むように、第２シールリングＬＬＲが形成されている。第２シールリングＬＬＲは、積層された第１層部ＬＳ１〜第８層部ＬＳ８から形成されている。
固体撮像装置では、第１配線構造体ＦＭＬと第２配線構造体ＳＭＬとは、接合パッドＳＰＤと接合パッドＬＰＤとを互いに接合させるとともに、第８層部ＳＳ８と第８層部ＬＳ８とを互いに接合させる態様で、ハイブリッド接合されている。特に、第１シールリングＳＬＲと第２シールリングＬＬＲとは、第１シールリング領域ＳＲＲ、ＬＲＲの全周にわたって連続的に金属接合されることになる。
これにより、たとえば、一方の半導体基板に形成されたシールリングと他方の半導体基板に形成されたシールリングとの間に、膜厚が管理されていない絶縁膜を介在させて接合された比較例に係る固体撮像装置（たとえば、特許文献１）と比較すると、デバイス領域ＤＲＥおよび回路領域ＣＣＲ内に水分が侵入するのを確実に阻止することができる。また、ダイシング領域ＤＩＲをダイシングする際に、クラックが仮に発生したとしても、そのクラックが、デバイス領域ＤＲＥおよび回路領域ＣＣＲ内に進行するのを確実に阻止することができる。
さらに、第１シールリングＳＬＲは、コンタクトヴィアＳＣＶ〜接合パッドＳＰＤをそれぞれ形成する工程と同時に形成される第１層部ＳＳ１〜第８層部ＳＳ８を順次積層することによって形成される。第２シールリングＬＬＲは、コンタクトヴィアＬＣＶ〜接合パッドＬＰＤをそれぞれ形成する工程と同時に形成される第１層部ＬＳ１〜第８層部ＬＳ８を順次積層することによって形成される。これにより、付加的な工程を追加することなく、第１シールリングＳＬＲおよび第２シールリングＬＬＲをそれぞれ形成することができる。
第１シールリングＳＬＲおよび第２シールリングＬＬＲを精度よく形成するには、第１シールリングＳＬＲ（第２シールリングＬＬＲ）の幅Ｗ２は、接合パッドＳＰＤ（接合パッドＬＰＤ）のサイズＷ１を超えないように設定されていることが望ましい（サイズＷ１≧幅Ｗ２）。また、第１シールリングＳＬＲ（第２シールリングＬＬＲ）の間隔Ｐ２は、接合パッドＳＰＤ（接合パッドＬＰＤ）のピッチＰ１以上の値に設定されていることが望ましい（間隔Ｐ２≧ピッチＰ１）。
（変形例）
上述した固体撮像装置では、第１シールリングＳＬＲ（第２シールリングＬＬＲ）を構成する３つの第１シールリング第１部ＳＦＲ、第１シールリング第２部ＳＳＲおよび第１シールリング第３部ＳＴＲ（第２シールリング第１部ＬＦＲ、第２シールリング第２部ＬＳＲおよび第２シールリング第３部ＬＴＲ）では、接合面に位置する第８層部ＳＳ８（第８層部ＬＳ８）の幅が、同じ幅に設定されている場合を例に挙げて説明した。ここでは、その変形例について説明する。
図２９および図３０に示すように、変形例に係る固体撮像装置では、第１シールリング第２部ＳＳＲ（第２シールリング第２部ＬＳＲ）の第８層部ＳＳ８（第８層部ＬＳ８）の幅Ｗ３は、第１シールリング第１部ＳＦＲ（第２シールリング第１部ＬＦＲ）の第８層部ＳＳ８（第８層部ＬＳ８）の幅Ｗ２、および、第１シールリング第３部ＳＴＲ（第２シールリング第３部ＬＴＲ）の第８層部ＳＳ８（第８層部ＬＳ８）の幅Ｗ２よりも短く設定されている。これにより、センサ基板（第１配線構造体）とロジック基板（第２配線構造体）との接合をより強固にすることができる。これについて説明する。
上述したように、第１シールリングＳＬＲは、ダマシン法によって、コンタクトヴィアＳＣＶ〜接合パッドＳＰＤをそれぞれ形成する工程と同時に形成される第１層部ＳＳ１〜第８層部ＳＳ８を順次積層することによって形成される。ダマシン法では、銅膜を含む金属膜のパターンが密集する、金属膜のパターンの密度（単位面積に対する金属膜のパターンが占める割合）が高い領域を形成する際に、化学的機械研磨処理によってディッシングが起こることが想定される。固体撮像装置の製造においては、デバイス領域ＤＲＥ（回路領域ＣＣＲ）に形成される金属配線等の金属膜のパターンの密度を考慮して、ディッシングが発生しないように、化学的機械研磨処理の条件が設定される。
第１シールリング領域ＳＲＲでは、第１シールリングＳＬＲはストライプ状に連続的に形成されるため、接合パッドＳＰＤが互いに間隔を隔てて形成されるデバイス領域ＤＲＥと比べて、金属膜のパターンの密度は高くなる（図２参照）。このため、第１シールリング領域ＳＲＲでは、ディッシングが発生するおそれが高くなる。ディッシングが発生すると、金属膜のパターンが密集する領域の中央部分では、周囲の部分に比べて研磨がより速く進み、中央部分の表面の位置が周囲の部分の表面の位置よりも低くなる。
ここで、第１シールリングＳＬＲのうち、接合面に位置することになる第８層部ＳＳ８を形成する際に、ディッシングが発生する場合を想定する。この場合には、図３１に示すように、３つのシールリングのうち、中央に位置する第１シールリング第２部の第８層部ＳＳ８の表面の位置が、第１シールリング第１部の第８層部ＳＳ８の表面および第１シールリング第３部の第８層部ＳＳ８の表面の位置よりも低くなってしまうことが想定される。なお、図３１では、説明の便宜上、ディッシングが誇張して示されている。第２シールリングＬＬＲについても同様である。
このようなディシングが発生した状態で、センサ基板とロジック基板とを接合させようとすると、接合面にディッシングによる隙間が生じることになり、センサ基板とロジック基板との接合力として、所望の接合力が得られなくなることが想定される。
そこで、図２９に示すように、３つの第１シールリングＳＬＲのうち、中央に位置する第１シールリング第２部ＳＳＲの第８層部ＳＳ８の幅Ｗ３を、それぞれ端に位置する第１シールリング第１部ＳＦＲおよび第１シールリング第３部ＳＴＲのそれぞれの第８層部ＳＳ８の幅Ｗ２よりも短く設定する。
このような寸法関係を設定することで、金属膜のパターンが密集する領域の中央部分では、金属膜のパターンの密度が低減されることになる。これにより、図３２に示すように、第８層部ＳＳ８を形成する際に、ディッシングの発生が抑制されて、中央に位置する第１シールリング第２部ＬＳＲの第８層部ＳＳ８の表面の位置は、第１シールリング第１部ＬＦＲおよび第１シールリング第３部ＬＴＲのそれぞれの第８層部ＳＳ８の表面の位置とほぼ同じ位置になる。第２シールリングＬＬＲについても同様である。ディシングが抑制されることで、隙間を生じさせることなくセンサ基板ＳＥＮとロジック基板ＬＧＣとを接合することができ、センサ基板ＳＥＮとロジック基板ＬＧＣとの所望の接合力を得ることができる。
実施の形態２
実施の形態２に係る固体撮像装置の一例について説明する。図３３および図３４に示すように、デバイス領域ＤＲＥ（回路領域ＣＣＲ）では、接合パッドＳＰＤ（接合パッドＬＰＤ）のサイズ（Ｘ方向）は、サイズＷ１に設定されている。接合パッドＳＰＤ（接合パッドＬＰＤの）のピッチ（Ｘ方向）は、ピッチＰ１に設定されている。
第１シールリング領域ＳＲＲでは、第１シールリング第１部ＳＦＲ、第１シールリング第２部ＳＳＲおよび第１シールリング第３部ＳＴＲのそれぞれは、第１層部ＳＳ１、第２層部ＳＳ２、第３層部ＳＳ３、第４層部ＳＳ４、第５層部ＳＳ５、第６層部ＳＳ６、第７層部ＳＳ７および第８層部ＳＳ８によって形成されている。第８層部ＳＳ８は、幅Ｗ４（Ｘ方向）を有して壁状に延在する壁状部ＳＳ８Ａと、幅Ｗ５（Ｘ方向）を有するパッド状部ＳＳ８Ｂとを含む。
第２シールリング領域ＬＲＲでは、第２シールリング第１部ＬＦＲ、第２シールリング第２部ＬＳＲおよび第２シールリング第３部ＬＴＲのそれぞれは、第１層部ＬＳ１、第２層部ＬＳ２、第３層部ＬＳ３、第４層部ＬＳ４、第５層部ＬＳ５、第６層部ＬＳ６、第７層部ＬＳ７および第８層部ＬＳ８によって形成されている。第８層部ＬＳ８は、幅Ｗ４（Ｘ方向）を有して壁状に延在する壁状部ＬＳ８Ａと、幅Ｗ５（Ｘ方向）を有するパッド状部ＬＳ８Ｂとを含む。
パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の幅Ｗ５は、壁状部ＳＳ８Ａ（壁状部ＬＳ８Ａ）の幅Ｗ４よりも大きく設定されている。パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の幅Ｗ５は、接合パッドＳＰＤ（接合パッドＬＰＤ）のサイズＷ１（Ｘ方向）を超えないように設定されている。パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）とパッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）との一方向（Ｘ軸方向）のピッチは、ピッチＰ３に設定されている。ピッチＰ３は、ピッチＰ１以上に設定されている。パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の形状は、接合パッドＳＰＤ（接合パッドＬＰＤ）の形状の相似形であってもよい。
また、第１シールリングＳＬＲ（第２シールリングＬＬＲ）が延在する方向と交差する方向には、必ずパッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の部分が位置するように、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）が配置されている。たとえば、図３３に示す配置関係では、Ｘ軸に平行な線分であれば、いずれの線分も、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の部分に架かるように、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）が配置されている。
デバイス領域ＤＲＥおよび回路領域ＣＣＲに位置する接合面ＢＳでは、接合パッドＳＰＤと接合パッドＬＰＤとが接合されている（図２参照）。第１シールリング領域ＳＲＲおよび第２シールリング領域ＬＲＲに位置する接合面ＢＳでは、パッド状部ＳＳ８Ｂとパッド状部ＬＳ８Ｂとが接合されている。壁状部ＳＳ８Ａと壁状部ＬＳ８Ａとが接合されている。なお、これ以外の構成については、図２等に示す固体撮像装置の構成と同様なので、同一部材には同一符号を付し、必要である場合除きその説明を繰り返さないこととする。
上述した固体撮像装置では、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の幅Ｗ５は、壁状部ＳＳ８Ａ（壁状部ＬＳ８Ａ）の幅Ｗ４よりも大きく、接合パッドＳＰＤのサイズＷ１（Ｘ方向）を超えないように設定されている（幅Ｗ４≦幅Ｗ５≦サイズＷ１）。また、壁状部ＳＳ８Ａ（壁状部ＬＳ８Ａ）の幅Ｗ４は、幅Ｗ２（図３参照）よりも短く設定されている。
さらに、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）とパッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）との一方向（Ｘ軸方向）のピッチＰ３は、接合パッドＳＰＤ（接合パッドＬＰＤ）と接合パッドＳＰＤ（接合パッドＬＰＤ）との一方向（Ｘ軸方向）のピッチＰ１と同じか、ピッチＰ１よりも長く設定されている（ピッチＰ３≧ピッチＰ１）。
このため、第１シールリング領域ＳＲＲ（第２シールリング領域ＬＲＲ）における金属膜のパターンの密度は、デバイス領域ＤＲＥ（回路領域ＣＣＲ）における金属膜のパターンの密度により近づくことになる。これにより、接合面に位置することになる第８層部ＳＳ８（ＬＳ８）を化学的機械研磨処理によって形成する際に、ディッシングの発生を確実に抑えることができる。その結果、第１シールリング領域ＳＲＲ（第２シールリング領域ＬＲＲ）に位置する接合面に隙間を生じさせることなく、センサ基板ＳＥＮとロジック基板ＬＧＣとを確実に接合させて、水分の浸入を阻止することができる。
また、第１シールリングＳＬＲ（第２シールリングＬＬＲ）が延在する方向と交差する方向には、必ずパッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の部分が位置することで、ダイシング領域ＤＩＲをダイシングする際に、クラックが発生したとしても、そのクラックが、デバイス領域ＤＲＥおよび回路領域ＣＣＲへ進行するのを阻止することができる。
実施の形態３
実施の形態３に係る固体撮像装置の一例について説明する。図３５および図３６に示すように、デバイス領域ＤＲＥ（回路領域ＣＣＲ）では、接合パッドＳＰＤ（接合パッドＬＰＤ）のサイズ（Ｘ方向）は、サイズＷ１に設定されている。接合パッドＳＰＤ（接合パッドＬＰＤの）のピッチ（Ｘ方向）は、ピッチＰ１に設定されている。
第１シールリング領域ＳＲＲでは、第１シールリング第１部ＳＦＲ、第１シールリング第２部ＳＳＲおよび第１シールリング第３部ＳＴＲのそれぞれは、第１層部ＳＳ１、第２層部ＳＳ２、第３層部ＳＳ３、第４層部ＳＳ４、第５層部ＳＳ５、第６層部ＳＳ６、第７層部ＳＳ７および第８層部ＳＳ８によって形成されている。第８層部ＳＳ８は、幅Ｗ６（Ｘ方向）を有するパッド状部ＳＳ８Ｂである。
第２シールリング領域ＬＲＲでは、第２シールリング第１部ＬＦＲ、第２シールリング第２部ＬＳＲおよび第２シールリング第３部ＬＴＲのそれぞれは、第１層部ＬＳ１、第２層部ＬＳ２、第３層部ＬＳ３、第４層部ＬＳ４、第５層部ＬＳ５、第６層部ＬＳ６、第７層部ＬＳ７および第８層部ＬＳ８によって形成されている。第８層部ＬＳ８は、幅Ｗ６（Ｘ方向）を有するパッド状部ＬＳ８Ｂである。
パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の幅Ｗ６は、接合パッドＳＰＤのサイズＷ１（Ｘ方向）を超えないように設定されている。パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）とパッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）との一方向（Ｘ軸方向）のピッチは、ピッチＰ４に設定されている。ピッチＰ４は、ピッチＰ１以上に設定されている。
また、第１シールリングＳＬＲ（第２シールリングＬＬＲ）が延在する方向と交差する方向には、必ずパッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の部分が位置するように、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）が配置されている。たとえば、図３５に示す配置関係では、Ｘ軸に平行な線分であれば、いずれの線分も、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の部分に架かるように、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）が配置されている。
デバイス領域ＤＲＥおよび回路領域ＣＣＲに位置する接合面ＢＳでは、接合パッドＳＰＤと接合パッドＬＰＤとが接合されている（図２参照）。第１シールリング領域ＳＲＲおよび第２シールリング領域ＬＲＲに位置する接合面ＢＳでは、パッド状部ＳＳ８Ｂとパッド状部ＬＳ８Ｂとが接合されている。なお、これ以外の構成については、図２等に示す固体撮像装置の構成と同様なので、同一部材には同一符号を付し、必要である場合除きその説明を繰り返さないこととする。
前述した固体撮像装置では、接合面ＢＳに位置することになる第８層部ＳＳ８（第８層部ＬＳ８）は、デュアルダマシン法によって形成されるのに対して、上述した固体撮像装置では、第８層部ＳＳ８（第８層部ＬＳ８）は、シングルダマシン法によって形成される。その製造方法の一例について説明する。
まず、センサ基板の製造方法について説明する。図５〜図１１に示す工程と同様の工程を経た後、図３７に示すように、第４層間絶縁膜ＳＩ４を覆うように、第５層間絶縁膜第１部ＳＩ５Ａが形成される。次に、シングルダマシン法によって、デバイス領域ＤＲＥでは、接合パッド用ヴィアＳＰＶが形成される。第１シールリング領域ＳＲＲでは、シールリングの第７層部ＳＳ７が形成される。
次に、図３８に示すように、第５層間絶縁膜第１部ＳＩ５Ａを覆うように、第５層間絶縁膜第２部ＳＩ５Ｂが形成される。次に、図３９に示すように、シングルダマシン法によって、デバイス領域ＤＲＥでは、パッド開口部ＳＰＨ内に接合パッドＳＰＤが形成される。第１シールリング領域ＳＲＲでは、シールリング開口部ＳＰＧ内にシールリングの第８層部ＳＳ８として、パッド状部ＳＳ８Ｂが形成される。
次に、ロジック基板の製造方法について説明する。図１６〜図２０に示す工程と同様の工程を経た後、図４０に示すように、第４層間絶縁膜ＬＩ４を覆うように、第５層間絶縁膜第１部ＬＩ５Ａが形成される。次に、シングルダマシン法によって、回路領域ＣＣＲでは、接合パッド用ヴィアＬＰＶが形成される。第２シールリング領域ＬＲＲでは、シールリングの第７層部ＬＳ７が形成される。
次に、図４１に示すように、第５層間絶縁膜第１部ＬＩ５Ａを覆うように、第５層間絶縁膜第２部ＬＩ５Ｂが形成される。次に、図４２に示すように、シングルダマシン法によって、回路領域ＣＣＲでは、パッド開口部ＬＰＨ内に接合パッドＬＰＤが形成される。第２シールリング領域ＬＲＲでは、シールリング開口部ＬＰＧ内にシールリングの第８層部ＬＳ８として、パッド状部ＬＳ８Ｂが形成される。
次に、図２５に示す工程と同様の工程を経て、図４３に示すように、センサ基板ＳＥＮとロジック基板ＬＧＣとが接合される。このとき、接合パッドＳＰＤと接合パッドＬＰＤとが重ね合わされる。パッド状部ＳＳ８Ｂ（図３９参照）とパッド状部ＬＳ８Ｂ（図４２参照）とが重ね合わされる。
その後、図２６〜図２８に示す工程と同様の工程を経て、図４４に示すように、固体撮像装置の主要部分が形成される。その後、ダイシング領域ＤＩＲをダイシングすることによって、固体撮像装置がチップとして取り出される。
上述した固体撮像装置では、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の幅Ｗ６は、接合パッドＳＰＤのサイズＷ１（Ｘ方向）を超えないように設定されている（幅Ｗ６≦サイズＷ１）。また、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）とパッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）との一方向（Ｘ軸方向）のピッチＰ４は、接合パッドＳＰＤ（接合パッドＬＰＤ）と接合パッドＳＰＤ（接合パッドＬＰＤ）との一方向（Ｘ軸方向）のピッチＰ１と同じか、ピッチＰ１よりも長く設定されている（ピッチＰ４≧ピッチＰ１）。
このような寸法関係を設定することで、第１シールリング領域ＳＲＲ（第２シールリング領域ＬＲＲ）における金属膜のパターンの密度は、デバイス領域ＤＲＥ（回路領域ＣＣＲ）における金属膜のパターンの密度にさらに近づくことになる。これにより、接合面に位置することになるパッド状部ＳＳ８Ｂ（ＬＳ８Ｂ）を化学的機械研磨処理によって形成する際に、ディッシングの発生をより確実に抑えることができる。その結果、第１シールリング領域ＳＲＲ（第２シールリング領域ＬＲＲ）に位置する接合面に隙間を生じさせることなく、センサ基板ＳＥＮとロジック基板ＬＧＣとを確実に接合させて、水分の浸入を阻止することができる。
また、第１シールリングＳＬＲ（第２シールリングＬＬＲ）が延在する方向と交差する方向には、必ずパッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の部分が位置することで、ダイシング領域ＤＩＲをダイシングする際に、クラックが発生したとしても、そのクラックが、デバイス領域ＤＲＥおよび回路領域ＣＣＲへ進行するのを阻止することができる。
（変形例）
上述した固体撮像装置では、第１シールリング領域ＳＲＲ（第２シールリング領域ＬＲＲ）では、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）は、第７層部ＳＳ７（第７層部ＬＳ７）に繋がっている場合を例に挙げて説明した。ここでは、その変形例について説明する。
図４５および図４６に示すように、変形例に係る固体撮像装置では、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）は、第７層部ＳＳ７（第７層部ＬＳ７）とは繋がっておらず、第１シールリング領域ＳＲＲ（第２シールリング領域ＬＲＲ）におけるダイシング領域ＤＩＲ側に配置されている。パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）は、Ｙ方向に間隔を隔てて配置されている。そのＹ方向に間隔を隔てて配置されたパッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）は、Ｘ方向に間隔を隔てて少なくとも２列配置されている。
パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の幅Ｗ７は、接合パッドＳＰＤのサイズＷ１（Ｘ方向）を超えないように設定されている（幅Ｗ７≦サイズＷ１）。また、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）とパッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）との一方向（Ｘ軸方向）のピッチＰ５は、接合パッドＳＰＤ（接合パッドＬＰＤ）と接合パッドＳＰＤ（接合パッドＬＰＤ）との一方向（Ｘ軸方向）のピッチＰ１と同じか、ピッチＰ１よりも長く設定されている（ピッチＰ５≧ピッチＰ１）。
なお、これ以外の構成については、図３５および図３６に示す固体撮像装置の構成と同様なので、同一部材には同一符号を付し、必要である場合除きその説明を繰り返さないこととする。
変形例に係る固体撮像装置は、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）を形成するパターンを変えるだけで、図３５等に示す固体撮像装置の製造方法と同じ製造方法（シングルダマシン法）によって形成することができる。
上述した固体撮像装置では、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）は、第１シールリング領域ＳＲＲ（第２シールリング領域ＬＲＲ）におけるダイシング領域ＤＩＲ側に配置されている。このため、第１シールリングＳＬＲの第７層部ＳＳ７と第２シールリングＬＬＲの第７層部ＳＳ７との間には、第５層間絶縁膜第２部ＳＩ５Ｂおよび第５層間絶縁膜ＬＩ５Ｂが介在する。これにより、第１シールリングＳＬＲ（第２シールリングＬＬＲ）が位置する領域では、ディッシングが発生することはなくなる。その結果、センサ基板ＳＥＮとロジック基板ＬＧＣとを確実に接合させて、水分の浸入を阻止することができる。
また、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）は、第１シールリング領域ＳＲＲ（第２シールリング領域ＬＲＲ）におけるダイシング領域ＤＩＲ側に配置されている。しかも、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）は、第１シールリングＳＬＲ（第２シールリングＬＬＲ）が延在する方向と交差する方向には、必ずパッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）の部分が位置するように配置されている。これにより、ダイシング領域ＤＩＲをダイシングする際に、クラックが発生したとしても、そのクラックが、デバイス領域ＤＲＥおよび回路領域ＣＣＲへ進行するのを阻止することができる。
実施の形態４
実施の形態４に係る固体撮像装置の一例について説明する。図４７および図４８に示すように、デバイス領域ＤＲＥ（回路領域ＣＣＲ）では、接合パッドＳＰＤ（接合パッドＬＰＤ）が形成されている。
第１シールリング領域ＳＲＲでは、第１シールリング第１部ＳＦＲ、第１シールリング第２部ＳＳＲおよび第１シールリング第３部ＳＴＲのそれぞれは、第１層部ＳＳ１、第２層部ＳＳ２、第３層部ＳＳ３、第４層部ＳＳ４、第５層部ＳＳ５、第６層部ＳＳ６および第７層部ＳＳ７によって形成されている。
第２シールリング領域ＬＲＲでは、第２シールリング第１部ＬＦＲ、第２シールリング第２部ＬＳＲおよび第２シールリング第３部ＬＴＲのそれぞれは、第１層部ＬＳ１、第２層部ＬＳ２、第３層部ＬＳ３、第４層部ＬＳ４、第５層部ＬＳ５、第６層部ＬＳ６および第７層部ＬＳ７によって形成されている。
第１シールリングＳＬＲの第７層部ＳＳ７と第２シールリングＬＬＲの第７層部ＳＳ７との間には、第５層間絶縁膜第２部ＳＩ５Ｂおよび第５層間絶縁膜第２部ＬＩ５Ｂが介在する。第５層間絶縁膜第２部ＳＩ５Ｂの膜厚Ｔ１は、接合パッドＳＰＤの厚さに相当する。第５層間絶縁膜第２部ＬＩ５Ｂの膜厚Ｔ２は、接合パッドＬＰＤの厚さに相当する。
なお、これ以外の構成については、図３５および図３６に示す固体撮像装置の構成と同様なので、同一部材には同一符号を付し、必要である場合除きその説明を繰り返さないこととする。
上述した固体撮像装置は、パッド状部ＳＳ８Ｂ（パッド状部ＬＳ８Ｂ）を形成しなことを除いて、図３５等に示す固体撮像装置の製造方法と同じ製造方法（シングルダマシン法）によって形成することができる。
上述した固体撮像装置では、第１シールリング領域ＳＲＲには、第５層間絶縁膜第２部ＳＩ５Ｂが位置し、第２シールリング領域ＬＲＲには、第５層間絶縁膜ＬＩ５Ｂが位置する。これにより、第１シールリングＳＬＲ（第２シールリングＬＬＲ）が位置する領域では、ディッシングが発生することはなくなる。その結果、センサ基板ＳＥＮとロジック基板ＬＧＣとを確実に接合させて、接合面の接合強度を向上させることができる。
なお、各実施の形態では、固体撮像装置を例に挙げて説明したが、それぞれ所定の半導体素子等が形成された第１基板と第２基板とを接合させて所定の機能を実行する半導体装置にも適用することが可能である。また、各実施の形態において説明した固体撮像装置については、必要に応じて種々組み合わせることが可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
実施の形態１〜３は、以下の態様を含む。
（付記１）
互いに対向する第１主面および第２主面を有する第１基板と、
前記第１基板の前記第１主面に規定された第１領域と、
前記第１基板の前記第１主面に、前記第１領域を取り囲むように規定された第１シールリング領域と、
前記第１基板の前記第１主面上に形成され、平面視において前記第１領域を取り囲むように前記第１シールリング領域に配置された第１シールリングを含む第１構造体と、
互いに対向する第３主面および第４主面を有する第２基板と、
前記第２基板の前記第３主面に規定された第２領域と、
前記第２基板の前記第３主面に、前記第２領域を取り囲むように規定された第２シールリング領域と、
前記第２基板の前記第３主面上に形成され、平面視において前記第２領域を取り囲むように前記第２シールリング領域に配置された第２シールリングを含む第２構造体と
を備え、
前記第１シールリングと前記第２シールリングとが接合される態様で、前記第１構造体と前記第２構造体とが接合された、半導体装置。
実施の形態４は、以下の態様を含む。
（付記２）
互いに対向する第１主面および第２主面を有する第１基板における前記第１主面に、画素領域を含むデバイス領域および前記デバイス領域を取り囲む第１シールリング領域をそれぞれ規定する工程と、
前記第１基板における前記画素領域に、入射する光を光電変換することにより画素信号を生成する光電変換部を形成する工程と、
前記第１基板の前記第１主面上に、前記光電変換部と電気的に接続される第１配線構造および第１接合パッドを含む第１配線構造体を形成するとともに、前記第１シールリング領域に第１シールリングを形成する工程と、
互いに対向する第３主面および第４主面を有する第２基板における前記第３主面に、回路領域および前記回路領域を取り囲む第２シールリング領域をそれぞれ規定する工程と、
前記回路領域に、前記画素信号を処理する信号処理回路部を形成する工程と、
前記第２基板の前記第３主面上に、前記信号処理回路部に電気的に接続される第２配線構造および第２接合パッドを含む第２配線構造体を形成するとともに、前記第２シールリング領域に第２シールリングを形成する工程と、
前記第１接合パッドと前記第２接合パッドとを互いに接合する態様で、前記第１配線構造体と前記第２配線構造体とを接合する工程と
有し、
前記第１配線構造体を形成する工程は、
前記第１シールリングを覆うように第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜に第１パッド開口部を形成する工程と、
前記第１パッド開口部内に、前記第１接合パッドを形成する工程と
を備え、
前記第２配線構造体を形成する工程は、
前記第２シールリングを覆うように第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜に第２パッド開口部を形成する工程と、
前記第２パッド開口部内に、前記第２接合パッドを形成する工程と
を備え、
前記第１配線構造体と前記第２配線構造体とを接合する工程では、前記第１シールリングと前記第２シールリングとの間に、前記第１層間絶縁膜および前記第２層間絶縁膜が介在する態様で、前記第１配線構造体と前記第２配線構造体とが接合される、固体撮像装置の製造方法。
ＳＥＤ 固体撮像装置、ＳＥＮ センサー基板、ＤＲＥ デバイス領域、ＳＲＥ センサ領域、ＰＣＲ 周辺回路領域、ＤＩＲ ダイシング領域、ＦＳＢ 第１半導体基板、ＦＨ１ 第１主面、ＦＨ２ 第２主面、ＥＩ 素子分離絶縁膜、ＰＤ フォトダイオード、ＮＲ ｎ型領域、ＰＲ ｐ型領域、ＧＩＦ ゲート絶縁膜、ＴＧＥ ゲート電極、ＦＤＲ ソース・ドレイン拡散層、ＦＭＬ 第１配線構造体、ＳＩ１ 第１層間絶縁膜、ＳＣＶ コンタクトヴィア、ＳＩ２ 第２層間絶縁膜、ＳＭ１ 第１金属配線、ＳＩ３ 第３層間絶縁膜、ＳＶ１ 第１ヴィア、ＳＭ２ 第２金属配線、ＳＩ４ 第４層間絶縁膜、ＳＶ２ 第２ヴィア、ＳＭ３ 第３金属配線、ＳＩ５ 第５層間絶縁膜、ＳＶＨ パッド用ヴィアホール、ＳＰＨ パッド開口部、ＳＰＶ 接合パッド用ヴィア、ＳＰＤ 接合パッド、ＳＶＧ、ＳＰＧ シールリング開口部、ＳＩ５Ａ 第５層間絶縁膜第１部、ＳＩ５Ｂ 第５層間絶縁膜第２部、ＳＲＲ 第１シールリング領域、ＳＬＲ 第１シールリング、ＳＦＲ 第１シールリング第１部、ＳＳＲ 第１シールリング第２部、ＳＴＲ 第１シールリング第３部、ＳＳ１ 第１層部、ＳＳ２ 第２層部、ＳＳ３ 第３層部、ＳＳ４ 第４層部、ＳＳ５ 第５層部、ＳＳ６ 第６層部、ＳＳ７ 第７層部、ＳＳ８ 第８層部、ＳＳ８Ａ 壁状部、ＳＳ８Ｂ パッド状部、ＣＵＦ 銅膜、ＳＯＦ シリコン酸化膜、ＳＮＦ シリコン窒化膜、ＭＧＤ 金属グリッド、ＣＦＬ カラーフィルター、ＭＬＥ マイクロレンズ、ＳＷＦ サイドウォール絶縁膜、ＢＳ 接合面、Ａ 点線枠、ＬＧＣ ロジック基板、ＳＳＢ 第２半導体基板、ＳＨ１ 第１主面、ＳＨ２ 第２主面、ＣＣＲ 回路領域、ＥＩ 素子分離絶縁膜、ＧＥＬ ゲート電極、ＳＤＲ ソース・ドレイン拡散層、ＳＭＬ 第２配線構造体、ＬＩ１ 第１層間絶縁膜、ＬＣＶ コンタクトヴィア、ＬＩ２ 第２層間絶縁膜、ＬＭ１ 第１金属配線、ＬＩ３ 第３層間絶縁膜、ＬＶ１ 第１ヴィア、ＬＭ２ 第２金属配線、ＬＩ４ 第４層間絶縁膜、ＬＶ２ 第２ヴィア、ＬＭ３ 第３金属配線、ＬＩ５ 第５層間絶縁膜、ＬＶＨ パッド用ヴィアホール、ＬＰＨ パッド開口部、ＬＰＶ 接合パッド用ヴィア、ＬＰＤ 接合パッド、ＬＶＧ、ＬＰＧ シールリング開口部、ＬＩ５Ａ 第５層間絶縁膜第１部、ＬＩ５Ｂ 第５層間絶縁膜第２部、ＬＲＲ 第２シールリング領域、ＬＬＲ 第２シールリング、ＬＦＲ 第２シールリング第１部、ＬＳＲ 第２シールリング第２部、ＬＴＲ 第２シールリング第３部、ＬＳ１ 第１層部、ＬＳ２ 第２層部、ＬＳ３ 第３層部、ＬＳ４ 第４層部、ＬＳ５ 第５層部、ＬＳ６ 第６層部、ＬＳ７ 第７層部、ＬＳ８ 第８層部、ＬＳ８Ａ 壁状部、ＬＳ８Ｂ パッド状部。

Claims (18)

  1. 互いに対向する第１主面および第２主面を有する第１基板と、
    前記第１基板の前記第１主面に規定された、画素領域を含むデバイス領域と、
    前記第１基板の前記第１主面に、前記デバイス領域を取り囲むように規定された第１シールリング領域と、
    前記画素領域に形成され、入射する光を光電変換することにより画素信号を生成する光電変換部と、
    前記第１基板の前記第１主面上に形成され、平面視において前記デバイス領域を取り囲むように前記第１シールリング領域に配置された第１シールリングを含む第１配線構造体と、
    互いに対向する第３主面および第４主面を有する第２基板と、
    前記第２基板の前記第３主面に規定された回路領域と、
    前記第２基板の前記第３主面に、前記回路領域を取り囲むように規定された第２シールリング領域と、
    前記回路領域に形成され、前記画素信号を処理する信号処理回路部と、
    前記第２基板の前記第３主面上に形成され、平面視において前記回路領域を取り囲むように前記第２シールリング領域に配置された第２シールリングを含む第２配線構造体と
    を備え、
    前記第１シールリングと前記第２シールリングとが接合される態様で、前記第１配線構造体と前記第２配線構造体とが接合された、固体撮像装置。
  2. 前記光電変換部では、前記第１基板における前記第２主面から入射する光が光電変換され、
    平面視において前記デバイス領域内に位置する前記第１配線構造体の部分では、第１接合パッドが配置され、
    平面視において前記回路領域内に位置する前記第２配線構造体の部分では、第２接合パッドが配置され、
    前記第１接合パッドと前記第２接合パッドとが接合することによって、前記光電変換部と前記信号処理回路部とが電気的に接続されて、前記画素信号が前記信号処理回路部へ送られる、請求項１記載の固体撮像装置。
  3. 前記第１シールリングは、第１シールリング第１部を含み、
    前記第１シールリング第１部は、前記第２シールリングと接合される第１シールリング第１接合部を含み、
    前記第１シールリング第１接合部は第１幅を有し、
    前記第１接合パッドは第１サイズを有し、
    前記第１幅は、前記第１サイズを超えないように設定された、請求項２記載の固体撮像装置。
  4. 前記第１シールリングは、
    第１シールリング第２部と、
    前記第１シールリング第２部を取り囲むように配置された第１シールリング第３部と
    を含み、
    前記第１シールリング第２部は、前記第２シールリングと接合される第１シールリング第２接合部を含み、
    前記第１シールリング第３部は、前記第２シールリングと接合される第１シールリング第３接合部を含み、
    前記第１接合パッドは、第１接合パッド第１部および第１接合パッド第２部を含み、
    前記第１シールリング第２接合部と前記第１シールリング第３接合部とは、第１方向に第１間隔を隔てて配置され、
    前記第１接合パッド第１部と前記第１接合パッド第２部とは、前記第１方向に第１ピッチをもって配置され、
    前記第１間隔は、前記第１ピッチ以上に設定された、請求項２記載の固体撮像装置。
  5. 前記第１シールリングは、
    第１シールリング第４部と、
    前記第１シールリング第４部を取り囲むように配置された第１シールリング第５部と、
    前記第１シールリング第５部を取り囲むように配置された第１シールリング第６部と
    を含み、
    前記第１シールリング第４部は、前記第２シールリングと接合される第１シールリング第４接合部を含み、
    前記第１シールリング第５部は、前記第２シールリングと接合される第１シールリング第５接合部を含み、
    前記第１シールリング第６部は、前記第２シールリングと接合される第１シールリング第６接合部を含み、
    前記第１シールリング第４接合部は第２幅を有し、
    前記第１シールリング第５接合部は第３幅を有し、
    前記第１シールリング第６接合部は第４幅を有し、
    前記第３幅は、前記第２幅および前記第４幅のそれぞれを超えないように設定された、請求項２記載の固体撮像装置。
  6. 前記第１シールリングは、第１シールリング第７部を含み、
    前記第１シールリング第７部は、前記第２シールリングと接合される第１シールリング第７接合部を含み、
    前記第１シールリング第７接合部は、
    第５幅を有して延在する第１壁状部と、
    前記第１壁状部に配置され、前記第５幅よりも大きい第２サイズを有する第１パッド状部と
    を含む、請求項２記載の固体撮像装置。
  7. 前記第１接合パッドは第３サイズを有し、
    前記第１パッド状部の前記第２サイズは、前記第３サイズを超えないように設定された、請求項６記載の固体撮像装置。
  8. 前記第１パッド状部の形状は、前記第１接合パッドの形状の相似形に設定された、請求項６記載の固体撮像装置。
  9. 前記第１シールリングは、
    第１シールリング第８部と、
    前記第１シールリング第８部を取り囲むように配置された第１シールリング第９部と
    を含み、
    前記第１シールリング第８部は、前記第２シールリングと接合される第１シールリング第８接合部を含み、
    前記第１シールリング第９部は、前記第２シールリングと接合される第１シールリング第９接合部を含み、
    前記第１シールリング第８接合部は、
    壁状に延在する第２壁状部と、
    前記第２壁状部に配置された第２パッド状部と
    を含み、
    前記第１シールリング第９接合部は、
    壁状に延在する第３壁状部と、
    前記第３壁状部に配置された第３パッド状部と
    を含み、
    前記第１接合パッドは、第１接合パッド第３部および第１接合パッド第４部を含み、
    前記第２パッド状部と前記第３パッド状部とは、第２方向に第３ピッチをもって配置され、
    前記第１接合パッド第３部と前記第１接合パッド第４部とは、前記第２方向に第４ピッチをもって配置され、
    前記第３ピッチは、前記第４ピッチ以上に設定された、請求項２記載の固体撮像装置。
  10. 前記第１シールリングは、第１シールリング第１０部を含み、
    前記第１シールリング第１０部は、前記第２シールリングと接合される第１シールリング第１０接合部を含み、
    前記第１シールリング第１０部は、
    前記第１シールリング第１０接合部としての第４パッド状部と、
    壁状に延在する第４壁状部と
    を含み、
    前記第１配線構造体と前記第２配線構造体とが接合された接合面と、前記第４壁状部とは、前記第４パッド状部の厚さに相当する距離を隔てられた、請求項２記載の固体撮像装置。
  11. 前記第４パッド状部と前記第４壁状部とは繋がっている、請求項１０記載の固体撮像装置。
  12. 前記第１基板では、前記デバイス領域に対してダイシング領域が規定され、
    前記第４パッド状部は、平面視的に、前記第４壁状部に対して前記ダイシング領域側に配置された、請求項１０記載の固体撮像装置。
  13. 互いに対向する第１主面および第２主面を有する第１基板と、
    前記第１基板の前記第１主面に規定された、画素領域を含むデバイス領域と、
    前記第１基板の前記第１主面に、前記画素領域を取り囲むように規定された第１シールリング領域と、
    前記画素領域に形成され、入射する光を光電変換することにより画素信号を生成する光電変換部と、
    前記第１基板の前記第１主面上に形成され、平面視において前記デバイス領域内に配置された第１接合パッド、および、平面視において前記デバイス領域を取り囲むように前記第１シールリング領域に配置された第１シールリングを含む第１配線構造体と、
    互いに対向する第３主面および第４主面を有する第２基板と、
    前記第２基板の前記第３主面に規定された回路領域と、
    前記第２基板の前記第３主面に、前記回路領域を取り囲むように規定された第２シールリング領域と、
    前記回路領域に形成され、前記画素信号を処理する信号処理回路部と、
    前記第２基板の前記第３主面上に形成され、平面視において前記回路領域内に配置された第２接合パッド、および、平面視において前記回路領域を取り囲むように前記第２シールリング領域に配置された第２シールリングを含む第２配線構造体と
    を備え、
    前記第１接合パッドと前記第２接合パッドとが接合される態様で、前記第１配線構造体と前記第２配線構造体とが接合され、
    前記第１配線構造体と前記第２配線構造体とが接合された接合面と、前記第１シールリングとは、前記第１接合パッドの厚さに相当する距離を隔てられ、
    前記接合面と前記第２シールリングとは、前記第２接合パッドの厚さに相当する距離を隔てられた、固体撮像装置。
  14. 互いに対向する第１主面および第２主面を有する第１基板における前記第１主面に、画素領域を含むデバイス領域および前記デバイス領域を取り囲む第１シールリング領域をそれぞれ規定する工程と、
    前記第１基板における前記画素領域に、入射する光を光電変換することにより画素信号を生成する光電変換部を形成する工程と、
    前記第１基板の前記第１主面上に、前記光電変換部と電気的に接続される第１配線構造を含む第１配線構造体を形成する工程と、
    互いに対向する第３主面および第４主面を有する第２基板における前記第３主面に、回路領域および前記回路領域を取り囲む第２シールリング領域をそれぞれ規定する工程と、
    前記回路領域に、前記画素信号を処理する信号処理回路部を形成する工程と、
    前記第２基板の前記第３主面上に、前記信号処理回路部に電気的に接続される第２配線構造を含む第２配線構造体を形成する工程と、
    前記第１配線構造体と前記第２配線構造体とを接合する工程と
    有し、
    前記第１配線構造体を形成する工程は、前記第１配線構造を形成する工程と同時に、前記第１シールリング領域に第１シールリングを形成する工程を備え、
    前記第２配線構造体を形成する工程は、前記第２配線構造を形成する工程と同時に、前記第２シールリング領域に第２シールリングを形成する工程を備え、
    前記第１配線構造体と前記第２配線構造体とを接合する工程では、前記第１シールリングと前記第２シールリングとを互いに接合する態様で、前記第１配線構造体と前記第２配線構造体とが接合される、固体撮像装置の製造方法。
  15. 前記第１配線構造体を形成する工程は、
    前記第１基板の前記第１主面を覆うように、第１層間絶縁膜を形成する工程と、
    前記第１層間絶縁膜における前記デバイス領域内に第１パッド開口部を形成するとともに、前記第１シールリング領域内にシールリング開口部を形成する工程と、
    前記第１パッド開口部および前記シールリング開口部を埋め込むように金属膜を形成する工程と、
    前記金属膜に化学的機械研磨処理を行うことにより、前記第１パッド開口部内に第１接合パッドを形成するとともに、前記シールリング開口部内に第１シールリング接合部を形成する工程と
    を含む、請求項１４記載の固体撮像装置の製造方法。
  16. 前記シールリング開口部を形成する工程は、
    第１幅を有するシールリング開口部第１部と、
    前記シールリング開口部第１部を取り囲む、第２幅を有するシールリング開口部第２部と、
    前記シールリング開口部第２部を取り囲む、第３幅を有するシールリング開口部第３部と
    を形成する工程を含み、
    前記第１シールリング接合部を形成する工程では、
    前記第１幅を有する第１シールリング第１接合部と、
    前記第２幅を有する第１シールリング第２接合部と、
    前記第３幅を有する第２シールリング第３接合部と
    を形成する工程を含む、請求項１５記載の固体撮像装置の製造方法。
  17. 前記シールリング開口部を形成する工程では、前記シールリング開口部第１部、前記シールリング開口部第２部および前記シールリング開口部第３部は、前記第２幅が前記第１幅および前記第３幅を超えないように、形成される、請求項１６記載の固体撮像装置の製造方法。
  18. 前記第１配線構造体を形成する工程では、
    前記第１シールリング領域において、単位面積に対する前記第１シールリングが占める面積の割合をパターン密度とし、
    前記第１シールリング領域において、内周側に位置する内周側領域における前記パターン密度を第１パターン密度とし、
    前記第１シールリング領域において、外周側に位置する外周側領域における前記パターン密度を第２パターン密度とし、
    前記第１シールリング領域において、前記内周側領域と前記外周側領域との間に位置する中間領域における前記パターン密度を第３パターン密度とすると、
    前記第３パターン密度は、前記第１パターン密度および前記第２パターン密度よりも低く設定された、請求項１４記載の固体撮像装置の製造方法。
JP2018037439A 2018-03-02 2018-03-02 固体撮像装置およびその製造方法 Pending JP2019153675A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018037439A JP2019153675A (ja) 2018-03-02 2018-03-02 固体撮像装置およびその製造方法
US16/278,941 US10978505B2 (en) 2018-03-02 2019-02-19 Solid-state imaging device including a sensor substrate and a logic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018037439A JP2019153675A (ja) 2018-03-02 2018-03-02 固体撮像装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2019153675A true JP2019153675A (ja) 2019-09-12

Family

ID=67768758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018037439A Pending JP2019153675A (ja) 2018-03-02 2018-03-02 固体撮像装置およびその製造方法

Country Status (2)

Country Link
US (1) US10978505B2 (ja)
JP (1) JP2019153675A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322441B2 (en) 2020-03-17 2022-05-03 Kioxia Corporation Semiconductor storage device including a memory cell array and manufacturing method of the same
JP7353121B2 (ja) 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7273488B2 (ja) * 2018-12-04 2023-05-15 ソニーセミコンダクタソリューションズ株式会社 半導体装置、及び電子機器
DE102020116671A1 (de) * 2020-06-24 2021-12-30 Nanowired Gmbh Waferbonding
US11658152B1 (en) * 2021-11-05 2023-05-23 Nanya Technology Corporation Die bonding structure, stack structure, and method of forming die bonding structure
CN117457650B (zh) * 2023-12-21 2024-04-05 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532867B2 (ja) 2009-11-30 2014-06-25 ソニー株式会社 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
CN111883501A (zh) * 2015-05-18 2020-11-03 索尼公司 半导体装置和成像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7353121B2 (ja) 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
US11322441B2 (en) 2020-03-17 2022-05-03 Kioxia Corporation Semiconductor storage device including a memory cell array and manufacturing method of the same

Also Published As

Publication number Publication date
US20190273108A1 (en) 2019-09-05
US10978505B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
JP2019153675A (ja) 固体撮像装置およびその製造方法
US11923279B2 (en) Semiconductor device
KR102418161B1 (ko) 하이브리드 본딩된 구조물
US10734429B2 (en) Pad structure for backside illuminated (BSI) image sensors
KR100610481B1 (ko) 수광영역을 넓힌 이미지센서 및 그 제조 방법
JP5517800B2 (ja) 固体撮像装置用の部材および固体撮像装置の製造方法
KR101519313B1 (ko) 이동가능한 재배치층을 이용하여 재배치된 웨이퍼의 제조방법
US6031293A (en) Package-free bonding pad structure
US9324744B2 (en) Solid-state image sensor having a trench and method of manufacturing the same
TW201419482A (zh) 用於具有堆疊裝置晶圓之積體電路系統之晶粒密封環
CN103426892A (zh) 垂直集成的图像传感器芯片及其形成方法
TWI732269B (zh) 用於改善接合性的墊結構及其形成方法
JP2022132369A (ja) 固体撮像装置
JP2018092991A (ja) 半導体装置、電子機器、半導体装置の製造方法、ウエハ、ウエハの製造方法
JP7277248B2 (ja) 半導体装置及びその製造方法
JP2013247139A (ja) 半導体装置及びその製造方法
JP5489512B2 (ja) 半導体装置の製造方法
KR102051167B1 (ko) 고체 촬상 장치의 제조 방법 및 고체 촬상 장치
CN113611685A (zh) 半导体封装结构及其制备方法
JP6095904B2 (ja) 固体撮像装置の製造方法及び固体撮像装置
TW202107577A (zh) 半導體封裝結構及其製造方法
JP2024031790A (ja) 積層型ｃｍｏｓイメージセンサ
CN117352466A (zh) 半导体结构
CN117677205A (zh) 半导体结构的制造方法、半导体结构和半导体器件