KR102051167B1 - 고체 촬상 장치의 제조 방법 및 고체 촬상 장치 - Google Patents

고체 촬상 장치의 제조 방법 및 고체 촬상 장치 Download PDF

Info

Publication number
KR102051167B1
KR102051167B1 KR1020147029930A KR20147029930A KR102051167B1 KR 102051167 B1 KR102051167 B1 KR 102051167B1 KR 1020147029930 A KR1020147029930 A KR 1020147029930A KR 20147029930 A KR20147029930 A KR 20147029930A KR 102051167 B1 KR102051167 B1 KR 102051167B1
Authority
KR
South Korea
Prior art keywords
hole
ball
electrode
imaging device
main surface
Prior art date
Application number
KR1020147029930A
Other languages
English (en)
Other versions
KR20150032658A (ko
Inventor
야스히토 요네타
료토 다키사와
신고 이시하라
히사노리 스즈키
마사하루 무라마츠
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20150032658A publication Critical patent/KR20150032658A/ko
Application granted granted Critical
Publication of KR102051167B1 publication Critical patent/KR102051167B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

용이하게 제조할 수 있고 또한 제품으로서 뛰어난 신뢰성을 가지는 고체 촬상 장치의 제조 방법을 제공한다.
고체 촬상 장치(1A)의 제조 방법은, 에너지선이 입사되는 주면 S1과, 주면 S1에 대향함과 아울러 전극(14)이 배치된 주면 S2와, 입사된 에너지선을 광전 변환하여 신호 전하를 생성하는 광전 변환부(11)를 포함하는 촬상 소자(10)를 준비하는 제1 공정과, 두께 방향으로 연장되는 관통공(23)이 마련됨과 아울러 서로 대향하는 주면 S3, S4를 가지는 지지 기판(20)을 준비하는 제2 공정과, 주면 S2와 주면 S3이 대향하면서 또한 관통공(23)으로부터 전극(14)이 노출되도록 촬상 소자(10)와 지지 기판(20)을 위치 맞춤하여, 촬상 소자(10)와 지지 기판(20)을 접합하는 제3 공정과, 제3 공정 후에, 도전성을 가지는 볼모양 부재(30)를, 관통공(23) 내에 배치함과 아울러 전극(14)에 전기적으로 접속하는 제4 공정을 가진다.

Description

고체 촬상 장치의 제조 방법 및 고체 촬상 장치{MANUFACTURING METHOD FOR SOLID-STATE IMAGING DEVICE AND SOLID-STATE IMAGING DEVICE}
본 발명은 고체 촬상 장치의 제조 방법 및 고체 촬상 장치에 관한 것이다.
특허 문헌 1은 CMOS 이미지 센서(이하, 「센서」라고 함)를 이용한 이면(裏面) 조사형 고체 촬상 장치를 개시하고 있다. 이 고체 촬상 장치는, 한쌍의 대향하는 주면(主面)을 가지는 지지 기판과, 지지 기판의 한쪽 주면상에 마련된 센서를 구비한다. 지지 기판은, 그 두께 방향으로 연장됨과 아울러 지지 기판을 관통하는 관통 전극을 가진다. 관통 전극의 일단부는, 센서의 전극과 전기적으로 접속된다. 관통 전극의 타단부는, 지지 기판의 다른 쪽 주면으로 노출되어 있다. 신호 처리를 위한 IC 칩에 고체 촬상 장치가 탑재된 상태에서, 관통 전극의 타단부는, 범프 전극을 통해서 IC 칩의 전극과 전기적으로 접속된다.
상기의 고체 촬상 장치의 제조 방법은, 센서를 지지 기판에 접합(接合)하는 공정과, 지지 기판의 다른 쪽 주면에 레지스터 패턴을 형성하는 공정과, 당해 다른 쪽 주면측으로부터 지지 기판을 에칭하여 관통공을 형성하는 공정과, 당해 관통공 내에 금속을 충전하여 관통 전극을 형성하는 공정을 포함한다.
특허 문헌 1: 일본국 특개 2007－13089호
이면 조사형의 상기 고체 촬상 장치에서는, 각종 에너지선(예를 들면, 광, 자외선, 전자선, 방사선, 하전(荷電) 입자선(粒子線) 등)이 이면으로부터 센서에 입사되므로, 센서를 가능한 한 박형화(薄型化)하여 수광 감도를 높일 필요가 있다. 그렇지만, 박형화에 수반하여 센서의 기계적 강도가 저하해 버려, 센서의 취급이 곤란하게 되어 버린다.
센서의 기계적 강도를 확보하기 위해서, 센서의 수광 부분을 부분적으로 박형화하여, 수광 부분을 둘러싸는 외연 부분을 두껍게 하는 것도 생각할 수 있다. 그렇지만, 외연 부분의 존재에 의해 센서의 면적에 대한 수광 부분의 면적이 상대적으로 작아지기 때문에, 센서의 단위 면적당 수광 효율이 저하해 버린다. 센서의 기계적 강도를 확보하면서, 센서의 전면(全面)을 박형화하여 수광 효율을 높이기 위해서, 상기 고체 촬상 장치에서는, 센서를 개별 구성(單體)으로 이용하지 않고 지지 기판과 접합하고 있다.
상기 고체 촬상 장치에서는, 관통 전극을 이용하여 센서와 IC 칩이 전기적으로 접속되어 있다. 그 때문에, 와이어 본딩에 의한 센서와 IC 칩의 전기적인 접속이 필요 없게 되어, 소형화가 도모된다.
그렇지만, 센서와 지지 기판을 접합한 후에 지지 기판에 관통공을 마련하는 것은, 기술적인 난이도가 높고, 수율이 저하될 수 있다.
본 발명의 목적은, 용이하게 제조를 행할 수 있는 고체 촬상 장치의 제조 방법 및 고체 촬상 장치를 제공하는 것에 있다.
본 발명의 1 측면에 따른 고체 촬상 장치의 제조 방법은, 에너지선이 입사되는 제1 주면과, 제1 주면에 대향함과 아울러 전극이 배치된 제2 주면과, 입사된 에너지선을 광전 변환하여 신호 전하를 생성하는 광전 변환부를 포함하는 촬상 소자를 준비하는 제1 공정과, 두께 방향으로 연장되는 관통공이 마련됨과 아울러 서로 대향하는 제3 및 제4 주면을 가지는 지지 기판을 준비하는 제2 공정과, 제2 주면과 제3 주면이 대향하면서 또한 관통공으로부터 전극이 노출되도록 촬상 소자와 지지 기판을 위치 맞춤하여, 촬상 소자와 지지 기판을 접합하는 제3 공정과, 제3 공정 후에, 도전성을 가지는 볼모양 부재를, 관통공 내에 배치함과 아울러 전극에 전기적으로 접속하는 제4 공정을 가진다.
본 발명의 1 측면에 따른 고체 촬상 장치의 제조 방법에서는, 촬상 소자에 접합된 지지 기판의 관통공 내에 볼모양 부재가 배치되고, 볼모양 부재와 전극이 전기적으로 접속되어 있다. 그 때문에, 고체 촬상 장치를 제조할 때에, 전기적인 접속 공정이 용이하다. 따라서 고체 촬상 장치를 용이하게 제조할 수 있어, 수율의 향상이 도모된다.
제3 공정 후이면서 또한 제4 공정의 전에 전극에 도금막을 형성해도 좋다. 이 경우, 볼모양 부재가 도금막을 통해서 보다 확실히 전극에 접속된다.
관통공은 제3 주면에서부터 제4 주면으로 갈수록 지름이 확대되고 있어도 좋다. 이 경우, 제3 공정에 있어서, 볼모양 부재를 관통공 내에 배치하기 쉬워진다.
지지 기판에는, 하나의 관통공에 대해서 복수의 전극이 대응하도록, 적어도 하나의 관통공이 마련되어 있고, 제3 공정에서는, 하나의 관통공으로부터 복수의 전극이 노출되도록, 촬상 소자와 지지 기판이 위치 맞춤되고, 제4 공정에서는, 전극의 각각에 볼모양 부재가 한 개씩 전기적으로 접합되어도 좋다.
지지 기판에는, 하나의 관통공에 대해서 하나의 전극이 대응하도록, 적어도 하나의 관통공이 마련되어 있고, 제3 공정에서는, 하나의 관통공으로부터 하나의 전극이 노출되도록, 촬상 소자와 지지 기판이 위치 맞춤되고, 제4 공정에서는, 전극의 각각에 볼모양 부재가 한 개씩 전기적으로 접합되어도 좋다. 이 경우, 관통공 내에 볼모양 부재를 한 개씩 배치하는 것만으로, 볼모양 부재와 전극의 대응 지음을 간단하게 행할 수 있다.
관통공 내에 수지 재료가 배치되어 있어도 좋다. 이 경우, 볼모양 부재를 수지 재료에 의해서 관통공 내에 확실히 고정할 수 있다.
제1 공정에서 준비된 촬상 소자의 전극 및 제2 주면은, 평탄화막에 의해서 덮여 있고, 제3 공정 후이면서 또한 제4 공정의 전에, 전극의 표면 중 적어도 일부가 노출되도록 평탄화막의 일부를 제거해도 좋다. 이 경우, 촬상 소자의 표면이 평탄화막에 의해 평탄화되므로, 촬상 소자와 지지 기판의 접합이 보다 확실하게 된다.
본 발명의 다른 측면에 따른 고체 촬상 장치는, 에너지선이 입사되는 제1 주면과, 제1 주면에 대향함과 아울러 전극이 배치된 제2 주면과, 입사된 에너지선을 광전 변환하여 신호 전하를 생성하는 광전 변환부를 포함하는 촬상 소자와, 두께 방향으로 연장되는 관통공이 마련됨과 아울러 서로 대향하는 제3 및 제4 주면을 가지고, 제3 주면이 제2 주면과 대향하면서 또한 관통공으로부터 전극이 노출되도록 촬상 소자와 접합된 지지 기판과, 관통공 내에 배치됨과 아울러 전극과 전기적으로 접속된 도전성을 가지는 볼모양 부재를 구비한다.
본 발명의 다른 측면에 따른 고체 촬상 장치는, 촬상 소자에 접합된 지지 기판의 관통공 내에 볼모양 부재를 배치하고, 볼모양 부재와 전극을 전기적으로 접속함으로써 제조된다. 그 때문에, 고체 촬상 장치를 제조할 때에, 전기적인 접속 공정이 용이하다.
전극에 도금막이 형성되어 있어도 좋다. 이 경우, 볼모양 부재가 도금막을 통해서 보다 확실히 전극에 접속된다.
관통공은 제3 주면에서부터 제4 주면으로 갈수록 지름이 확대되고 있어도 좋다. 이 경우, 고체 촬상 장치의 제조시에, 볼모양 부재를 관통공 내에 배치하기 쉬워진다.
지지 기판에는, 하나의 관통공으로부터 복수의 전극이 노출되도록, 적어도 하나의 관통공이 마련되어 있고, 각 전극에 볼모양 부재가 한 개씩 전기적으로 접합되어 있어도 좋다.
지지 기판에는, 하나의 관통공으로부터 하나의 전극이 노출되도록, 적어도 하나의 관통공이 마련되어 있고, 각 전극에 볼모양 부재가 한 개씩 전기적으로 접합되어 있어도 좋다. 이 경우, 관통공 내에 볼모양 부재를 한 개씩 배치하는 것만으로, 볼모양 부재와 전극의 대응 지음을 간단하게 행할 수 있다.
관통공 내에 수지 재료가 배치되어 있어도 좋다. 이 경우, 볼모양 부재를 수지 재료에 의해서 관통공 내에 확실히 고정할 수 있다.
제2 주면을 덮는 평탄화막을 추가로 구비하고, 전극의 표면 중 적어도 일부는 평탄화막으로부터 노출되어 있어도 좋다. 이 경우, 촬상 소자의 표면이 평탄화막에 의해 평탄화되므로, 촬상 소자와 지지 기판의 접합이 보다 확실하게 된다.
본 발명의 여러 가지의 측면에 의하면, 용이하게 제조를 행할 수 있는 고체 촬상 장치의 제조 방법 및 고체 촬상 장치를 제공할 수 있다.
도 1 (a)는 제1 실시 형태에 따른 전자 부품의 상면도이고, 도 1 (b)는 도 1 (a)의 B－B선 단면도이다.
도 2는 제1 실시 형태에 따른 전자 부품의 단면도로서, 도 1 (b)를 확대하여 보다 상세하게 나타낸 도면이다.
도 3은 도 2의 III－III선 단면도이다.
도 4 (a)는 제1 실시 형태에 따른 고체 촬상 장치를 지지 기판측에서 본 모습을 나타낸 도면이고, 도 4 (b)는 도 4 (a)에 있어서는 땜납 볼을 제거한 상태를 나타낸 도면이다.
도 5는 제1 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
도 6은 제1 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
도 7은 도 6의 VII－VII선 단면도이다.
도 8은 제1 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
도 9는 제1 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
도 10은 제1 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
도 11은 제1 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
도 12는 제1 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
도 13은 제1 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
도 14 (a)는 제2 실시 형태에 따른 전자 부품의 상면도이고, 도 14 (b)는 도 14 (a)의 B－B선 단면도이다.
도 15는 제2 실시 형태에 따른 전자 부품의 단면도이고, 도 14 (b)를 확대하여 보다 상세하게 나타낸 도면이다.
도 16 (a)는 제2 실시 형태에 따른 고체 촬상 장치를 지지 기판측에서 본 모습을 나타낸 도면이고, 도 16 (b)는 도 16 (a)에 있어서는 땜납 볼을 제거한 상태를 나타낸 도면이다.
도 17은 제2 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
도 18은 제2 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
도 19는 제2 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
도 20은 제2 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
도 21은 제2 실시 형태에 따른 고체 촬상 장치를 제조하기 위한 일 공정을 나타낸 도면이다.
본 발명의 실시 형태에 대해서, 도면을 참조하여 설명한다. 또한, 설명에 있어서, 동일 요소 또는 동일 기능을 가지는 요소에는 동일 부호를 이용하는 것으로 하고, 중복하는 설명은 생략한다.
［제1 실시 형태］
도 1~도 4를 참조하여, 제1 실시 형태에 따른 고체 촬상 장치(1A)가 IC 칩(2)에 탑재된 전자 부품(3)의 구성에 대해 설명한다. 고체 촬상 장치(1A)는, 도 1에 도시된 바와 같이, CCD 타입의 이면 조사형 촬상 소자(10)와, 촬상 소자(10)를 지지하는 지지 기판(20)과, 복수의 볼모양 부재(30)를 구비한다.
촬상 소자(10)는, 도 2에 도시된 바와 같이, 소자 본체(11)와, AR 코트(12)와, 배선(13)과, 복수의 전극(14)과, 도금막(15)을 가진다. 소자 본체(11)는 p형 반도체층(11a)과, n형 반도체층(11b)과, p＋형 반도체층(11c)과, 절연층(11d)과, 전극막(11e)과, 층간 절연층(11f)을 포함한다.
p형 반도체층(11a)은 다른 부분보다도 두께가 두꺼운 돌출부를 가진다. n형 반도체층(11b)은 당해 돌출부상에 있어서 소정 두께로 형성되어 있다. p형 반도체층(11a)과 n형 반도체층(11b)의 계면(界面)에 있어서 PN 접합이 형성된다. 당해 계면의 근방이 광전(光電) 변환부로서 기능하여, 당해 계면에 입사된 각종 에너지선(예를 들면, 광, 자외선, 전자선, 방사선, 또는 하전 입자선 등)을 광전 변환하여 신호 전하를 생성한다.
p＋형 반도체층(11c)은 n형 반도체층(11b)의 주면은 덮지 않지만, n형 반도체층(11b)의 측면과 p형 반도체층(11a)의 표면을 덮도록 배치되어 있다. 절연층(11d)은, n형 반도체층(11b)의 주면과 p＋형 반도체층(11c)의 표면을 덮도록 배치되어 있다. 절연층(11d)은, 예를 들면 SiO2 등에 의해서 구성된다. 절연층(11d) 중 n형 반도체층(11b)의 주면을 덮고 있는 부분의 두께는, 절연층(11d) 중 p＋형 반도체층(11c)의 표면을 덮고 있는 부분의 두께보다도 작다.
전극막(11e)은, 도 2에 도시된 바와 같이, 절연층(11d)의 얇은 부분과 그 근방을 덮도록 연장되는 띠 모양 막이다. 전극막(11e)은, 도 3에 도시된 바와 같이, 촬상 소자(10)의 폭방향으로 복수 개 늘어서 있다. 서로 이웃하는 전극막(11e)은, 절연막에 의해 서로 절연되어 있고, 촬상 소자(10)의 두께 방향에서 보아서 단부끼리가 서로 겹쳐 있다. 전극막(11e)은, 예를 들면 poly－Si에 의해서 구성된다. 층간 절연층(11f)은 전극막(11e) 및 절연층(11d)을 덮도록 배치되어 있다. 층간 절연층(11f)은, 예를 들면 붕소인 규산염 유리층(BPSG：Boronphosphosilicate Glass) 등에 의해 구성된다.
AR 코트(12)는, 소정의 파장 대역 내에 있는 광의 반사를 방지하는 기능을 가진다. AR 코트(12)는, 예를 들면 SiO2 또는 SiN 등에 의해서 구성되어 있다. AR 코트(12)는 p형 반도체층(11a)의 표면에 형성되어 있다. 배선(13) 및 복수의 전극(14)은, 층간 절연층(11f)의 표면(광전 변환부(11)의 주면 S2)에 패터닝되어 있다. 배선(13) 및 전극(14)은, 예를 들면 Al 등에 의해서 구성된다. 배선(13) 및 전극(14)의 두께는, 예를 들면 0.1㎛~1㎛ 정도로 설정된다.
도 4 (b)에 도시된 바와 같이, 주면 S1, S2의 대향 방향에서 보아서, 광검출 영역 A1의 양측에 복수의 전극(14)(본 실시 형태에서는 5개의 전극(14))이 각각 일렬씩 늘어서 있다. 도금막(15)은, 본 실시 형태에 있어서, 전극(14)에 있어서의 주면의 일부에 형성되어 있다. 도금막(15)은, 예를 들면 Au, 또는 Ni 등에 의해서 구성된다.
상기의 구성을 가지는 촬상 소자(10)에 있어서는, p형 반도체층(11a)과, n형 반도체층(11b)과, 절연층(11d)과, 전극막(11e)이 적층되어 있는 영역이 광검출 영역 A1로서 기능하고, 다른 영역이 배선 영역 A2로서 기능한다. 촬상 소자(10)에 있어서의 AR 코트(12)측의 표면은, 에너지선이 입사되는 주면 S1로서 기능한다. 촬상 소자(10)에 있어서의 층간 절연층(11f)측의 표면은, 지지 기판(20)을 향하는 주면 S2로서 기능한다.
평탄화막(16)은, 도 2에 도시된 바와 같이, 촬상 소자(10)의 주면 S2상에 마련되어 있다. 평탄화막(16)은, 도금막(15)의 주면은 노출되는 반면, 층간 절연층(11f), 배선(13) 및 복수의 전극(14)을 덮도록 배치되어 있다. 그 때문에, 배선(13) 및 전극(14)의 존재에 의해 요철 모양으로 되어 있는 층간 절연층(11f)의 표면이, 평탄화막(16)에 의해 평탄화된다. 평탄화막(16)은, 예를 들면 TEOS(테트라에톡시실란(tetraethoxysilane)) 등에 의해 구성된다.
지지 기판(20)은, 도 1에 도시된 바와 같이, 평탄화막(16)을 통해서 촬상 소자(10)와 접합되어 있다. 지지 기판(20)은, 도 2에 도시된 바와 같이, 기판(21)과, 기판(21)의 표면 전체를 덮는 절연막(22)을 가진다. 기판(21)은, 예를 들면 Si에 의해서 구성된다. 절연막(22)은, 예를 들면 열산화 등에 의해서 형성된 산화막에 의해서 구성된다.
지지 기판(20)에는, 그 두께 방향으로 연장되는 관통공(23)이 본 실시 형태에 있어서 2개 마련되어 있다. 관통공(23)은, 도 1 (a) 및 도 4에 도시된 바와 같이, 주면 S1, S2의 대향 방향에서 보아서 광검출 영역 A1의 양측에 한 개씩 배치되어 있다. 각 관통공(23)에서는, 복수의 도금막(15)(본 실시 형태에서는 5개의 도금막(15))이 노출되어 있다. 기판(21)의 표면과 마찬가지로, 각 관통공(23)도 절연막(22)에 의해서 덮여 있다. 즉, 지지 기판(20)에는, 그 두께 방향으로 연장되면서 또한 내벽면이 절연막에 의해서 덮인 관통공(23)이 마련되어 있다.
각 관통공(23)은, 도 1 (b) 및 도 2에 도시된 바와 같이, 지지 기판의 한쪽 주면 S3에서부터 다른 쪽 주면 S4로 갈수록 지름이 확대되고 있다. 즉, 각 관통공(23)의 내벽면은 테이퍼 모양을 나타낸다. 관통공(23)에 있어서의 주면 S3측 및 주면 S4측은, 모두 직사각형 모양을 나타낸다. 관통공(23)의 개구폭은, 제1 실시 형태에 있어서, 볼모양 부재(30)의 직경과 동일한 정도 이상의 크기가 되도록 설정된다.
볼모양 부재(30)는 도전성을 가지는 구 모양(球狀)의 땜납이며, 그 직경을 100㎛~1000㎛ 정도로 설정할 수 있다. 볼모양 부재(30)는, 도 1, 도 2 및 도 4 (a)에 도시된 바와 같이, 관통공(23) 내에 배치되어 있다. 각 볼모양 부재(30)는 각 전극(14) 및 각 도금막(15)과 일대일로 대응하고 있고, 각 전극(14) 및 각 도금막(15)과 전기적으로 접속되어 있다.
IC 칩(2)은, 도 1 (b) 및 도 2에 도시된 바와 같이, 칩 본체(2a)와, 복수의 리드 단자(2b)와, 전극(2c)과, 도금막(2d)과, 절연막(2e)을 가진다. 칩 본체(2a)는, 촬상 소자(10)로부터 출력된 전기신호의 신호 처리나, 촬상 소자(10)의 동작 제어 등을 행한다. 복수의 리드 단자(2b)는, 칩 본체(2a)에서부터 연장되어 있고, 도시하지 않는 회로 기판 등에 IC 칩(2)이 탑재되었을 때에 당해 회로 기판의 전극과 전기적으로 접속된다.
전극(2c)은 칩 본체(2a) 상에 패터닝되어 있다. 전극(2c)은, 예를 들면 Al 등에 의해서 구성된다. 도금막(2d)은, 본 실시 형태에 있어서, 전극(2c)에 있어서의 주면의 일부에 배치되어 있다. 도금막(2d)은, 예를 들면 Au, Ni 등에 의해서 구성된다. 절연막(2e)은 도금막(2d)의 주면은 노출시키는 반면, 칩 본체(2a) 및 전극(2c)을 덮도록 형성되어 있다. 절연막(2e)은, 예를 들면 SiO2 등에 의해서 구성된다.
볼모양 부재(30)를 관통공(23) 내에 확실히 고정함과 아울러 고체 촬상 장치(1A)와 IC 칩을 확실히 고정하기 위해, 관통공(23) 내, 및 고체 촬상 장치(1A)와 IC 칩(2)의 사이에는 수지 재료(40)가 충전되어 있다. 수지 재료로서는, 예를 들면 에폭시 수지 등을 이용할 수 있다.
이어서, 도 2, 도 3 및 도 5~도 13을 참조하여, 제1 실시 형태에 따른 고체 촬상 장치(1A)를 구비한 전자 부품(3)을 제조하는 방법에 대해 설명한다. 우선, 도 5 (a) 및 도 6에 도시된 바와 같이, 촬상 소자(10)의 전구체(10a)를 제조한다. 구체적으로는, 도 6에 도시된 바와 같이, 처음에 p＋반도체 기판(11g)의 표면에 p형 반도체층(11a)이 애피택셜 성장된, 소위 애피웨이퍼를 준비한다. 이 기판(11g)의 두께는, 예를 들면 620㎛ 정도이고, p형 반도체층(11a)의 두께는, 예를 들면 10㎛~30㎛이다.
다음으로, 애피웨이퍼(p형 반도체층(11a)) 위에, 소위 LOCOS법에 의해, Si3N4막(도시하지 않음)을 마스크로 하여 이온 주입법에 의해 p형의 불순물을 첨가하여 p＋형 반도체층(11c)을 형성한다. 다음으로, 같은 Si3N4막을 마스크로 하여, 산화에 의해 절연층(11d)을 형성한다. 다음으로, Si3N4막을 제거한 후, 이온 주입법에 의해 n형의 불순물을 첨가함으로써 n형 반도체층(11b)을 형성하고, 추가로 전극막(11e) 및 층간 절연층(11f)을 이 순서로 적층한다. 이때, 서로 이웃하는 전극막(11e)의 단부끼리가 촬상 소자(10)의 두께 방향에서 보아서 서로 겹치도록, 띠 모양을 나타내는 복수의 전극막(11e)이 형성된다(도 7 참조). 이것에 의해, 기판(11g)상에 소자 본체(11)가 형성된다. 다음으로, 층간 절연층(11f)상(주면 S2상)에 배선(13) 및 전극(14)을 패터닝한다. 이렇게 하여, 도 5 (a) 및 도 6에 도시된 촬상 소자(10)의 전구체(10a)가 형성된다.
이어서, 도 8에 도시된 바와 같이, 배선(13) 및 전극(14)을 덮도록 층간 절연층(11f)상(주면 S2상)에 평탄화막(16)을 형성한다. 평탄화막(16)의 두께는, 예를 들면 1㎛~5㎛ 정도로 설정할 수 있다. 이어서, 도 9에 도시된 바와 같이, 평탄화막(16)의 표면을 화학 기계 연마(CMP：Chemical Mechanical Polishing)에 의해 평탄화한다. 이것에 의해, 도 5 (b) 및 도 9에 도시된 촬상 소자(10)의 전구체(10b)가 형성된다. 이때, 배선(13) 및 전극(14)은 평탄화막(16)에 의해 덮인 채로 있다.
이어서, 도 5 (c)에 도시된 바와 같이, 관통공(23)이 마련된 지지 기판(20)을 준비한다. 여기서, 관통공(23)의 내벽면에는, 예를 들면 열산화 등에 의해, 막 두께가 균일한 고품질의 산화막이 형성되어 있다. 이어서, 도 5 (d) 및 도 10에 도시된 바와 같이, 주면 S2와 주면 S3이 대향하면서 또한 하나의 관통공(23)으로부터 5개의 전극(14)이 노출되도록 촬상 소자(10)의 전구체(10b)와 지지 기판(20)을 위치 맞춤하여, 촬상 소자(10)의 전구체(10b)와 지지 기판(20)을 접합한다. 전구체(10b)와 지지 기판(20)의 접합시에는, 예를 들면 상온 접합에 의해 전구체(10b)와 지지 기판(20)을 서로 눌러서 직접 접합해도 좋고, 전구체(10b)의 주면 S2에 수지 등의 접착제(도시하지 않음)를 도포한 상태에서 전구체(10b)와 지지 기판(20)을 접합해도 좋다. 이것에 의해, 도 5 (e)에 도시된 바와 같이, 고체 촬상 장치(1A)의 전구체(1Aa)가 형성된다.
이어서, 전구체(1Aa)에 있어서의 기판(11g)을 에칭이나 연마 등에 의해 제거하여, p형 반도체층(11a)을 노출시킨다. 이때의 p형 반도체층(11a)에서부터 평탄화막(16)까지의 두께는, 예를 들면 10㎛~30㎛ 정도로 설정된다. 이것에 의해, 도 5 (f) 및 도 11에 도시된 고체 촬상 장치(1A)의 전구체(1Ab)가 형성된다. 이어서, 고체 촬상 장치(1A)의 전구체(1Ab)에 있어서의 p형 반도체층(11a)의 표면에 AR 코트(12)를 형성한다. 다음으로, 레지스터 등을 이용한 에칭에 의해, 전극(14) 중 도금막(15)을 형성해야 할 영역을 노출시킨다. 이것에 의해, 도 5 (g) 및 도 12에 도시된 고체 촬상 장치(1A)의 전구체(1Ac)가 형성된다.
이어서, 노출된 전극(14)을 덮도록 도금막(15)을 형성한다. 이것에 의해, 도 13에 도시된 고체 촬상 장치(1A)의 전구체(1Ad)가 형성된다. 이어서, 각 관통공(23) 내에 볼모양 부재(30)를 5개씩 배치함과 아울러, 볼모양 부재(30)와 도금막(15)을 전기적으로 접속한다. 이렇게 하여 고체 촬상 장치(1A)가 완성된다.
이어서, 고체 촬상 장치(1A)를 IC 칩(2)에 탑재한다. 구체적으로는, 볼모양 부재(30)와 IC 칩(2)의 전극(2c)을 위치 맞춤하여, 볼모양 부재(30)와 전극(2c)을 플립 칩 본딩((flip chip bonding))에 의해 접합한다. 이것에 의해, 고체 촬상 장치(1A)와 IC 칩(2)이 볼모양 부재(30)를 통해서 전기적으로 접속된다. 다음으로, 관통공(23) 내, 및 고체 촬상 장치(1A)와 IC 칩(2)의 사이에, 수지 재료(40)를 충전한다. 이렇게 하여, 도 2에 도시된 전자 부품(3)이 완성된다.
이상과 같은 제1 실시 형태에서는, 촬상 소자(10)에 접합된 지지 기판(20)의 관통공(23) 내에 볼모양 부재(30)를 배치하고, 볼모양 부재(30)와 전극(14)을 전기적으로 접속하고 있다. 그 때문에, 고체 촬상 장치(1A)를 제조할 때에, 전기적인 접속 공정이 용이하다. 따라서 고체 촬상 장치(1A)를 용이하게 제조할 수 있어, 수율의 향상이 도모된다.
그런데, 종래의 고체 촬상 장치의 제조 방법은, 센서를 지지 기판에 접합하는 공정과, 지지 기판의 다른 쪽 주면에 레지스터 패턴을 형성하는 공정과, 당해 다른 쪽 주면측으로부터 지지 기판을 에칭하여 관통공을 형성하는 공정과, 당해 관통공 내에 금속을 충전하여 관통 전극을 형성하는 공정을 포함한다. 관통공에 전극을 형성할 때에 지지 기판(관통공의 내벽면)과 전극의 사이에서 절연을 확보하기 위해서는, 예를 들면 CVD(Chemical Vapor Deposition) 등의 방법으로, 막 두께가 균일한 질 높은 산화막을 관통공의 내벽면에 형성할 필요가 있다. 그렇지만, 이 경우, 충분한 품질의 절연막을 얻으려면 난이도가 높아, 신뢰성을 확보하는 것이 곤란했다.
그런데, 제1 실시 형태에 의하면, 지지 기판(20)의 관통공(23)의 내벽면에, 열산화 등에 의해, 막 두께가 균일한 고품질의 산화막을 미리 형성해 둘 수 있다. 그 때문에, 지지 기판(20)(관통공(23)의 내벽면)과 전극의 사이에서 충분한 절연을 확보할 수 있어, 신뢰성이 높은 고체 촬상 장치(1A)를 얻을 수 있다.
제1 실시 형태에서는, 전극(14)에 도금막(15)을 형성하고 있다. 그 때문에, 도금막(15)을 통해서 보다 확실히 볼모양 부재(30)를 전극(14)에 접속할 수 있다.
제1 실시 형태에서는, 관통공(23)은 주면 S3에서부터 주면 S4로 갈수록 지름이 확대되고 있다. 그 때문에, 볼모양 부재(30)를 관통공(23) 내에 배치하기 쉬워진다.
제1 실시 형태에서는, 관통공(23) 내에 수지 재료(40)가 배치되어 있다. 그 때문에, 볼모양 부재(30)를 수지 재료(40)에 의해서 관통공(23) 내에 확실히 고정할 수 있다.
제1 실시 형태에서는, 고체 촬상 장치(1A)가, 층간 절연층(11f)의 표면과 배선(13)을 덮는 평탄화막(16)을 추가로 구비한다. 그 때문에, 촬상 소자(10)의 표면이 평탄화막(16)에 의해 평탄화되므로, 촬상 소자(10)와 지지 기판(20)의 접합이 보다 확실하게 된다.
［제2 실시 형태］
이어서, 도 14~도 16을 참조하여, 제2 실시 형태에 따른 고체 촬상 장치(1B)가 IC 칩(2)에 탑재된 전자 부품(3)의 구성에 대해 설명한다. 고체 촬상 장치(1B)는, 지지 기판(20)에 있어서의 관통공(23)의 크기 및 수에 있어서 고체 촬상 장치(1A)와 다르다. 이하에서는, 주로 이 차이점에 대해 설명한다.
지지 기판(20)에는, 도 14에 도시된 바와 같이, 그 두께 방향으로 연장되는 관통공(23)이 전극(14)과 같은 개수 형성되어 있다. 본 실시 형태에서는, 관통공(23)은 8개 형성되어 있다. 관통공(23)은, 도 14 (a) 및 도 16에 도시된 바와 같이, 주면 S1, S2의 대향 방향에서 보아서 광검출 영역 A1의 양측에 4개씩 배치되어 있다. 각 관통공(23)으로부터는, 도금막(15)이 한 개씩 노출되어 있다.
각 관통공(23)은, 도 14 (b) 및 도 15에 도시된 바와 같이, 주면 S3에서부터 주면 S4로 갈수록 지름이 확대되고 있다. 즉, 각 관통공(23)의 내벽면은 테이퍼 모양을 나타낸다. 관통공(23)에 있어서의 주면 S3측 및 주면 S4측의 개구는, 모두 정사각형 모양을 나타낸다. 관통공(23)의 개구의 크기나 내벽면의 경사 각도는, 볼모양 부재(30)가 관통공(23) 내에 배치되었을 때에, 볼모양 부재(30)가 도금막(15)과 닿음과 아울러 볼모양 부재(30)가 각 내벽면에 닿도록 설정된다(도 14 (b) 및 도 15 참조).
이어서, 도 15 및 도 17~도 21을 참조하여, 제2 실시 형태에 따른 고체 촬상 장치(1B)를 구비한 전자 부품(3)을 제조하는 방법에 대해 설명한다. 촬상 소자(10)의 전구체(10a)를 준비하고(도 17 (a) 참조), 전구체(10a)의 주면 S2상에 평탄화막(16)을 형성하여 전구체(10b)를 얻기(도 17 (b) 참조)까지의 공정은, 제1 실시 형태와 같다.
이어서, 도 17 (c)에 도시된 바와 같이, 8개의 관통공(23)이 마련된 지지 기판(20)을 준비한다. 이어서, 도 17 (d) 및 도 18에 도시된 바와 같이, 주면 S2와 주면 S3이 대향하면서 또한 하나의 관통공(23)으로부터 하나의 전극(14)이 노출되도록 촬상 소자(10)의 전구체(10b)와 지지 기판(20)을 위치 맞춤하여, 전구체(10b)와 지지 기판(20)을 접합한다. 이것에 의해, 도 17 (e)에 도시된 바와 같이, 고체 촬상 장치(1B)의 전구체(1Ba)가 형성된다.
이어서, 전구체(1Ba)에 있어서의 기판(11g)을 에칭이나 연마 등에 의해 제거하여, p형 반도체층(11a)을 노출시킨다. 이것에 의해, 도 17 (f) 및 도 19에 도시된 고체 촬상 장치(1B)의 전구체(1Bb)가 형성된다. 이어서, 고체 촬상 장치(1B)의 전구체(1Bb)에 있어서의 p형 반도체층(11a)의 표면에 AR 코트(12)를 형성한다. 다음으로, 레지스터 등을 이용한 에칭에 의해, 전극(14) 중 도금막(15)을 형성해야 할 영역을 노출시킨다. 이것에 의해, 도 17 (g) 및 도 20에 도시된 고체 촬상 장치(1B)의 전구체(1Bc)가 형성된다.
이어서, 노출된 전극(14)을 덮도록 도금막(15)을 형성한다. 이것에 의해, 도 21에 도시된 고체 촬상 장치(1B)의 전구체(1Bd)가 형성된다. 이어서, 각 관통공(23) 내에 한 개씩 볼모양 부재(30)를 배치함과 아울러, 볼모양 부재(30)와 도금막(15)을 전기적으로 접속한다. 이렇게 하여 고체 촬상 장치(1B)가 완성된다.
이어서, 고체 촬상 장치(1B)를 IC 칩(2)에 탑재한다. 구체적으로는, 볼모양 부재(30)와 IC 칩(2)의 전극(2c)을 위치 맞춤하여, 볼모양 부재(30)와 전극(2c)을 플립 칩 본딩에 의해 접합한다. 이것에 의해, 고체 촬상 장치(1B)와 IC 칩(2)이 볼모양 부재(30)를 통해서 전기적으로 접속된다. 다음으로, 관통공(23) 내, 및 고체 촬상 장치(1B)와 IC 칩(2)의 사이에, 수지 재료(40)를 충전한다. 이렇게 하여, 도 15에 도시된 전자 부품(3)이 완성된다.
이상과 같은 제2 실시 형태에 따른 고체 촬상 장치(1B)에서는, 제1 실시 형태에 따른 고체 촬상 장치(1A)와 마찬가지의 작용 효과를 달성한다.
제2 실시 형태에서는, 관통공(23)은 주면 S3에서부터 주면 S4로 갈수록 지름이 확대되고 있다. 그 때문에, 볼모양 부재(30)를 관통공(23) 내에 배치하기 쉬워진다. 또, 제2 실시 형태에서는, 볼모양 부재(30)가 관통공(23)의 각 내벽면에 닿음으로, 볼모양 부재(30)가 관통공(23) 내에 있어서 안정된다. 또, 볼모양 부재(30)의, 전극(2c)에 대한 얼라이먼트 공정이 용이하게 된다.
제2 실시 형태에서는, 지지 기판(20)에는 복수의 관통공(23)이 마련되어 있고, 하나의 관통공(23)에 대해서 하나의 전극(14)(도금막(15))이 대응하고 있다. 그 때문에, 이 관통공(23) 내에 볼모양 부재(30)를 한 개씩 배치하는 것만으로, 볼모양 부재(30)와 전극(14)의 대응 지음을 간단하게 행할 수 있다.
이상, 본 발명의 실시 형태에 대해 상세하게 설명했지만, 본 발명은 상기한 실시 형태로 한정되는 것은 아니다. 예를 들면, 상기의 실시 형태에서는 평탄화막(16)을 CMP에 의해 평탄화하고 있었지만, 촬상 소자(10)와 지지 기판(20)을 접착제 등에 의해서 접착하는 경우에는 상온 접합하는 경우와 비교하여 접합면의 평탄성이 그만큼 요구되지 않기 때문에, 평탄화막(16)을 CMP에 의해 평탄화하지 않아도 좋다.
상기의 실시 형태에서는, 광전 변환부(11)의 주면 S2상에 평탄화막(16)을 마련하고 있었지만, 평탄화막(16)을 마련하지 않아도 좋다.
상기의 실시 형태에서는, 주면 S3에서부터 주면 S4로 갈수록 관통공(23)의 지름이 확대되고 있었지만, 관통공(23)의 개구의 크기는, 그 연재 방향에 있어서 일정해도 좋다. 또, 주면 S3에서부터 주면 S4로 갈수록 관통공(23)의 지름이 축소되고 있어도 좋다.
상기의 실시 형태에서는, 고체 촬상 장치(1A, 1B)와 IC 칩(2)을 전기적으로 접속한 후에, 관통공(23) 내, 및 고체 촬상 장치(1A, 1B)와 IC 칩(2)의 사이에 수지 재료(40)를 충전했지만, 관통공(23) 내에 미리 수지 재료(40)를 충전한 고체 촬상 장치(1A, 1B)를 IC 칩과 전기적으로 접속한 후에, 고체 촬상 장치(1A, 1B)와 IC 칩(2)의 사이에 추가로 수지 재료(40)를 충전해도 좋다.
상기의 실시 형태에서는, 관통공(23) 내, 및 고체 촬상 장치(1A, 1B)와 IC 칩(2)의 사이에 수지 재료(40)가 충전되어 있었지만, 수지 재료(40)를 충전하지 않아도 된다.
상기의 실시 형태에서는, 볼모양 부재(30)가 구 모양을 나타내고 있었지만, 볼모양 부재(30)는 일부가 구면(球面)을 나타내는 것이어도 좋다.
상기의 실시 형태에서는, 고체 촬상 장치로서 CCD형 고체 촬상 장치를 예로 해 설명했지만, 본 발명은 CCD형 고체 촬상 장치로 한정되지 않고, CMOS형 고체 촬상 장치를 비롯하여 여러 가지의 이면 조사형의 수광 소자 어레이에 적용 가능하다는 것은 말할 필요도 없다.
1A, 1B: 고체 촬상 장치, 2: IC 칩,
3: 전자 부품, 10: 촬상 소자,
11: 광전 변환부, 14: 전극,
15: 도금막, 16: 평탄화막,
20: 지지 기판, 23: 관통공,
30: 볼모양 부재, 40: 수지 재료,
S1, S2, S3, S4: 주면.

Claims (26)

  1. 에너지선이 입사되는 제1 주면과, 상기 제1 주면에 대향함과 아울러 전극이 배치된 제2 주면과, 입사된 에너지선을 광전 변환하여 신호 전하를 생성하는 광전 변환부를 포함하는 촬상 소자를 준비하는 제1 공정과,
    두께 방향으로 연장되는 관통공이 마련됨과 아울러 서로 대향하는 제3 및 제4 주면을 가지는 지지 기판을 준비하는 제2 공정과,
    상기 제2 주면과 상기 제3 주면이 대향하면서 또한 상기 관통공으로부터 상기 전극이 노출되도록 상기 촬상 소자와 상기 지지 기판을 위치 맞춤하여, 상기 촬상 소자와 상기 지지 기판을 접합하는 제3 공정과,
    상기 제3 공정 후에, 상기 지지 기판의 두께보다 큰 직경을 갖고 또한 도전성을 가지는 볼모양 부재를, 상기 관통공 내에 배치하여, 상기 볼모양 부재의 일부가 상기 지지 기판의 상기 제4 주면보다 외측으로 돌출된 상태가 되도록 상기 볼모양 부재를 상기 전극에 전기적으로 접속하는 제4 공정을 갖고,
    상기 제1 공정에서 준비된 상기 촬상 소자의 상기 전극 및 상기 제2 주면은, 평탄화막에 의해서 덮여 있고,
    상기 제3 공정 후이면서 또한 상기 제4 공정의 전에, 상기 전극의 표면 중 적어도 일부가 노출되도록 상기 평탄화막의 일부를 제거하는 고체 촬상 장치의 제조 방법.
  2. 청구항 1에 있어서,
    상기 제3 공정 후이면서 또한 상기 제4 공정의 전에 상기 전극에 도금막을 형성하는 고체 촬상 장치의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 관통공은 상기 제3 주면에서부터 상기 제4 주면으로 갈수록 지름이 확대되고 있는 고체 촬상 장치의 제조 방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 지지 기판에는, 하나의 상기 관통공에 대해서 복수의 상기 전극이 대응하도록, 적어도 하나의 상기 관통공이 마련되어 있고,
    상기 제3 공정에서는, 하나의 상기 관통공으로부터 복수의 상기 전극이 노출되도록, 상기 촬상 소자와 상기 지지 기판이 위치 맞춤되고,
    상기 제4 공정에서는, 상기 전극의 각각에 상기 볼모양 부재가 한 개씩 전기적으로 접합되는 고체 촬상 장치의 제조 방법.
  5. 청구항 3에 있어서,
    상기 지지 기판에는, 하나의 상기 관통공에 대해서 복수의 상기 전극이 대응하도록, 적어도 하나의 상기 관통공이 마련되어 있고,
    상기 제3 공정에서는, 하나의 상기 관통공으로부터 복수의 상기 전극이 노출되도록, 상기 촬상 소자와 상기 지지 기판이 위치 맞춤되고,
    상기 제4 공정에서는, 상기 전극의 각각에 상기 볼모양 부재가 한 개씩 전기적으로 접합되는 고체 촬상 장치의 제조 방법.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 지지 기판에는, 하나의 상기 관통공에 대해서 하나의 상기 전극이 대응하도록, 적어도 하나의 상기 관통공이 마련되어 있고,
    상기 제3 공정에서는, 하나의 상기 관통공으로부터 하나의 상기 전극이 노출되도록, 상기 촬상 소자와 상기 지지 기판이 위치 맞춤되고,
    상기 제4 공정에서는, 상기 전극의 각각에 상기 볼모양 부재가 한 개씩 전기적으로 접합되는 고체 촬상 장치의 제조 방법.
  7. 청구항 3에 있어서,
    상기 지지 기판에는, 하나의 상기 관통공에 대해서 하나의 상기 전극이 대응하도록, 적어도 하나의 상기 관통공이 마련되어 있고,
    상기 제3 공정에서는, 하나의 상기 관통공으로부터 하나의 상기 전극이 노출되도록, 상기 촬상 소자와 상기 지지 기판이 위치 맞춤되고,
    상기 제4 공정에서는, 상기 전극의 각각에 상기 볼모양 부재가 한 개씩 전기적으로 접합되는 고체 촬상 장치의 제조 방법.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 제4 공정 후에, 상기 볼모양 부재와 상기 관통공 사이에 수지 재료를 충전하는 제5 공정을 더 갖는 고체 촬상 장치의 제조 방법.
  9. 청구항 3에 있어서,
    상기 제4 공정 후에, 상기 볼모양 부재와 상기 관통공 사이에 수지 재료를 충전하는 제5 공정을 더 갖는 고체 촬상 장치의 제조 방법.
  10. 청구항 4에 있어서,
    상기 제4 공정 후에, 상기 볼모양 부재와 상기 관통공 사이에 수지 재료를 충전하는 제5 공정을 더 갖는 고체 촬상 장치의 제조 방법.
  11. 청구항 5에 있어서,
    상기 제4 공정 후에, 상기 볼모양 부재와 상기 관통공 사이에 수지 재료를 충전하는 제5 공정을 더 갖는 고체 촬상 장치의 제조 방법.
  12. 청구항 6에 있어서,
    상기 제4 공정 후에, 상기 볼모양 부재와 상기 관통공 사이에 수지 재료를 충전하는 제5 공정을 더 갖는 고체 촬상 장치의 제조 방법.
  13. 청구항 7에 있어서,
    상기 제4 공정 후에, 상기 볼모양 부재와 상기 관통공 사이에 수지 재료를 충전하는 제5 공정을 더 갖는 고체 촬상 장치의 제조 방법.
  14. 에너지선이 입사되는 제1 주면과, 상기 제1 주면에 대향함과 아울러 전극이 배치된 제2 주면과, 입사된 에너지선을 광전 변환하여 신호 전하를 생성하는 광전 변환부를 포함하는 촬상 소자와,
    두께 방향으로 연장되는 관통공이 마련됨과 아울러 서로 대향하는 제3 및 제4 주면을 가지고, 상기 제3 주면이 상기 제2 주면과 대향하면서 또한 상기 관통공으로부터 상기 전극이 노출되도록 상기 촬상 소자와 접합된 지지 기판과,
    상기 관통공 내에 배치됨과 아울러 상기 전극과 전기적으로 접속된, 상기 지지 기판의 두께보다 큰 직경을 갖고 또한 도전성을 가지는 볼모양 부재와,
    상기 제2 주면을 덮는 평탄화막을 구비하고,
    상기 볼모양 부재의 일부는 상기 지지 기판의 상기 제4 주면보다 외측으로 돌출되어 있으며,
    상기 전극의 표면 중 적어도 일부는 상기 평탄화막으로부터 노출되어 있는 고체 촬상 장치.
  15. 청구항 14에 있어서,
    상기 전극에 도금막이 형성되어 있는 고체 촬상 장치.
  16. 청구항 14 또는 청구항 15에 있어서,
    상기 관통공은 상기 제3 주면에서부터 상기 제4 주면으로 갈수록 지름이 확대되고 있는 고체 촬상 장치.
  17. 청구항 14 또는 청구항 15에 있어서,
    상기 지지 기판에는, 하나의 상기 관통공으로부터 복수의 상기 전극이 노출되도록, 적어도 하나의 상기 관통공이 마련되어 있고,
    상기 각 전극에 상기 볼모양 부재가 한 개씩 전기적으로 접합되는 고체 촬상 장치.
  18. 청구항 16에 있어서,
    상기 지지 기판에는, 하나의 상기 관통공으로부터 복수의 상기 전극이 노출되도록, 적어도 하나의 상기 관통공이 마련되어 있고,
    상기 각 전극에 상기 볼모양 부재가 한 개씩 전기적으로 접합되는 고체 촬상 장치.
  19. 청구항 14 또는 청구항 15에 있어서,
    상기 지지 기판에는, 하나의 상기 관통공으로부터 하나의 상기 전극이 노출되도록, 적어도 하나의 상기 관통공이 마련되어 있고,
    상기 각 전극에 상기 볼모양 부재가 한 개씩 전기적으로 접합되는 고체 촬상 장치.
  20. 청구항 16에 있어서,
    상기 지지 기판에는, 하나의 상기 관통공으로부터 하나의 상기 전극이 노출되도록, 적어도 하나의 상기 관통공이 마련되어 있고,
    상기 각 전극에 상기 볼모양 부재가 한 개씩 전기적으로 접합되는 고체 촬상 장치.
  21. 청구항 14 또는 청구항 15에 있어서,
    상기 볼모양 부재와 상기 관통공 사이에 수지 재료가 배치되어 있는 고체 촬상 장치.
  22. 청구항 16에 있어서,
    상기 볼모양 부재와 상기 관통공 사이에 수지 재료가 배치되어 있는 고체 촬상 장치.
  23. 청구항 17에 있어서,
    상기 볼모양 부재와 상기 관통공 사이에 수지 재료가 배치되어 있는 고체 촬상 장치.
  24. 청구항 18에 있어서,
    상기 볼모양 부재와 상기 관통공 사이에 수지 재료가 배치되어 있는 고체 촬상 장치.
  25. 청구항 19에 있어서,
    상기 볼모양 부재와 상기 관통공 사이에 수지 재료가 배치되어 있는 고체 촬상 장치.
  26. 청구항 20에 있어서,
    상기 볼모양 부재와 상기 관통공 사이에 수지 재료가 배치되어 있는 고체 촬상 장치.
KR1020147029930A 2012-06-15 2013-02-21 고체 촬상 장치의 제조 방법 및 고체 촬상 장치 KR102051167B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-136198 2012-06-15
JP2012136198A JP6095903B2 (ja) 2012-06-15 2012-06-15 固体撮像装置の製造方法及び固体撮像装置
PCT/JP2013/054392 WO2013187086A1 (ja) 2012-06-15 2013-02-21 固体撮像装置の製造方法及び固体撮像装置

Publications (2)

Publication Number Publication Date
KR20150032658A KR20150032658A (ko) 2015-03-27
KR102051167B1 true KR102051167B1 (ko) 2019-12-02

Family

ID=49757928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147029930A KR102051167B1 (ko) 2012-06-15 2013-02-21 고체 촬상 장치의 제조 방법 및 고체 촬상 장치

Country Status (7)

Country Link
US (2) US10068800B2 (ko)
EP (1) EP2863438B1 (ko)
JP (1) JP6095903B2 (ko)
KR (1) KR102051167B1 (ko)
CN (1) CN104396016B (ko)
TW (1) TWI573256B (ko)
WO (1) WO2013187086A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023233524A1 (ja) * 2022-05-31 2023-12-07 オリンパスメディカルシステムズ株式会社 撮像ユニット，内視鏡
JP7373030B1 (ja) * 2022-07-28 2023-11-01 セイコーＮｐｃ株式会社 光学デバイス、及び光学デバイスの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004057507A (ja) 2002-07-29 2004-02-26 Toshiba Corp Ｘ線検出装置、貫通電極の製造方法及びｘ線断層撮影装置
JP2008300613A (ja) * 2007-05-31 2008-12-11 Fujifilm Corp 撮像素子及び撮像素子の製造方法
JP2011014572A (ja) * 2009-06-30 2011-01-20 Sumitomo Bakelite Co Ltd 回路基板の製造方法及び半田塊

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856414B2 (ja) * 1997-12-25 2006-12-13 日本ビクター株式会社 プリント配線基板の製造方法及びプリント配線基板
US6733902B2 (en) * 2001-08-16 2004-05-11 Shin-Etsu Chemical Co., Ltd. Liquid epoxy resin composition and semiconductor device
JP2005108991A (ja) * 2003-09-29 2005-04-21 Seiko Epson Corp 実装構造体、液晶表示装置および電子機器
JP4940667B2 (ja) 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
US20090298277A1 (en) * 2008-05-28 2009-12-03 Mackay John Maskless Process for Solder Bumps Production
JP5289832B2 (ja) 2008-06-17 2013-09-11 新光電気工業株式会社 半導体装置および半導体装置の製造方法
KR20110050580A (ko) * 2008-08-04 2011-05-16 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
JP5422236B2 (ja) * 2009-03-23 2014-02-19 株式会社東芝 撮像装置
JP2011015472A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd インバータ装置
JP2011086828A (ja) * 2009-10-16 2011-04-28 Sumco Corp 半導体装置およびその製造方法
JP2010199602A (ja) * 2010-04-16 2010-09-09 Sony Corp 固体撮像素子及びその製造方法
FR2963982B1 (fr) * 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature
TW201225172A (en) * 2010-12-10 2012-06-16 Nat Applied Res Laboratories Manufacturing method for nanowires and semiconductor device thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004057507A (ja) 2002-07-29 2004-02-26 Toshiba Corp Ｘ線検出装置、貫通電極の製造方法及びｘ線断層撮影装置
JP2008300613A (ja) * 2007-05-31 2008-12-11 Fujifilm Corp 撮像素子及び撮像素子の製造方法
JP2011014572A (ja) * 2009-06-30 2011-01-20 Sumitomo Bakelite Co Ltd 回路基板の製造方法及び半田塊

Also Published As

Publication number Publication date
WO2013187086A1 (ja) 2013-12-19
JP6095903B2 (ja) 2017-03-15
US20180286752A1 (en) 2018-10-04
EP2863438A1 (en) 2015-04-22
EP2863438B1 (en) 2019-06-05
JP2014003091A (ja) 2014-01-09
CN104396016B (zh) 2017-03-29
CN104396016A (zh) 2015-03-04
TWI573256B (zh) 2017-03-01
KR20150032658A (ko) 2015-03-27
US20150187649A1 (en) 2015-07-02
EP2863438A4 (en) 2016-02-24
US10825730B2 (en) 2020-11-03
TW201351625A (zh) 2013-12-16
US10068800B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
KR100969123B1 (ko) 검출기
US20130056844A1 (en) Stepped Package For Image Sensor And Method Of Making Same
KR20110107747A (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 장치의 설계 방법, 및 전자 기기
KR20070033991A (ko) 이미지 센서 제조 방법, 및 이미지 센서
US10263030B2 (en) Die stacked image sensors and related methods
TWI594406B (zh) 三維晶片上系統影像感測器封裝體
CN112447779A (zh) 半导体结构及用于形成半导体结构的方法
EP1605514A1 (en) Photodiode array, method for manufacturing same, and radiation detector
KR20050072488A (ko) 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치
US10825730B2 (en) Manufacturing method for solid-state imaging device and solid-state imaging device
US11158591B2 (en) Bond pad structure for bonding improvement
KR102135982B1 (ko) 고체 촬상 장치의 제조 방법 및 고체 촬상 장치
WO2005031872A1 (ja) 半導体装置及びその製造方法
EP2665096B1 (en) A method of wafer-scale integration of semiconductor devices and semiconductor device
CN110010628B (zh) 用于均匀晶圆平坦化和接合的锚定结构和方法
US20120306076A1 (en) Semiconductor Micro-Connector With Through-Hole Via and a Method for Making the Same
WO2023112409A1 (ja) 光半導体パッケージ及び光半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant