JP5775809B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5775809B2
JP5775809B2 JP2011279763A JP2011279763A JP5775809B2 JP 5775809 B2 JP5775809 B2 JP 5775809B2 JP 2011279763 A JP2011279763 A JP 2011279763A JP 2011279763 A JP2011279763 A JP 2011279763A JP 5775809 B2 JP5775809 B2 JP 5775809B2
Authority
JP
Japan
Prior art keywords
wafers
source layer
impurity
supply source
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011279763A
Other languages
English (en)
Other versions
JP2013131611A (ja
Inventor
稔子 柳橋
稔子 柳橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2011279763A priority Critical patent/JP5775809B2/ja
Publication of JP2013131611A publication Critical patent/JP2013131611A/ja
Application granted granted Critical
Publication of JP5775809B2 publication Critical patent/JP5775809B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Description

本発明は、半導体装置の製造方法に関する。
メサ構造を有する半導体装置として、メサ型ダイオード素子が知られている。従来、この種の半導体装置を製造する場合、不純物供給源層を挟んで複数枚のウェーハを積層し、この積層されたウェーハを焼成することにより各ウェーハに不純物を熱拡散させる。そして、不純物を拡散させた後、1枚ずつのウェーハに分離して次工程を実施していた(特許文献1参照)。
図9および図10を参照して、メサ型ダイオード素子の製造工程を説明する。
図9の工程(A)に示すように、リン等のドナーを含む不純物供給源層1と、ボロン等のアクセプタを含む不純物供給源層2とを交互に挟んで複数枚のウェーハWを積層する。このように複数枚のウェーハWを積層した状態で焼成することにより、不純物供給源層1及び不純物供給源層2に含まれる各不純物を各ウェーハWに拡散させる。これにより、後述する図9の工程(B)に示すように、各ウェーハの一面側には、不純物供給源層1からのドナーが拡散されたn型拡散層11が形成され、他面側には、不純物供給源層2からのアクセプタが拡散されたp型拡散層21が形成される。また、このときの焼成により、各ウェーハWは不純物供給源層1または不純物供給源層2を介して熔着される。
続いて、上述の積層された複数枚のウェーハWを不純物供給源層1による熔着層で分離することにより、図9の工程(B)に示すように、不純物供給源層2を介して熔着された2枚のウェーハWを得る。なお、図9の工程(B)では、例示的に、不純物供給源層2を挟んで熔着された2枚のウェーハを示しているが、このようなウェーハの組が複数得られる。
続いて、図9の工程(C)に示すように、フッ酸処理により、不純物供給源層1による熔着層と不純物供給源層2による熔着層を除去する。これにより、一面にn型拡散層11が形成されると共に他面にp型拡散層21が形成された1枚のウェーハWを得る。
続いて、図9の工程(D)に示すように、1枚のウェーハWの両面に酸化膜3を形成する。そして、図10の工程(E)に示すように、酸化膜3上にフォトレジスト4を塗布し、このフォトレジスト4にメサ溝のパターンを露光する。このメサ溝のパターンが形成されたフォトレジスト4をマスクとして酸化膜エッチングを行い、これにより、酸化膜3にメサ溝のパターンを形成する。そして、図9の工程(F)に示すように、ウェーハWの裏面に裏面レジスト保護層5を形成する。
続いて、図10の工程(G)に示すように、メサ溝のパターンが形成された酸化膜3およびフォトレジスト4をマスクとして、エッチング等によりウェーハWの主面にメサ溝6を形成する。そして、図10の工程(H)に示すように、フォトレジスト4を除去した後、メサ溝6を覆うようにパッシベーション7を形成する。そして、図10の工程(I)に示すように、酸化膜3を除去し、図10の工程(J)に示すように、ウェーハWの両面に電極8を形成する。最後に、図10(K)に示すように、メサ溝6に沿ってウェーハWを複数のチップに分割することにより、メサ型ダイオード素子を得る。
特開2009−194011号公報
ところで、近年、ウェーハの薄厚化や大口径化により、製造工程においてウェーハの割れが生じやすくなっている。上述したメサ型ダイオード素子の製造方法によれば、メサ溝6での機械的強度が低下するため、ウェーハの割れが生じ易くなるという問題があった。
本発明は、上記事情に鑑みてなされたものであり、製造工程数の増加を招くことなく、各製造工程でのウェーハの割れを抑制することができる半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明による半導体装置の製造方法は、不純物供給源層を挟んで2枚のウェーハを積層してなる積層体であって、前記不純物供給源層を介して前記2枚のウェーハを熔着させた構造を有する積層体を準備する工程と、前記積層体をなす前記2枚のウェーハの各主面に対し加工処理を施す工程と、前記加工処理が施された前記2枚のウェーハを剥離する工程とを含む半導体装置の製造方法の構成を有する。
上記半導体装置の製造方法において、例えば、前記2枚のウェーハの各主面に対して加工処理を施す工程は、メサ溝用のパターンが形成された酸化膜をマスクとして前記2枚のウェーハの各主面にメサ溝を形成する工程と、前記メサ溝を覆うパッシベーションを形成する工程とを含む。
上記半導体装置の製造方法において、例えば、前記2枚のウェーハを剥離する工程は、前記不純物供給源層による熔着層と共に前記酸化膜を除去する工程を含む。
上記半導体装置の製造方法において、例えば、前記2枚のウェーハを剥離する工程の後に、前記剥離された各ウェーハの両面に電極を形成する工程と、前記電極が形成された各ウェーハを前記メサ溝に沿って複数のチップに分割する工程とを更に含む。
上記半導体装置の製造方法において、例えば、前記積層体を準備する工程は、前記2枚のウェーハを含む複数枚のウェーハの両面に酸化膜を形成する工程と、前記複数枚のウェーハの片面から前記酸化膜を除去する工程と、前記酸化膜が除去された面で前記不純物供給源層を挟んで前記複数枚のウェーハを積層し、前記積層された複数枚のウェーハを焼成することにより、前記不純物供給源層を挟む2枚のウェーハを熔着させると共に前記複数枚のウェーハに前記不純物供給源層に含まれる不純物を拡散させる工程と、前記酸化膜が存置された面で前記複数枚のウェーハを分離させて前記積層体を得る工程とを含む。
上記半導体装置の製造方法において、例えば、前記積層体を準備する工程は、前記2枚のウェーハを含む複数枚のウェーハ間に第1不純物供給源層と前記不純物供給源層としての第2不純物供給源層とを交互に挟んで前記複数枚のウェーハを積層し、前記積層された複数枚のウェーハを焼成することにより、前記第2不純物供給源層を挟む2枚のウェーハを熔着させると共に前記複数枚のウェーハに前記第1及び第2不純物供給源層に含まれる各不純物を拡散させる工程と、前記第1不純物供給源層が位置する面で前記複数枚のウェーハを分離させ、前記第2不純物供給源層を挟んで熔着された2枚のウェーハを得る工程と、前記熔着された2枚のウェーハから前記第1不純物供給源層による熔着層を除去して前記積層体を得る工程とを含む。
本発明によれば、半導体装置の製造工程におけるウェーハの機械的強度を改善することができる。従って、各製造工程でのウェーハの割れを防止することが可能になる。
本発明の第1実施形態による半導体装置の製造方法を説明するためのフロー図である。 本発明の第1実施形態による半導体装置の製造方法における工程(A)〜(D)を説明するための半導体装置の断面図である。 本発明の第1実施形態による半導体装置の製造方法における工程(E)〜(G)を説明するための半導体装置の断面図である。 本発明の第1実施形態による半導体装置の製造方法における工程(H)〜(J)を説明するための半導体装置の断面図である。 本発明の第2実施形態による半導体装置の製造方法を説明するためのフロー図である。 本発明の第2実施形態による半導体装置の製造方法における工程(A)〜(C)を説明するための半導体装置の断面図である。 本発明の第2実施形態による半導体装置の製造方法における工程(D)〜(G)を説明するための半導体装置の断面図である。 本発明の第2実施形態による半導体装置の製造方法における工程(H)〜(J)を説明するための半導体装置の断面図である。 従来技術によるメサ型ダイオード素子の製造方法における工程(A)〜(D)を説明するための半導体装置の断面図である。 従来技術によるメサ型ダイオード素子の製造方法における工程(E)〜(K)を説明するための半導体装置の断面図である。
以下、図面を参照しながら、メサ型ダイオード素子を例として、本発明による半導体装置の製造方法の実施形態を説明する。
(第1実施形態)
本発明の第1実施形態による半導体装置の製造方法について、図1に示すフローに沿って、図2から図4に示す工程図を参照しながら説明する。
第1実施形態による半導体装置の製造方法は、チップの片面に不純物の拡散層が形成されたデバイス構造を有するメサ型ダイオード素子の製造方法である。
なお、図1において、ステップS11A,S11B,S11C,S11DはステップS11の詳細な工程を示し、ステップS12A,S12B,S12Cは、ステップS12の詳細な工程を示している。
なお、第1実施形態では、チップの一面(片面)のみに不純物の拡散層を形成した構造を例とするが、この例に限定されることなく、チップの他面にも拡散層を形成するようにしてもよい。このようにチップの一面と他面にそれぞれ拡散層を形成すれば、p型不純物およびn型不純物の拡散層の深さを任意に設定することが可能になる。
最初に、不純物供給源層を挟んで2枚のウェーハを積層してなる積層体を準備する(ステップS11)。
詳細に説明すると、この積層体をなす2枚のウェーハを含む複数枚のn型のウェーハWを準備し、図2の工程(A)に示すように、積層体となる各ウェーハWの両面に酸化膜110を形成する(ステップS11A)。この酸化膜110は、例えばウェーハを所定条件で熱処理することにより形成される。そして、図2の工程(B)に示すように、各ウェーハWの片面から酸化膜110を除去する(ステップS11B)。
続いて、図2の工程(C)に示すように、酸化膜110が除去された面で不純物供給源層120を挟むようにして複数枚のウェーハWを積層する。本実施形態では、不純物供給源層120はボロン等のアクセプタを不純物として含む。積層された複数枚のウェーハWのうち、隣り合う2枚のウェーハWの境界に着目すれば、不純物供給源層120が存在する面と、酸化膜110同士が接する面が存在する。
続いて、上述の積層された複数枚のウェーハWを所定条件で焼成することにより、不純物供給源層120を挟む2枚のウェーハを熔着させると共に、複数枚のウェーハWのそれぞれに、不純物供給源層120に含まれる不純物(ボロン等のアクセプタ)を拡散させる(ステップS11C)。これにより、後述する図2の工程(D)に示すように、不純物供給源層120に接する2枚のウェーハWの各面にp型の拡散層121が形成される。
続いて、酸化膜110が形成されている面で複数枚のウェーハWを分離させる(ステップS11D)。即ち、上述の図2の工程(C)に示す酸化膜110同士が接する面でウェーハWを分離させる。これにより、図2の工程(D)に示すように、不純物供給源層120を挟んで2枚のウェーハWを積層してなる積層体Lを得る。この積層体Lは、不純物供給源層120を介して2枚のウェーハWを熔着させた構造を有する。換言すれば、積層体Lは、不純物供給源層120を介して2枚のウェーハWを貼り合わせて一体化した構造を有する。このため、各ウェーハWが相互に強度を補完し合い、1枚のウェーハWに比較して、積層体Lをなす各ウェーハWの機械的強度が高くなる。
次に、上述のようにして準備した積層体Lをなす2枚のウェーハWの各主面に、フォトリソグラフィ法を用いて、メサ溝とパッシベーションを形成するための加工処理を施す(ステップS12)。
詳細には、図3の工程(E)に示すように、上述の積層体LをなすウェーハWの片面に存置されている酸化膜110上にフォトレジスト130を塗布し、このフォトレジスト130上にメサ溝のパターンを露光する。そして、このメサ溝のパターンが露光されたフォトレジスト130をマスクとして酸化膜110をエッチングすることにより、酸化膜110にメサ溝のパターンを形成する(ステップS12A)。
続いて、図3の工程(F)に示すように、メサ溝のパターンが形成された酸化膜110およびフォトレジスト130をマスクとして、不純物供給源層120を挟んで熔着された2枚のウェーハWの各主面をエッチングすることにより、これら2枚のウェーハの各主面にメサ溝140を形成する(ステップS12B)。このメサ溝140は、ウェーハWに形成されたp型の拡散領域121に達する深さを有する。
続いて、図3の工程(G)に示すように、フォトレジスト130を除去した後、メサ溝140を覆うパッシベーション150を形成する(ステップS12C)。このパッシベーション150として、例えばガラスが用いられる。パッシベーション150を形成する結果、メサ溝140でのウェーハWの機械的強度が更に補強される。
上述のメサ溝とパッシベーションを形成する加工処理に続いて、フッ酸(HF)処理により不純物供給源層120による熔着層を除去する。これにより、上述の加工処理が施された2枚のウェーハWを剥離する(ステップS13)。本実施形態では、フッ酸(HF)で不純物供給源層120による熔着層を除去する際に、不純物供給源層120による熔着層と共に、メサ溝のパターンが形成された酸化膜110を除去する。これにより、酸化膜110を除去する工程を別途設ける必要がなく、工程数を削減することができる。また、この2枚のウェーハWを剥離する工程に先だって、前述の図3の工程(G)において、メサ溝140の部分の機械的強度がパッシベーション150により補強されているので、ウェーハWを剥離する工程と、その後の各工程においても、ウェーハWの割れなどが抑制される。
上述のように2枚のウェーハWを剥離すると、図4の工程(H)に示すように、一面側にパッシベーション150で覆われたメサ溝140が形成されると共に、他面側にp型の拡散層121が形成されたウェーハWを得る。このウェーハWの断面構造において、不純物供給源層120による不純物が拡散されていないn型基板領域は、メサ型ダイオード素子のpn接合におけるn領域に相当し、不純物供給源層120による不純物が拡散された拡散層121は、上記pn接合におけるp領域に相当する。
次に、上述したウェーハを剥離する工程に続いて、図4の工程(I)に示すように、剥離された各ウェーハWの両面に、ニッケルなどを用いた電極160を形成する(ステップS14)。
最後に、図4の工程(J)に示すように、電極160が形成されたウェーハWをメサ溝140に沿って複数のチップに分割する(ステップS15)。図4の工程(J)に示す例では、各チップの上面の電極160がメサ型ダイオード素子のカソード電極となり、各チップの下面の電極160がメサ型ダイオード素子のアノード電極となる。これらの各チップを図示しないパッケージに組み込んで、最終的な製品としてのメサ型ダイオード素子を得る。
以上で、本発明の第1実施形態を説明したが、この第1実施形態によれば、図3の工程(G)に示すパッシベーション150を形成する段階(ステップS12C)までは、2枚のウェーハWが不純物供給源層120を介して熔着されている。このため、熔着された2枚のウェーハWを一つの構造体としてみれば、その機械的強度は1枚のウェーハに比較して高くなり、従って製造工程におけるウェーハWの割れを低減させることができる。
また、パッシべーション140を形成した後は、ウェーハWのメサ溝140がパッシベーション150により補強されるので、パッシベーション150の形成後に2枚のウェーハWを剥離する段階で、メサ溝140でのウェーハWの割れを低減させることができる。
従って、上述の第1実施形態によれば、チップの片面に不純物の拡散層が形成されたデバイス構造を有するメサ型ダイオード素子の製造工程において、ウェーハの割れや欠けを有効に低減させることが可能になる。
なお、上述の第1実施形態では、ウェーハWとしてn型のウェーハを用い、不純物供給源層120としてボロン等のアクセプタを含むものを用いるものとしたが、この例に限定されることなく、ウェーハWとしてp型のウェーハを用い、不純物供給源層120としてリン等のドナーを含むものを用いてもよい。
(第2実施形態)
次に、本発明の第2実施形態による半導体装置の製造方法について、図5に示すフローに沿って、図6から図8に示す工程図を参照しながら説明する。
第2実施形態による半導体装置の製造方法は、チップの両面に相互に異なる導電型の不純物拡散層が形成されたデバイス構造を有するメサ型ダイオード素子の製造方法である。
なお、図5において、ステップS21A,S21B,S21C,S21DはステップS21の詳細な工程を示し、ステップS22A、S22B,S22Cは、ステップS22の詳細な工程を示している。
最初に、不純物供給源層を挟んで2枚のウェーハを積層してなる積層体を準備する(ステップS21)。
詳細に説明すると、積層体をなすべき2枚のウェーハを含む複数枚のウェーハWを準備し、図6の工程(A)に示すように、シート状の第1不純物供給源層220と第2不純物供給源層230とを交互に挟んで複数枚のウェーハWを積層する。
ここで、上述の第1不純物供給源層220と第2不純物供給源層230とを交互に挟んで積層された複数枚のウェーハWのうちの1枚のウェーハWに着目すれば、その一面には第1不純物供給源層220が配置されると共に、その他面には第2不純物供給源層230が配置され、且つ、隣接する2枚のウェーハWに着目すれば、これら2枚のウェーハWの間には、第1不純物供給源層220または第2不純物供給源層230の何れか一つが配置されている。
なお、本実施形態では、第1不純物供給源層220はリン等のドナーを含むものとし、第2不純物供給源層230はボロン等のアクセプタを含むものとする。
上述のように第1不純物供給源層220と第2不純物供給源層230とを交互に挟んで積層された複数枚のウェーハWを焼成することにより、第1不純物供給源層220および第2不純物供給源層230を介して各ウェーハWを熔着させると共に、第1不純物供給源層220及び第2不純物供給源層230に含まれる各不純物を複数枚のウェーハWに拡散させる(ステップS21A)。これにより、後述の図6の工程(B)に示すように、第2不純物供給源層230を介して熔着された2枚のウェーハWのそれぞれについて、その一面側に、第1不純物供給源層220によるn型の拡散層221が形成され、その他面側に、第2不純物供給源層230によるp型の拡散層231が形成される。
続いて、第1不純物供給源層220を選択的に除去することにより、第1不純物供給源層220が配置された面で複数枚のウェーハWを分離させる。本実施形態では、第1不純物供給源220の選択的な除去は、例えば処理時間を制御することでなされる。即ち、同一の処理条件下では、第1不純物供給源層220による熔着層の分解速度と第2不純物供給源層230による熔着層の分解速度は異なり、このような分解速度の違いを使用して、第1不純物供給源220を選択的に除去する。本実施形態では、同一の処理条件下では、第1不純物供給源層220による熔着層が第2不純物供給源層230による熔着層よりも速く溶解される性質を持つものとし、このような性質を利用して、第1不純物供給源220のみを選択的に除去する。
なお、上述の例では、第1不純物供給源220を選択的に除去するものとしているが、この例に限定されず、第2不純物供給源層230を選択的に除去するように各不純物供給源層を選択してもよい。
上述のように第1不純物供給源層220を選択的に除去することにより、図6の工程(B)に示すように、第2不純物供給源層230を挟んで熔着された2枚のウェーハWを得る。ただし、この段階では、第1不純物供給源層220による熔着層の一部がウェーハWの主面に残留している。
続いて、熔着された2枚のウェーハWから第1不純物供給源層220による熔着層を除去し、これにより、図の工程(C)に示すように、第2不純物供給源層230を挟んで2枚のウェーハWを積層してなる積層体LLを得る。この積層体LLの2枚のウェーハWは、第2不純物供給源層230を介して2枚のウェーハWを熔着させた構造を有する。このため、積層体LLをなす各ウェーハWの機械的強度が高くなっている。
次に、上述のようにして準備した積層体LLをなす2枚のウェーハWの各主面に対し、フォトリソグラフィ法を用いて、メサ溝とパッシベーションを形成するための加工処理を施す(ステップS22)。
詳細には、図7の工程(D)に示すように、積層体LLをなす各ウェーハWの主面に酸化膜240を形成する。そして、酸化膜240上にフォトレジスト250を塗布し、このフォトレジスト250上にメサ溝のパターンを露光する。そして、図7(E)に示すように、このメサ溝のパターンが露光されたフォトレジスト250をマスクとして酸化膜240をエッチングし、これにより、酸化膜240にメサ溝のパターンを形成する(ステップS22A)。
続いて、図7(F)に示すように、メサ溝のパターンが形成された酸化膜240およびフォトレジスト250をマスクとして、第2不純物供給源層220を挟んで熔着された2枚のウェーハWの各主面をサンドブラスト法等を用いてエッチングすることにより、これら2枚のウェーハの各主面にメサ溝260を形成する(ステップS22B)。
続いて、図の工程(G)に示すように、フォトレジスト250を除去した後、メサ溝260を覆うパッシベーション270を形成する(ステップS22C)。このパッシベーション270として、例えばガラスが用いられる。このようにパッシベーション270を形成する結果、メサ溝260でのウェーハWの機械的強度が補強される。
上述のメサ溝を形成するための加工処理に続いて、図8(H)に示すように、加工処理が施された2枚のウェーハWを剥離する(ステップS23)。本実施形態では、フッ酸(HF)処理を用いて第2不純物供給源層230による熔着層を除去することにより、2枚のウェーハWを剥離する。このとき、第2不純物供給源層230による熔着層と共に、メサ溝のパターンが形成された酸化膜240を除去する。これにより、工程数を削減することができる。
上述のウェーハWを剥離する工程に続いて、図8の工程(I)に示すように、剥離された各ウェーハWの両面に、ニッケルなどを用いた電極280を形成する(ステップS24)。
続いて、図8の工程(J)に示すように、電極280が形成されたウェーハをメサ溝260に沿って複数のチップTに分割する(ステップS25)。
図8の工程(J)に示す例では、各チップの上面の電極280がメサ型ダイオード素子のカソード電極となり、各チップの下面の電極280がメサ型ダイオード素子のアノード電極となる。これらの各チップTを図示しないパッケージに組み込んで、最終的な製品としてのメサ型ダイオード素子を得る。
上述したように、本発明は、前記した問題を解決するために、熔着層を除去する工程を拡散後よりも後(例えばパッシベーション形成後)に設ける。両側同時拡散の場合は拡散後に片側のはがれやすい熔着層のみを剥がす。これによりウェーハは2枚1組の状態で写真工程、溝形成工程、パッシベーション工程を経る。パッシベーションとして機械的強度のある素材(例えばガラス)を選択すれば、パッシベーション形成以降は、メサ溝部がパッシベーションによって補強されるため、熔着面を剥離して1枚ずつのウェーハにしてもウェーハは割れにくい。また、パッシベーション形成後の酸化膜除去と同時に熔着層を除去できるため、工程数を削減することができる。この後、電極を形成し、チップ分割すれば、所望の薄さのチップが得られる。
拡散工程以降の工程においても、ウェーハを1枚ずつ剥がさずに重ねたまま積層体としてウェーハの加工処理を行うため、薄厚化、大口径化されたウェーハであっても、機械的強度が確保でき、加工に伴う割れや欠けを防止することができる。
また、ウェーハ同士の熔着面を剥離する工程を従来の拡散工程後の工程から、パッシベーション形成工程後の工程にすることによって、酸化膜除去と同時に行うことができ、工程数を削減することができる。従って、新たな製造工程の増加を伴うことなく、低コストでメサ型ダイオード素子を製造することができ、また、製造工程におけるウェーハの割れや欠けを防止することが可能になる。
W…ウェーハ、L,LL…積層体、S11〜S15…ステップ、S21〜S25…ステップ、110…酸化膜、120…不純物供給源層、121…p型拡散層、130…フォトレジスト、140…メサ溝、150…パッシベーション、160…電極、220…第1不純物供給源層、221…n型拡散層、230…第2不純物供給源層、231…p型拡散層、240…酸化膜、250…フォトレジスト、260…メサ溝、270…パッシベーション、280…電極。

Claims (6)

  1. 不純物供給源層を挟んで2枚のウェーハを積層してなる積層体であって、前記不純物供給源層を介して前記2枚のウェーハを熔着させた構造を有する積層体を準備する工程と、
    前記積層体をなす前記2枚のウェーハの各主面に対し加工処理を施す工程と、
    前記加工処理が施された前記2枚のウェーハを剥離する工程と
    を含む半導体装置の製造方法。
  2. 前記2枚のウェーハの各主面に対して加工処理を施す工程は、
    メサ溝用のパターンが形成された酸化膜をマスクとして前記2枚のウェーハの各主面にメサ溝を形成する工程と、
    前記メサ溝を覆うパッシベーションを形成する工程と
    を含む請求項1記載の半導体装置の製造方法。
  3. 前記2枚のウェーハを剥離する工程は、
    前記不純物供給源層による熔着層と共に前記酸化膜を除去する工程を含む請求項2記載の半導体装置の製造方法。
  4. 前記2枚のウェーハを剥離する工程の後に、
    前記剥離された各ウェーハの両面に電極を形成する工程と、
    前記電極が形成された各ウェーハを前記メサ溝に沿って複数のチップに分割する工程と を更に含む請求項2または3の何れか1項記載の半導体装置の製造方法。
  5. 前記積層体を準備する工程は、
    前記2枚のウェーハを含む複数枚のウェーハの両面に酸化膜を形成する工程と、
    前記複数枚のウェーハの片面から前記酸化膜を除去する工程と、
    前記酸化膜が除去された面で前記不純物供給源層を挟んで前記複数枚のウェーハを積層し、前記積層された複数枚のウェーハを焼成することにより、前記不純物供給源層を挟む2枚のウェーハを熔着させると共に前記複数枚のウェーハに前記不純物供給源層に含まれる不純物を拡散させる工程と、
    前記酸化膜が存置された面で前記複数枚のウェーハを分離させて前記積層体を得る工程と
    を含む請求項1ないし4の何れか1項記載の半導体装置の製造方法。
  6. 前記積層体を準備する工程は、
    前記2枚のウェーハを含む複数枚のウェーハ間に第1不純物供給源層と前記不純物供給源層としての第2不純物供給源層とを交互に挟んで前記複数枚のウェーハを積層し、前記積層された複数枚のウェーハを焼成することにより、前記第2不純物供給源層を挟む2枚のウェーハを熔着させると共に前記複数枚のウェーハに前記第1及び第2不純物供給源層に含まれる各不純物を拡散させる工程と、
    前記第1不純物供給源層が位置する面で前記複数枚のウェーハを分離させ、前記第2不純物供給源層を挟んで熔着された2枚のウェーハを得る工程と、
    前記熔着された2枚のウェーハから前記第1不純物供給源層による熔着層を除去して前記積層体を得る工程と
    を含む請求項1から4の何れか1項記載の半導体装置の製造方法。
JP2011279763A 2011-12-21 2011-12-21 半導体装置の製造方法 Expired - Fee Related JP5775809B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011279763A JP5775809B2 (ja) 2011-12-21 2011-12-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011279763A JP5775809B2 (ja) 2011-12-21 2011-12-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013131611A JP2013131611A (ja) 2013-07-04
JP5775809B2 true JP5775809B2 (ja) 2015-09-09

Family

ID=48908950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011279763A Expired - Fee Related JP5775809B2 (ja) 2011-12-21 2011-12-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5775809B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6541499B2 (ja) * 2015-08-03 2019-07-10 キヤノン株式会社 マイクロデバイスの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194011A (ja) * 2008-02-12 2009-08-27 Naoetsu Electronics Co Ltd 半導体ウエハの不純物拡散方法及び半導体基体の製造方法

Also Published As

Publication number Publication date
JP2013131611A (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
TWI656657B (zh) 太陽能電池模組中之太陽能電池之互連
JP2004165227A (ja) Iii族窒化物系化合物半導体素子の製造方法
EP1376687A3 (en) Semiconductor element and method for producing the same
WO2018235843A1 (ja) 半導体装置の製造方法およびウエハ貼着構造体
JP5232466B2 (ja) 光電池装置
TW201426839A (zh) 半導體晶圓
JP6380946B2 (ja) 半導体装置および半導体装置の製造方法
CN104332441A (zh) 生产半导体器件的方法
JP6341554B2 (ja) 半導体装置の製造方法
FR2973938A1 (fr) Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
JP7113554B2 (ja) 半導体素子の製造方法及び半導体基板
JP5775809B2 (ja) 半導体装置の製造方法
TW201431052A (zh) 半導體裝置及其製造方法
JP2009095962A (ja) 薄膜半導体装置の製造方法
JP5891437B2 (ja) 縦型構造発光素子の製造方法
JP2012049401A (ja) 光センサの製造方法
TWI421921B (zh) 半導體裝置及其製造方法
JP5201659B2 (ja) 太陽電池セル用バイパスダイオードの製造方法
JP5903287B2 (ja) 半導体素子の製造方法
JP5868661B2 (ja) バイパスダイオードおよびその製造方法
JP5891436B2 (ja) 縦型構造発光素子の製造方法
TWI496308B (zh) Thin film solar cell and manufacturing method thereof
JP7096489B2 (ja) 半導体素子の製造方法
JP2020035948A (ja) 半導体装置の製造方法
TWI528578B (zh) 發光二極體製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150706

R150 Certificate of patent or registration of utility model

Ref document number: 5775809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees