JP2016082130A - 基板装置及びその製造方法 - Google Patents
基板装置及びその製造方法 Download PDFInfo
- Publication number
- JP2016082130A JP2016082130A JP2014213683A JP2014213683A JP2016082130A JP 2016082130 A JP2016082130 A JP 2016082130A JP 2014213683 A JP2014213683 A JP 2014213683A JP 2014213683 A JP2014213683 A JP 2014213683A JP 2016082130 A JP2016082130 A JP 2016082130A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- active layer
- support substrate
- soi wafer
- substrate device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
Abstract
【課題】低BOX膜へかかるストレスを軽減できる基板装置の製造方法を提供する。【解決手段】第1の支持基板上に埋め込み酸化膜を介して活性層が設けられたSOIウェーハの一端から他端まで形成されるダイシングライン部をカットすることにより当該SOIウェーハから切り出されるチップ毎に形成される基板装置の製造方法であって、活性層をパターニングするステップと、パターニングされた活性層に両面テープを介して第2の支持基板を貼り付けるステップと、埋め込み酸化膜と両面テープとの間の空間と、ダイシングライン部とを空間的に接続する圧力調整用溝を活性層に形成するステップとを含む。【選択図】図1
Description
本発明は、例えば半導体装置などを形成する基板装置及びその製造方法に関する。
例えばシリコン基板などの支持基板とBOX膜(埋め込み酸化膜)と例えばシリコンなどの活性層とから構成されるSOI(Silicon on Insulator)基板や貼り合せ基板を用いて基板装置(構造物)を形成することができる。例えば、活性層をエッチングした後、裏面側の支持基板をエッチングしBOX膜まで貫通させて基板装置を形成する場合がある。この場合には、BOX膜までの貫通時に下部電極(例えば静電チャックなど)の表面をエッチングして下部電極の表面に損傷を与えることがある。従って、下部電極の表面に損傷を与えないように、基板装置にサポートウェーハを貼り付けて当該基板装置をエッチングするという方法が従来から行われている。
例えば、特許文献1には、基板装置とサポートウェーハとを貼り合わせた時にできる空間部分を真空状態として当該空間部分の圧力とチャンンバー内の圧力との差圧を減少させることが開示されている。
しかしながら、上述した引用文献1の基板装置では、例えばシリコンなどの活性層のパターニング後に支持基板を加工する必要があり、パターニングされた活性層に両面テープを介してサポートウェーハを貼り付ける必要がある。この構成では、活性層において、シリコンエッチングされた部分が空間(隙間)となり、支持基板をシリコンエッチングした時に空間部分の圧力とチャンバー内の圧力との圧力差によりBOX膜にストレスがかかりBOX膜が破れるか、もしくは剥がれるといった不良が発生するという問題があった。
本発明の目的は上記の問題点を解決し、BOX膜へのストレスを低減できる基板装置の製造方法を提供することにある。
本発明の一態様に係る基板装置の製造方法は、
第1の支持基板上に埋め込み酸化膜を介して活性層が設けられたSOIウェーハの一端から他端まで形成されるダイシングライン部をカットすることにより当該SOIウェーハから切り出されるチップ毎に形成される基板装置の製造方法であって、
上記活性層をパターニングするステップと、
上記パターニングされた活性層に両面テープを介して第2の支持基板を貼り付けるステップと、
上記埋め込み酸化膜と上記両面テープとの間の空間と、上記ダイシングライン部とを空間的に接続する圧力調整用溝を上記活性層に形成するステップとを含むことを特徴とする。
第1の支持基板上に埋め込み酸化膜を介して活性層が設けられたSOIウェーハの一端から他端まで形成されるダイシングライン部をカットすることにより当該SOIウェーハから切り出されるチップ毎に形成される基板装置の製造方法であって、
上記活性層をパターニングするステップと、
上記パターニングされた活性層に両面テープを介して第2の支持基板を貼り付けるステップと、
上記埋め込み酸化膜と上記両面テープとの間の空間と、上記ダイシングライン部とを空間的に接続する圧力調整用溝を上記活性層に形成するステップとを含むことを特徴とする。
本発明によれば、界面に存在するBOX膜へのストレスを低減できるので、支持基板をシリコンエッチングした時にBOX膜の破れ、もしくは剥離を防止することができる。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
実施形態1.
図1は、本発明の実施形態1に係る基板装置のパターンレイアウト図であり、図2は、図1の各基板装置の上面図である。図1及び図2において、SOIウェーハ20は、第1の支持基板1A上にBOX(Buried Oxide)膜(埋め込み酸化膜)1Bを介して活性層1Cが堆積されて形成される。ここで、SOIウェーハ20の一端から他端まで形成されるダイシングライン(スクラブライン)部10をカットすることにより複数のチップが個々にSOIウェーハ20から切り出される。また、SOIウェーハ20には、各チップ毎に、SOI基板1をベースとして複数の基板装置が形成される。すなわち、SOIウェーハ20から各チップが切り出されることにより、各基板装置がSOIウェーハ20からそれぞれ切り出される。
図1は、本発明の実施形態1に係る基板装置のパターンレイアウト図であり、図2は、図1の各基板装置の上面図である。図1及び図2において、SOIウェーハ20は、第1の支持基板1A上にBOX(Buried Oxide)膜(埋め込み酸化膜)1Bを介して活性層1Cが堆積されて形成される。ここで、SOIウェーハ20の一端から他端まで形成されるダイシングライン(スクラブライン)部10をカットすることにより複数のチップが個々にSOIウェーハ20から切り出される。また、SOIウェーハ20には、各チップ毎に、SOI基板1をベースとして複数の基板装置が形成される。すなわち、SOIウェーハ20から各チップが切り出されることにより、各基板装置がSOIウェーハ20からそれぞれ切り出される。
また、ダイシングライン部10は、第1の支持基板1A上に形成され、SOIウェーハ20の外部空間と空間的に接続される。さらに、各基板装置には、当該各基板装置の活性層1Cを形成する空間と、ダイシングライン部10とを空間的に接続する圧力調整用溝3が活性層1Cをエッチングすることにより形成される。
この構成とすることにより、SOI基板1の活性層1Cと両面テープ4を介してサポート基板として第2の支持基板5を貼り付けて第1の支持基板1Aをエッチングする場合にBOX膜1Bの破れやはがれを防止することができる。すなわち、両面テープ4とBOX膜1Bとの間の空間、すなわち活性層1Cを形成する空間と、SOIウェーハ20の外部空間とを空間的に接続できるので、活性層1Cを形成する空間と、SOIウェーハ20の外部空間とを同圧にすることができる。従って、界面に存在するBOX膜1Bへのストレスを低減することができるので、SOI基板1の第1の支持基板1Aをエッチングして開口部7を設ける場合においてBOX膜1Bの破れを防止することができる。ここで、外部空間とは、例えばSOIウェーハ20を処理するために搬入されるチャンバー内の空間のことである。
図2は、図1の各基板装置の上面図である。図3Aは、図2のA−A’線に沿って切断したときの各基板装置の縦断面図であり、図3Bは、図2のB−B’線に沿って切断したときの各基板装置の縦断面図である。図3A及び図3Bにおいて、基板装置は、例えばシリコン基板などの支持基板1Aと、例えば単結晶シリコン層である活性層1Cと、当該支持基板1Aと当該活性層1Cとの間に挿入されたBOX膜1Bとを備えて構成される。ここで、活性層1Cには、空間部分8及び圧力調整用溝3が形成される。
図4A〜図4Dは、図2の基板装置の製造方法の工程を図示する縦断面図である。次に、これらの図面を用いて、基板装置の製造方法について以下に説明する。
図4Aでは、第1の支持基板1Aと活性層1CとBOX膜1BとからなるSOI基板1の活性層1Cをパターニングするためのフォトレジスタ膜2を、フォトリソグラフィ工程によって形成する。
図4Bでは、圧力調整用溝3及び空間部分8の領域外にフォトレジスト膜2を堆積し、当該フォトレジスト膜2をマスクとして、活性層1Cをドライエッチング法にてエッチングして除去した後に、アッシング法によりフォトレジスト膜2を除去する。
図4Cでは、上述したようにパターニングされた活性層1Cに両面テープ4を介して第2の支持基板5を貼り付ける。ここで、両面テープ4は高温剥離タイプのものを使用する。ここで、両面テープ4で貼り付け時に両面テープ4に面するパターニングされた活性層1Cにおいて圧力調整用溝3及び空間部分8が形成される。なお、両面テープ4や後述するサポート基板である第2の支持基板5を貼り付けるときの雰囲気が大気中もしくは真空中であっても当該空間部分8は形成される。
図4Dでは、SOI基板1の第1の支持基板1Aをパターニングするためのフォトレジスタ膜6を、フォトリソグラフィ工程によって形成する。次に、例えばRIE(Reactive Ion Etching)などのドライエッチング技術を用いて、基板装置に例えば半導体装置などを形成するための開口部7を設ける。
図4Eでは、基板装置に高温処理して両面テープ4を剥離させて第2の支持基板5を取り外す。
以上の実施形態に係る基板装置によれば、BOX膜1Bと両面テープ4との間の空間と、ダイシングライン部10とを空間的に接続する圧力調整用溝3を活性層1Cをパターニングすることにより形成する。従って、BOX膜1Bと両面テープ4との間の空間の圧力と、SOIウェーハ20の外部空間の圧力との圧力差を低減できるので、界面に存在するBOX膜1Bへのストレスを低減することができる。従って、SOI基板1の第1の支持基板1Aをエッチングして開口部7を形成する場合においてBOX膜1Bの破れを防止することができる。さらに、周辺に飛び散ったBOX膜1Bの破片がマスクとなって生じるパターンの欠陥の発生を抑制できる。
実施形態のまとめ
第1の態様に係る基板装置の製造方法は、
第1の支持基板上に埋め込み酸化膜を介して活性層が設けられたSOIウェーハの一端から他端まで形成されるダイシングライン部をカットすることにより当該SOIウェーハから切り出されるチップ毎に形成される基板装置の製造方法であって、
上記活性層をパターニングするステップと、
上記パターニングされた活性層に両面テープを介して第2の支持基板を貼り付けるステップと、
上記埋め込み酸化膜と上記両面テープとの間の空間と、上記ダイシングライン部とを空間的に接続する圧力調整用溝を上記活性層に形成するステップとを含むことを特徴とする。
第1の態様に係る基板装置の製造方法は、
第1の支持基板上に埋め込み酸化膜を介して活性層が設けられたSOIウェーハの一端から他端まで形成されるダイシングライン部をカットすることにより当該SOIウェーハから切り出されるチップ毎に形成される基板装置の製造方法であって、
上記活性層をパターニングするステップと、
上記パターニングされた活性層に両面テープを介して第2の支持基板を貼り付けるステップと、
上記埋め込み酸化膜と上記両面テープとの間の空間と、上記ダイシングライン部とを空間的に接続する圧力調整用溝を上記活性層に形成するステップとを含むことを特徴とする。
第2の態様に係る基板装置の製造方法は、第1の態様に係る基板装置の製造方法において、上記第1の支持基板は、シリコン基板であることを特徴とする。
第3の態様に係る基板装置は、
第1の支持基板上に埋め込み酸化膜を介して活性層が設けられたSOIウェーハの一端から他端まで形成されるダイシングライン部をカットすることにより当該SOIウェーハから切り出されるチップ毎に形成される基板装置であって、
上記活性層を形成する空間と、上記ダイシングライン部とを空間的に接続する圧力調整用溝を備えたことを特徴とする。
第1の支持基板上に埋め込み酸化膜を介して活性層が設けられたSOIウェーハの一端から他端まで形成されるダイシングライン部をカットすることにより当該SOIウェーハから切り出されるチップ毎に形成される基板装置であって、
上記活性層を形成する空間と、上記ダイシングライン部とを空間的に接続する圧力調整用溝を備えたことを特徴とする。
第4の態様に係る基板装置は、第3の態様に係る基板装置において、上記第1の支持基板は、シリコン基板であることを特徴とする。
1…SOI基板、
1A…第1の支持基板、
1B…埋め込み酸化膜、
1C…活性層、
2,6…フォトレジスタ膜、
3…圧力調整用溝、
4…両面テープ、
5…第2の支持基板、
7…開口部、
8…空間部分、
10…ダイシングライン部、
20…SOIウェーハ。
1A…第1の支持基板、
1B…埋め込み酸化膜、
1C…活性層、
2,6…フォトレジスタ膜、
3…圧力調整用溝、
4…両面テープ、
5…第2の支持基板、
7…開口部、
8…空間部分、
10…ダイシングライン部、
20…SOIウェーハ。
Claims (4)
- 第1の支持基板上に埋め込み酸化膜を介して活性層が設けられたSOIウェーハの一端から他端まで形成されるダイシングライン部をカットすることにより当該SOIウェーハから切り出されるチップ毎に形成される基板装置の製造方法であって、
上記活性層をパターニングするステップと、
上記パターニングされた活性層に両面テープを介して第2の支持基板を貼り付けるステップと、
上記埋め込み酸化膜と上記両面テープとの間の空間と、上記ダイシングライン部とを空間的に接続する圧力調整用溝を上記活性層に形成するステップとを含むことを特徴とする基板装置の製造方法。 - 上記第1の支持基板は、シリコン基板であることを特徴とする請求項1記載の基板装置の製造方法。
- 第1の支持基板上に埋め込み酸化膜を介して活性層が設けられたSOIウェーハの一端から他端まで形成されるダイシングライン部をカットすることにより当該SOIウェーハから切り出されるチップ毎に形成される基板装置であって、
上記活性層を形成する空間と、上記ダイシングライン部とを空間的に接続する圧力調整用溝を備えたことを特徴とする基板装置。 - 上記第1の支持基板は、シリコン基板であることを特徴とする請求項3記載の基板装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014213683A JP2016082130A (ja) | 2014-10-20 | 2014-10-20 | 基板装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014213683A JP2016082130A (ja) | 2014-10-20 | 2014-10-20 | 基板装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016082130A true JP2016082130A (ja) | 2016-05-16 |
Family
ID=55959159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014213683A Pending JP2016082130A (ja) | 2014-10-20 | 2014-10-20 | 基板装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016082130A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114388721A (zh) * | 2021-12-31 | 2022-04-22 | 昆山梦显电子科技有限公司 | 一种硅基oled显示基板 |
-
2014
- 2014-10-20 JP JP2014213683A patent/JP2016082130A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114388721A (zh) * | 2021-12-31 | 2022-04-22 | 昆山梦显电子科技有限公司 | 一种硅基oled显示基板 |
CN114388721B (zh) * | 2021-12-31 | 2023-12-12 | 昆山梦显电子科技有限公司 | 一种硅基oled显示基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8501579B2 (en) | Process of fabricating chip | |
US7919394B2 (en) | Method for thinning substrate and method for manufacturing circuit device | |
US20120045611A1 (en) | Composite Carrier Structure | |
JP2013008915A (ja) | 基板加工方法及び基板加工装置 | |
US9553022B1 (en) | Method for use in manufacturing a semiconductor device die | |
KR101784655B1 (ko) | 반도체 디바이스 및 방법 | |
US9754832B2 (en) | Semiconductor wafer and method of producing the same | |
JP2012124211A (ja) | 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法 | |
JP2008218832A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
US9064950B2 (en) | Fabrication method for a chip package | |
JP6301565B1 (ja) | マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置 | |
US9613904B2 (en) | Semiconductor structure and manufacturing method thereof | |
JP2016082130A (ja) | 基板装置及びその製造方法 | |
JP6582616B2 (ja) | 半導体チップの製造方法 | |
JP2005353707A (ja) | 半導体基板の分断方法および半導体チップの選択転写方法 | |
JP6186984B2 (ja) | 半導体装置の製造方法 | |
US10515853B1 (en) | Method of wafer dicing | |
TW201545220A (zh) | 半導體結構的製造方法 | |
JP2009140950A (ja) | 半導体装置の製造方法 | |
JP2005294472A (ja) | 半導体装置、半導体ウェーハ、およびこれらの製造方法 | |
CN111180322B (zh) | 切割晶圆的方法 | |
TWI675413B (zh) | 切割晶圓的方法 | |
WO2011052104A1 (ja) | 半導体装置及びその製造方法 | |
CN112786515B (zh) | 一种薄膜器件的加工方法 | |
CN105914135A (zh) | 半导体器件的形成方法 |