JP7474608B2 - 半導体装置の製造方法、および半導体封止体 - Google Patents
半導体装置の製造方法、および半導体封止体 Download PDFInfo
- Publication number
- JP7474608B2 JP7474608B2 JP2020039757A JP2020039757A JP7474608B2 JP 7474608 B2 JP7474608 B2 JP 7474608B2 JP 2020039757 A JP2020039757 A JP 2020039757A JP 2020039757 A JP2020039757 A JP 2020039757A JP 7474608 B2 JP7474608 B2 JP 7474608B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- region
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 91
- 238000004519 manufacturing process Methods 0.000 title claims description 63
- 238000000034 method Methods 0.000 title claims description 38
- 238000005538 encapsulation Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims description 127
- 230000001681 protective effect Effects 0.000 claims description 61
- 238000007789 sealing Methods 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 238000005520 cutting process Methods 0.000 claims description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 239000010970 precious metal Substances 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- 229910000510 noble metal Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000013067 intermediate product Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052740 iodine Inorganic materials 0.000 description 2
- 239000011630 iodine Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 235000011089 carbon dioxide Nutrition 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000011366 tin-based material Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
しかし、製造工程における離型層の保護が十分でないため、製造工程中の衝撃などにより、剥離を行う工程より前の段階で、離型層が破損し、半導体チップや配線がキャリア基板から剥離してしまう恐れがある。
第2の態様によると、半導体封止体は、基板と、前記基板の主面の第1領域に形成された剥離層と、前記主面の前記剥離層よりも上側に形成された配線層と、前記主面の、前記第1領域を含み前記第1領域よりも広い第2領域に、前記配線層の少なくとも一部と接して形成された保護膜と、前記配線層に電気的に接続して配置された半導体素子と、前記配線層の少なくとも一部、および前記半導体素子を封止している封止部材と、を備える。
以下、図1から図6を参照して、第1実施形態による半導体装置50の製造方法について説明する。
図1は、第1実施形態の半導体装置の製造方法において用意するべき、各種の膜が形成された膜付基板1を示す図である。
図2から図6は、膜付基板1上に配線19、23等を形成し、半導体素子27を配置し、封止部材29により封止する等の製造工程を説明する図である。
工程1においては、図1に示した膜付基板1を用意する。図1(a)は膜付基板1の上面図を示し、図1(b)は、図1(a)中のAA線における膜付基板1の断面図を示す。
膜付基板1は、一例としてガラスから成る基板10の一方の面(10m)の所定の領域に、所定の金属層(11~14)および剥離層15が形成されたものである。
基板10の面のうち、金属層(11~14)および剥離層15が形成されている面を、以下では「主面」10mと呼ぶ。
また、基板10の主面10mを基準として基板10から離れる側を、以下では「上側」と呼ぶ。
なお、第1金属層16により遮蔽されるため、本来ならば剥離層15は上面図には現れないが、図1(a)においては理解を容易にするために剥離層15を示している。
また、図1(b)および以降の各図においては、第1層11から第4層14、および剥離層15を明確に示すために、各層の厚さを誇張して描いている。また、基板10の厚さ方向も、厚さ方向と直交する大きさ方向に比べて誇張して描いている。
第2金属層17を構成する第3層13は、一例として銅または銅合金を主成分とする層であり、第4層14は、一例としてニッケルやチタンなどのガラスとの密着性が良好な金属を主成分とする層である。
第1層11から第4層14までは、基板10の主面10mのみでなく、図1(b)に示したように基板10の側面にも形成されていても良い。
また、剥離層15は、基板10の主面10mの全面よりも狭い範囲内の、連続的な1つの領域に形成されていても良い。
以下では、主面10mにおいて剥離層15が形成されている領域を「第1領域」と呼ぶ。上述のように、剥離層15が離散的な複数の領域に形成されている場合には、第1領域も離散的な複数の領域となる。
図1(a)および図1(b)に示した例では、第1金属層16が形成されている第3領域は、基板10の主面10mの全面である。ただし、第3領域は、主面10mの全面より狭くても良く、剥離層15が形成されている第1領域を含んでいれば良い。
図1(a)および図1(b)に示した例のように、第1領域が離散的に複数配置されている場合には、第3領域も、各第1領域を含む離散的な複数の領域であっても良い。
図1(a)に示した例では、第2金属層17が形成されている第4領域は、基板10の主面10mの全面である。ただし、第4領域は、主面10mの全面より狭くても良く、剥離層15が形成されている第1領域を含んでいれば良い。
図1(a)および図1(b)に示した例のように、第1領域が離散的に複数配置されている場合には、第4領域も、各第1領域を含む離散的な複数の領域であっても良い。
なお、図1(a)に符号FC1~FC6で示した破線は、後述する工程8において基板10を切断する際の切断線であり、詳細については工程8を説明する際に説明する。
また、上記の条件に適した、剥離層15等の形成された膜付基板1が販売されていれば、それを購入して、すなわち用意して、使用してもよい。
図2(a)に示したように、用意した膜付基板1の剥離層15よりも上側の第1層11の上に、配線層の一部を構成する下層配線19を形成する。なお、図2(a)においては、図1(b)に示した膜付基板1の断面図のうちの概ね右半分のみを示しているが、膜付基板1の左半分に対しても、同時に以下と同様の工程を行う。
なお、上記で形成した銅またはニッケルを含む下層配線19と、後述する保護膜21との間の密着性を向上させるために、下層配線19の表面を粗面化処理しても良く、下層配線19の表面にシランカップリング材を塗布しても良い。
図2(b)に示したように、膜付基板1上に形成した下層配線19の上面および側面を覆うように、レジスト20を形成する。このために、まず下層配線19の形成された膜付基板1上にレジスト20を塗布またはラミネートし、所定のパターンを露光し現像することにより、レジスト20を下層配線19の上面および側面のみを覆うように残存させる。
図2(c)に示したように、下層配線19の上面および側面を覆って形成されたレジスト20をエッチングマスクとして、第1層11をエッチングしてパターンニングする。以下では、パターンニングされて残存した部分の第1層11を、接触部11aと呼ぶ。
第1層11が金を主成分とする場合には、エッチング液としてヨウ素系のエッチング液を使用する。なお、第2層12がチタンを主成分とする場合には、第2層12はヨウ素系のエッチング液によりエッチングされないため、エッチング処理後も第2層12は残存する。
その後、レジスト20を除去する。
なお、後述するように、第1層11のうちの残存した部分である接触部11aは、完成した半導体装置50の電気接点として機能する部材である。従って、第1層11として金や白金等の貴金属を使用すると、腐食性が高く、耐久性の高い半導体装置50を実現することができる。
図3(a)に示したように、主面10mの上方の、剥離層15の形成されている第1領域を含み、第1領域よりも広い領域に、下層配線19および第2層12を覆う保護膜21を形成する。そして、保護膜21の下層配線19の少なくとも一部に対応する位置に開口21hを形成する。
保護膜21を形成する第2領域は、上述の第1金属層16が形成されている第3領域、または第2金属層17が形成されている第4領域に含まれるものであっても良い。逆に、第3領域、または第4領域は、第2領域に含まれるものであっても良い。
ただし、上述したとおり、第2領域は、剥離層15が形成されている第1領域を含み、第1領域よりも広い領域である。
工程5により保護膜21および開口21hを形成した後に、保護膜21の上面、開口21hの内側面、および下層配線19の露出部に、無電解めっき、またはスパッタにより、銅、または銅チタン合金等の導電体を不図示のシード層として形成する。
開口22hは、主に保護膜21に形成されている開口21hの上方に形成する。一方、開口22aは開口21hとは無関係の位置に形成しても良い。
図3(c)に示したように、図3(b)に示した開口21h、開口22h、および開口22aの内部に、上層配線23を形成する。上層配線23の形成は、図3(b)に示した状態の基板10等をめっき液に浸し、上述の不図示のシード層を電極として、銅めっき、またはニッケルめっき等の電解めっきを行うことにより形成する。
また、レジストパターン22の開口22aの内部に充填された金属は、後述するように位置検出マーク24として機能する。
その後、レジストパターン22を除去し、さらに保護膜21上の上層配線23が形成されなかった部分に形成されている不図示のシード層を除去する。
図4(a)および図4(b)に示したように、保護膜21および配線層(19、23)等が形成された基板10を、図1(a)に示した切断線FC1~FC6に沿って切断する。図4(a)は、保護膜21を切断し、かつ基板10に切れ込みを入れた状態を示しており、図4(b)は、保護膜21および基板10を完全に切断した状態を示している。
図4(c)に示したように、半導体集積回路やLED等の半導体素子27を、その電極端子28を基板10上に形成した配線層(19、23)の上層配線23に、一例としてC4工法(Controlled Collapse Chip Connection)により電気的に接続させて配置する。電極端子28の上層配線23への接続は、はんだ付けにより行っても良い。
図4(c)に示した半導体封止体40は、上述のとおり、基板10の主面10mの第1領域に形成された剥離層15と、剥離層15よりも上側に形成された配線層(19、23)と、第1領域を含み第1領域よりも広い第2領域に配線層(19、23)の少なくとも一部と接して形成された保護膜21と、を有している。
図5(a)および図5(b)に示したように、図4(c)に示した半導体封止体40に対して、切断線HC1~HC6に沿って、封止部材29および保護膜21に切れ込み30を形成する。
図5(a)は、図4(c)に示した半導体封止体40の上面図を示し、図5(b)は、図5(a)におけるB-B線における断面図である。ただし、図5(b)は、半導体封止体40に切れ込み30を形成した、半導体封止体41を示している。
図5(b)に示したように、切れ込み30の最深部が基板10の内部に届いていても良い。
なお、図5(a)に示されている切断線DC1~DC4は、後述する工程13において、それぞれの半導体装置50を分離する際に使用する切断線である。
図6(a)に示したように、工程10にて切れ込み30が形成された半導体封止体41を、封止部材29を真空チャックテーブル等の固定台31に向けて固定する。そして、基板10を剥離層15を境界として機械的に剥離する。機械的な剥離に際しては、半導体封止体41の側面の第2層12と第3層13との境界の近傍にニードルなどを押し込むことで剥離開始点を形成し、その後、基板10を機械的に引き剥がして剥離する。
なお、剥離開始点の形成後に、剥離開始点に水蒸気、アルコール蒸気、ドライアイスなどを吹き付けることにより剥離層15を化学的に劣化させ、機械的な剥離を促進しても良い。
図6(b)は、基板10が剥離された状態を示している。
図6(b)に示した状態では、基板10および剥離層15は除去されているが、保護膜21および接触部11aに接して、表面に第2層12が残存している。そこで、工程12では、この第2層12を除去する。第2層12が上述のようにチタンを主成分とする層である場合には、一例として、四フッ化炭素(CF4)を含むガスによるドライエッチングにより除去する。四フッ化炭素ガスによるドライエッチングを用いると、第2層12の下に形成されている保護膜21、封止部材29への影響が小さいという効果がある。
なお、過酸化水素水、水酸化カリウム、および水を含む混合液を用いたウェットエッチングによりチタンを含む第2層12を除去しても良い。
図6(c)は、固定台31に固定され、第2層12が除去された状態の中間生成物(半導体素子27、保護膜21、封止部材29等)を示している。
図6(c)および図5(a)に示した切断線DC1~DC4に沿って、中間生成物(半導体素子27、保護膜21、封止部材29等)を構成する保護膜21および封止部材29を切断する。これにより、図7に示すように、中間生成物は半導体装置50にそれぞれ分離される。
このため、工程10よりも前に、基板10が剥離層15を境界として剥離してしまうことを防止できる。
変形例1の製造方法は、上述の第1実施形態の製造方法における上述の工程8の基板10および保護膜21の切断において、基板10の主面10mの近傍へのベベル部26の形成を行わない。
変形例1の製造方法においては、一例として、上述の工程8において、保護膜21の切断と基板10の切断とにおいて、同じ厚さのダイシングブレードを有するダイシングソーを使用しても良い。また、保護膜21の切断と基板10の切断とを一度に行っても良い。
工程1で用意する基板10(膜付基板1)が、工程8における基板10の切断に際し、端部に、割れ、または欠けが発生する恐れが無い場合、あるいは、割れ、または欠けが発生しても問題が無い場合には、変形例1の製造方法を使用すると良い。
変形例1の製造方法においては、基板10および保護膜21の切断の工程を簡略化できる。
変形例2の製造方法は、上述の第1実施形態の製造方法において、上述の工程10における封止部材29および保護膜21に対する切れ込み30の形成を行わない。変形例2の製造方法は、工程10以外の各工程は、上述の第1実施形態の製造方法と同一であるため、工程10以外の各工程の説明は省略する。
第1層11から第4層14までの金属層、および剥離層15の材質等の選定により、工程10において基板10および保護膜21に切れ込み30を形成しなくても、工程11における基板10の剥離が十分に可能な場合には、変形例3の製造方法を使用すると良い。
変形例3の製造方法では、上述の第1実施形態の製造方法または各変形例の製造方法の工程6から工程7における上層配線23の形成を、上述の電解めっきに代えて、図3(a)に示した保護膜21の開口21hの内部に、はんだボールを充填することにより行う。
変形例3の製造方法においても、工程7および工程8以外の工程は、上述の第1実施形態の製造方法または各変形例の製造方法と同一であるので、説明は省略する。
変形例4の製造方法は、半導体素子27としてLEDを用いる場合の変形例である。変形例4の製造方法においては、上述の図4(c)を参照して説明した工程9において、封止部材29として光反射性の高い樹脂を使用する。そして、封止部材29によりLEDである半導体素子27を封止した後、LEDの上面が封止部材29から露出するように、封止部材29の上面を研磨する。さらに、研磨により露出したLEDの上面に、蛍光体膜または透明保護膜の少なくとも一方を形成しても良い。
また、上述の第1実施形態の製造方法または各変形例の製造方法においては、基板10はガラスから成るものとしたが、基板10の主成分はガラスでなくても良い。例えば、ステンレス等の金属からなるものであっても良い。
以上の第1の実施形態および各変形例によれば、以下の効果を得られる。
(1)半導体装置50の製造方法は、主面10mの第1領域に剥離層15が形成された基板10を用意すること、基板10の剥離層15よりも上側に、配線層(19、23)を形成すること、主面10mの第1領域を含み第1領域よりも広い第2領域に、配線層(19、23)の少なくとも一部と接する保護膜21を形成すること、半導体素子27を配線層(23)に電気的に接続して配置すること、配線層(19、23)の少なくとも一部、および半導体素子27を封止部材29で封止すること、および、剥離層15を境界として基板10を剥離すること、を備えている。
このような製造方法としたので、剥離層15を境界として基板10を剥離するまでの製造工程の多くにおいて、剥離層15は、周縁部も含めて全て保護膜21に覆われ、化学的および機械的な劣化から保護されている。これにより、基板10を剥離する工程(工程11)の前に、基板10が剥離してしまうことを防止できる。
これにより、基板10を確実に剥離することができる。
Claims (12)
- 主面の第1領域に剥離層が形成された基板を用意すること、
前記基板の前記剥離層よりも上側に、配線層を形成すること、
主面の、前記第1領域を含み前記第1領域よりも広い第2領域に、前記配線層の少なくとも一部と接する保護膜を形成すること、
半導体素子を前記配線層に電気的に接続して配置すること、
前記配線層の少なくとも一部、および前記半導体素子を封止部材で封止すること、および、
前記剥離層を境界として前記基板を剥離すること、
前記基板として、前記主面の前記第1領域を含む第3領域に第1金属層が形成されており、前記剥離層は前記第1金属層よりも前記基板に近い側に形成されている基板を用意すること、
を備え、
前記第1金属層は、前記基板から遠い側に配置され、貴金属を主成分とする第1層と、前記基板に近い側に配置された第2層とを含む、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記封止部材による前記封止の後であって前記基板の前記剥離の前に、
前記主面の前記第1領域内であって、前記半導体素子が配置されていない部分の少なくとも一部において、前記封止部材側から、前記剥離層が露出するまで前記封止部材および前記保護膜に切れ込みを形成すること、
をさらに備える半導体装置の製造方法。 - 請求項1または請求項2に記載の半導体装置の製造方法において、
前記配線層を形成した後であって前記半導体素子を前記配線層に配置する前に、
前記主面の前記第1領域以外の部分の少なくとも一部において、前記保護膜および前記基板を切断すること、
をさらに備える半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第3領域は、前記第1領域よりも広い、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第2層の上側に形成した前記配線層の少なくとも一部を覆うレジストを形成すること、
形成した前記レジストをマスクとして前記第1層をエッチングすること、
をさらに備え、
前記第2層は、前記第1層へのエッチング処理に対する耐性を有する金属からなる、半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記第2層の主成分がチタンであり、
前記剥離層を境界として前記基板を剥離した後に、前記第2層を四フッ化炭素を含むガスによるドライエッチングにより除去する、半導体装置の製造方法。 - 請求項1から請求項6までのいずれか一項に記載の半導体装置の製造方法において、 前記基板として、前記主面の前記第1領域を含む第4領域に第2金属層が形成されており、前記剥離層は前記第2金属層よりも前記基板から遠い側に形成されている基板を用意する、半導体装置の製造方法。
- 請求項7に記載の半導体装置の製造方法において、
前記基板はガラスからなる、半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記第2金属層は、前記基板から遠い側に配置され、銅を主成分とする第3層と、前記基板に接して配置されたニッケルまたはチタンを主成分とする第4層とを含む、半導体装置の製造方法。 - 請求項3を直接または間接的に引用する請求項8または請求項9に記載の半導体装置の製造方法において、
前記切断において、前記基板の切断面の前記主面の近傍にベベル部を形成する、半導体装置の製造方法。 - 請求項1から請求項10までのいずれか一項に記載の半導体装置の製造方法において、 前記保護膜として光を透過する保護膜を使用し、
前記配線層の少なくとも一部の形成と同時に位置検出マークを形成し、
前記基板を前記剥離した後に、前記保護膜を透過した光を用いて前記位置検出マークを検出する、半導体装置の製造方法。 - 基板と、
前記基板の主面の第1領域に形成された剥離層と、
前記主面の前記剥離層よりも上側に形成された配線層と、
前記剥離層と前記配線層との間に形成された第1金属層と、
前記主面の、前記第1領域を含み前記第1領域よりも広い第2領域に、前記配線層の少なくとも一部と接して形成された保護膜と、
前記配線層に電気的に接続して配置された半導体素子と、
前記配線層の少なくとも一部、および前記半導体素子を封止している封止部材と、
を備え、
前記基板は、前記主面の前記第1領域を含む第3領域に前記第1金属層が形成されており、
前記剥離層は、前記第1金属層よりも前記基板に近い側に形成されており、
前記第1金属層は、前記基板から遠い側に配置され、貴金属を主成分とする第1層と、前記基板に近い側に配置された第2層とを含む、半導体封止体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020039757A JP7474608B2 (ja) | 2020-03-09 | 2020-03-09 | 半導体装置の製造方法、および半導体封止体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020039757A JP7474608B2 (ja) | 2020-03-09 | 2020-03-09 | 半導体装置の製造方法、および半導体封止体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021141272A JP2021141272A (ja) | 2021-09-16 |
JP7474608B2 true JP7474608B2 (ja) | 2024-04-25 |
Family
ID=77669667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020039757A Active JP7474608B2 (ja) | 2020-03-09 | 2020-03-09 | 半導体装置の製造方法、および半導体封止体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7474608B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000040773A (ja) | 1998-07-23 | 2000-02-08 | Sony Corp | 樹脂封止型半導体装置とその製造方法 |
JP2007158150A (ja) | 2005-12-07 | 2007-06-21 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2018533848A (ja) | 2015-11-06 | 2018-11-15 | アップル インコーポレイテッドApple Inc. | キャリア超薄型基板 |
JP2019031739A (ja) | 2016-02-29 | 2019-02-28 | 三井金属鉱業株式会社 | キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
JP2019140150A (ja) | 2018-02-06 | 2019-08-22 | アオイ電子株式会社 | 半導体装置の製造方法 |
-
2020
- 2020-03-09 JP JP2020039757A patent/JP7474608B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000040773A (ja) | 1998-07-23 | 2000-02-08 | Sony Corp | 樹脂封止型半導体装置とその製造方法 |
JP2007158150A (ja) | 2005-12-07 | 2007-06-21 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2018533848A (ja) | 2015-11-06 | 2018-11-15 | アップル インコーポレイテッドApple Inc. | キャリア超薄型基板 |
JP2019031739A (ja) | 2016-02-29 | 2019-02-28 | 三井金属鉱業株式会社 | キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
JP2019140150A (ja) | 2018-02-06 | 2019-08-22 | アオイ電子株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021141272A (ja) | 2021-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4994607B2 (ja) | ウエハレベルチップスケールパッケージ製造方法 | |
KR100676493B1 (ko) | 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법 | |
KR100727519B1 (ko) | 반도체장치 및 그 제조방법 | |
JP4373866B2 (ja) | 半導体装置の製造方法 | |
JP4743631B2 (ja) | 半導体装置及びその製造方法 | |
JP2006128625A (ja) | 半導体装置及びその製造方法 | |
JP4121542B1 (ja) | 電子装置の製造方法 | |
US7557017B2 (en) | Method of manufacturing semiconductor device with two-step etching of layer | |
KR100833194B1 (ko) | 반도체 칩의 배선층이 기판에 직접 연결된 반도체 패키지및 그 제조방법 | |
TWI567894B (zh) | 晶片封裝 | |
JP7474608B2 (ja) | 半導体装置の製造方法、および半導体封止体 | |
KR20090123280A (ko) | 반도체 칩 패키지의 제조 방법, 반도체 웨이퍼 및 그 절단방법 | |
JP2006128637A (ja) | 半導体装置及びその製造方法 | |
KR20080036925A (ko) | 반도체 장치 및 그 제조 방법 | |
JP5238985B2 (ja) | 半導体装置の製造方法 | |
JP6607771B2 (ja) | 半導体装置 | |
WO2011081130A1 (ja) | 半導体ウエハ及び半導体装置並びに半導体装置の製造方法 | |
JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
JP4544902B2 (ja) | 半導体装置及びその製造方法 | |
JP4619308B2 (ja) | 半導体装置の製造方法及び支持テープ | |
JP4282514B2 (ja) | 半導体装置の製造方法 | |
JP2010016395A5 (ja) | ||
JP2007095894A (ja) | 半導体装置及びその製造方法 | |
KR100866687B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
KR20220081679A (ko) | 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210514 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210514 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210713 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210812 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7474608 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |