TWI848115B - 封膜晶片的製造方法 - Google Patents

封膜晶片的製造方法 Download PDF

Info

Publication number
TWI848115B
TWI848115B TW109116657A TW109116657A TWI848115B TW I848115 B TWI848115 B TW I848115B TW 109116657 A TW109116657 A TW 109116657A TW 109116657 A TW109116657 A TW 109116657A TW I848115 B TWI848115 B TW I848115B
Authority
TW
Taiwan
Prior art keywords
wafer
sealing
film
component
manufacturing
Prior art date
Application number
TW109116657A
Other languages
English (en)
Other versions
TW202044368A (zh
Inventor
鈴木克彥
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW202044368A publication Critical patent/TW202044368A/zh
Application granted granted Critical
Publication of TWI848115B publication Critical patent/TWI848115B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

[課題]提供一種封膜晶片的製造方法，其可確保元件的電性連接。[解決手段]一種封膜晶片的製造方法，其包含：準備步驟，其在耐熱性的保護構件上黏貼已整齊排列的多個元件晶片的晶片面而形成晶片群；封膜步驟，其在實施準備步驟後，將封膜樹脂供給至元件晶片的背面側與元件晶片之間隙，並以封膜樹脂被覆元件晶片的背面及側面而形成封膜晶圓；以及，封膜分割步驟，其在實施封膜步驟後，基於拍攝封膜晶圓的正面側而得之影像，沿著已填充封膜樹脂的間隙的中央，將封膜晶圓分割成封膜晶片。

Description

封膜晶片的製造方法
本發明係關於封膜晶片的製造方法。
為了保護半導體元件晶片不受外部環境變化的影響，現知一種以封膜樹脂被覆覆蓋的技術。雖有例如BGA（Ball Grid Array，球柵陣列）及CSP（Chip Size Package，晶片級封裝）等，但此等因以引線連接所配備的基板與晶片，故完成的封裝會比晶片大非常多。因此，雖已發明所謂WLCSP（Wafer level Chip Size Package，晶圓級封裝）的封裝，但因只以封膜樹脂被覆具有6面的晶片的其中1面，故覆蓋不充分。
並且，已發明一種工法，其在晶圓的切割道（分割預定線）形成槽，且在晶圓的正面與槽填充封膜樹脂，其後，研削背面，將切割道的封膜樹脂的中央進行裁切，並以封膜樹脂封膜晶片的5面（例如，參照專利文獻1）。 [習知技術文獻] [專利文獻]
[專利文獻1]日本特開2017－022280號公報
[發明所欲解決的課題] 然而，專利文獻1所示之技術具有以下課題：在將元件面側進行封膜後，以封膜樹脂被覆連接於元件的電極之凸塊，會抑制電性連接。
因此，本發明之目的係提供一種封膜晶片的製造方法，其可確保元件的電性連接。
[解決課題的技術手段] 根據本發明，提供一種封膜晶片的製造方法，其具備：準備步驟，其在耐熱性的保護構件黏貼已整齊排列的多個元件晶片的元件面，形成由多個元件晶片所組成的晶片群；封膜步驟，其在實施該準備步驟後，將封膜樹脂供給至元件晶片的背面側與元件晶片之間隙，並以封膜樹脂被覆元件晶片的背面及側面而形成封膜晶圓；以及封膜分割步驟，其在實施該封膜步驟後，基於拍攝封膜晶圓的正面側而得之影像，沿著已填充封膜樹脂的該間隙的中央，將封膜晶圓分割成封膜晶片。
較佳為，該準備步驟包含：槽形成步驟，其在由分割預定線所劃分之正面的多個區域形成有元件的晶圓上，沿著正面的該分割預定線而形成深度超過完工厚度的槽；保護構件黏貼步驟，其在已形成該槽的晶圓的正面黏貼該保護構件；以及研削步驟，其研削晶圓的背面而使該槽露出，且將晶圓分割成元件晶片。
較佳為，該準備步驟包含：薄化步驟，其研削晶圓的背面而薄化至完工厚度，所述晶圓係在由分割預定線所劃分之正面的多個區域形成有元件；以及分割步驟，其沿著該分割預定線分割經薄化的晶圓。
較佳為，所述封膜晶片的製造方法更具備：擴張步驟，其在實施該準備步驟後且實施該封膜步驟前，將該保護構件在面方向進行擴張，而擴張元件晶片彼此的距離。
較佳為，晶圓的外周側面形成為圓弧狀，在該準備步驟中包含修邊步驟，其沿著晶圓的外周緣去除晶圓正面側的該圓弧狀的部分；在該封膜步驟中，以模具將被供給至晶圓背面的封膜樹脂朝向晶圓背面推壓。
較佳為，所述封膜晶片的製造方法，更具備保護構件剝離步驟，其在實施該封膜步驟後，在封膜晶圓的背面側黏貼黏著膠膜，並從封膜晶圓的正面側剝離保護構件；在該封膜分割步驟中，從該封膜晶圓的正面側實施分割加工。
[發明功效] 本發明的封膜晶片的製造方法發揮所謂可確保元件的電性連接之效果。
以下，基於本發明的實施方式，一邊參照圖式一邊詳細地進行說明。並非藉由以下的實施方式所記載之內容而限定本發明。並且，在以下所記載之構成要素中，亦包含本發明所屬技術領域中具有通常知識者可輕易思及者、實質上相同者。再者，以下所記載之構成能適當組合。並且，在不脫離本發明的要旨之範圍內可進行構成的各種省略、取代或變更。
〔第一實施方式〕 基於圖式說明本發明的第一實施方式之封膜晶片的製造方法。圖1係表示藉由第一實施方式之封膜晶片的製造方法所製造之封膜晶片的一例之立體圖。圖2係表示製造成圖1所示之封膜晶片之晶圓的一例之立體圖。圖3係沿著圖2中的III－III線之剖面圖。
如圖1所示，第一實施方式之封膜晶片1包含元件晶片2與封膜樹脂3。如圖2所示，元件晶片2包含基板4、與形成於基板4的正面5之元件6。元件6的表面相當於元件面。因此，元件晶片2在基板4的正面5具備元件面。元件6係IC（Integrated Circuit，積體電路）或LSI（Large Scale Integration，大型積體電路）等電子零件。並且，元件晶片2係在元件6的元件面設置多個未圖示的電極與電極凸塊中之至少一者，所述電極與電極凸塊係用於將元件面連接至未圖示的基板或其他元件晶片。
封膜樹脂3係由具有絶緣性的合成樹脂所構成，且被覆元件晶片2的基板4之背面7與側面8，所述背面7係設置有元件6的正面5的背側，所述側面8係與正面5及背面7相連。在實施方式中，封膜樹脂3被覆全部的側面8。
所述構成的封膜晶片1係圖2所示之晶圓10被分割成元件晶片2，且以封膜樹脂3被覆元件晶片2的基板4之背面7及側面8而製造。製造成元件晶片2之晶圓10係將矽、藍寶石或砷化鎵等作為基板4之圓板狀的半導體晶圓或光元件晶圓。此外，在晶圓10的說明中，對於與元件晶片2共通的部分給予相同符號並進行說明。如圖2所示，晶圓10係在由分割預定線11所劃分之基板4的正面5的多個區域之各個中形成有元件6。
並且，如圖3所示，晶圓10的外周側面12係在外周方向形成為凸的圓弧狀。晶圓10的外周側面12被形成為厚度方向的中央在外周方向最突出的剖面圓弧狀。亦即，在晶圓10的外周緣，環繞全周地形成圓弧狀的部分13。
接著，本發明書說明製造圖1所示之封膜晶片1之封膜晶片的製造方法。圖4係表示第一實施方式之封膜晶片的製造方法的流程之流程圖。
封膜晶片的製造方法係沿著分割預定線11將晶圓10分割成一個個元件晶片2，且以封膜樹脂3被覆元件晶片2的背面7及側面8而製造封膜晶片1的方法。如圖4所示，封膜晶片的製造方法具備：準備步驟ST1、封膜步驟ST2及封膜分割步驟ST3。
（準備步驟） 圖5係示意地表示圖4所示之封膜晶片的製造方法的準備步驟的修邊步驟之側視圖。圖6係示意地表示圖4所示之封膜晶片的製造方法的準備步驟的槽形成步驟之側視圖。圖7係示意地表示圖4所示之封膜晶片的製造方法的準備步驟的保護構件黏貼步驟後的晶圓之剖面圖。圖8係以局部剖面示意地表示圖4所示之封膜晶片的製造方法的準備步驟的研削步驟之側視圖。
準備步驟ST1係以下步驟：在耐熱性的保護構件100黏貼已整齊排列的多個元件晶片2的元件面，形成由經整齊排列的多個元件晶片2所構成之晶片群14（圖9所示）。在第一實施方式中，如圖4所示，準備步驟ST1包含：修邊步驟ST11、槽形成步驟ST12、保護構件黏貼步驟ST13及研削步驟ST14。
（修邊步驟） 修邊步驟ST11係以下步驟：沿著晶圓10的外周緣去除晶圓10的正面5側的圓弧狀的部分13。在第一實施方式中，在修邊步驟ST11中係切割裝置20將晶圓10的背面7側吸引保持在卡盤台21的保持面22。
在修邊步驟ST11中，切割裝置20係將晶圓10的背面7側吸引保持在卡盤台21的保持面22，如圖5所示，一邊使卡盤台21繞著與垂直方向平行的軸心旋轉，一邊使藉由切割單元23的主軸24而旋轉的切割刀片25從晶圓10的正面5側切入外周緣的圓弧狀的部分13至超過完工厚度15（圖1所示）的深度，以去除正面5側的圓弧狀的部分13。修邊步驟ST11若環繞晶圓10的全周從正面5側去除圓弧狀的部分13，則進入槽形成步驟ST12。此外，在研削步驟ST14中，完工厚度15係經薄化的晶圓10的厚度。
（槽形成步驟） 槽形成步驟ST12係以下步驟：在晶圓10上沿著正面5的分割預定線11形成深度超過完工厚度15的槽16。在槽形成步驟ST12中，切割裝置30係將晶圓10的背面7側吸引保持在卡盤台31的保持面32，且以未圖示的攝像單元拍攝晶圓10的正面5並執行對準，所述對準係進行切割單元33的切割刀片35與晶圓10的分割預定線11之對位。
如圖6所示，在槽形成步驟ST12中，切割裝置30係基於對準結果而沿著分割預定線11一邊使晶圓10與切割刀片35相對地移動一邊使切割刀片35從分割預定線11的正面5側切入晶圓10至比完工厚度15更深，而在分割預定線11形成深度超過完工厚度15的槽16。在槽形成步驟ST12中，若切割裝置30在全部的分割預定線11形成槽16，則進入保護構件黏貼步驟ST13。
（保護構件黏貼步驟） 保護構件黏貼步驟ST13係以下步驟：在已形成槽16之晶圓10的正面5黏貼晶圓保護構件亦即保護構件100。在第一實施方式中，保護構件100能使用直徑大於晶圓10外徑的圓板狀且具有耐熱性與可撓性之保護膠膜。此外，所謂耐熱性，係指在封膜步驟ST2中，即使被加熱至以封膜樹脂3被覆元件晶片2的背面7及側面8之際的溫度，物性等亦不會變化。
在第一實施方式中，在保護構件黏貼步驟ST13中係周知的黏貼機將晶圓10及環狀框架101吸引保持在卡盤台的保持面後，如圖7所示，在晶圓10的正面5及環狀框架101黏貼保護構件100。在保護構件黏貼步驟ST13後，如圖7所示，晶圓10透過保護構件100而被支撐在環狀框架101的開口內。在保護構件黏貼步驟ST13中，若在晶圓10的正面5黏貼保護構件100，則進入研削步驟ST14。
（研削步驟） 研削步驟ST14係以下步驟：研削晶圓10的背面7，使槽16露出在背面7側，同時將晶圓10分割成元件晶片2。在第一實施方式中，在研削步驟ST14中係研削裝置40透過保護構件100將晶圓10的正面5側吸引保持在卡盤台41的保持面42，並以夾具部43夾持環狀框架101。在研削步驟ST14中，如圖8所示，研削裝置40一邊使卡盤台41繞著軸心旋轉且從研削水噴嘴44將研削水45供給至晶圓10的背面7，一邊將繞著軸心旋轉的研削單元46的研削磨石47推壓至晶圓10的背面7。
在研削步驟ST14中，研削裝置40從背面7側研削晶圓10，進行薄化，將晶圓10研削至成為完工厚度15。在研削步驟ST14中，因在晶圓10上從正面5側形成有深度超過完工厚度15的槽16，故若研削裝置40將晶圓10薄化至完工厚度15，則槽16會露出在背面7側，晶圓10被分割成一個個元件晶片2。此外，在相鄰的元件晶片2間，形成與槽16的寬度同等的間隙17（圖9所示）。如此，在元件面形成藉由已黏貼保護構件100的多個元件晶片2所構成之晶片群14。在研削步驟ST14中，若將晶圓10薄化至完工厚度15，則結束準備步驟ST1，進入封膜步驟ST2。
（封膜步驟） 圖9係示意地表示圖4所示之封膜晶片的製造方法的封膜步驟之剖面圖。封膜步驟ST2係以下步驟：在實施準備步驟ST1後，將已熔化的封膜樹脂3供給至元件晶片2的背面7側與元件晶片2間之間隙17，並以封膜樹脂3被覆元件晶片2的背面7及側面8而形成封膜晶圓18。此外，封膜晶圓18被形成為比研削步驟ST14後被薄化至完工厚度15的晶圓10更厚且外徑大於晶圓10的圓板狀。
在第一實施方式中，如圖9所示，在封膜步驟ST2中，將保護構件100保持在成形機50的台51之平坦的保持面52上，並以封膜成形用的模具亦即金屬模具53覆蓋已黏貼在保護構件100的全部元件晶片2，金屬模具53係與已黏貼在保護構件100的多個元件晶片2隔開間隔，且內側具有沿著封膜晶圓18的外形之圓筒狀的凹腔54。
在封膜步驟ST2中，在成形機50的未圖示的料斗中投入封膜樹脂3的顆粒，成形機50在加熱汽缸內加熱並熔化顆粒狀的封膜樹脂3，在加熱汽缸內進行混合後，壓出至金屬模具53的凹腔54內。在封膜步驟ST2中，被壓出至凹腔54內且被供給至晶圓10的背面7之封膜樹脂3係藉由成形機50而被推壓往元件晶片2的背面7，在被覆背面7及側面8後，進行硬化。在封膜步驟ST2中，若凹腔54內的封膜樹脂3硬化，則進入封膜分割步驟ST3。除此之外，在封膜步驟ST2中，可使已整齊排列多個元件晶片2的晶片群浸漬於液狀的封膜樹脂而形成封膜樹脂3的層，亦可以薄膜狀的封膜樹脂材料層積已整齊排列多個元件晶片2的晶片群而形成封膜樹脂3的層。
（封膜分割步驟） 圖10係示意地表示圖4所示之封膜晶片的製造方法的封膜分割步驟之剖面圖。封膜分割步驟ST3係以下步驟：在實施封膜步驟ST2後，基於拍攝封膜晶圓18的正面5側而得之影像，沿著已填充封膜樹脂3的間隙17的中央，將封膜晶圓18分割成封膜晶片1。
在封膜分割步驟ST3中，切割裝置60係在卡盤台61的由玻璃等具有透光性的透光材料所構成之圓板狀的透光板62上載置保護構件100的中央部，並在圍繞透光板62的由不鏽鋼等所構成之圓環狀的框體66上載置保護構件100的外緣部，所述中央部係黏貼於多個元件晶片2的正面5側，所述外緣部係黏貼於環狀框架101。在封膜分割步驟ST3中，切割裝置60通過設置在框體66的吸引口67而吸引保持保護構件100的外緣部，並以配置在透光板62下方的攝像單元68通過透光板62拍攝封膜晶圓18的多個元件晶片2的正面5，獲得封膜晶圓18的多個元件晶片2的正面5之影像。
在封膜分割步驟ST3中，切割裝置60係基於封膜晶圓18的多個元件晶片2的正面5之影像而執行對準，所述對準係進行切割單元63的切割刀片65與間隙17的寬度方向的中央之對位。如圖10所示，在封膜分割步驟ST3中，切割裝置60係基於對準結果，一邊沿著分割預定線11使晶圓10與切割刀片65相對地移動，一邊將切割刀片65從封膜樹脂3側亦即背面7側切入間隙17的寬度方向的中央直至到達保護構件100為止，而將封膜晶圓18分割成封膜晶片1。在封膜分割步驟ST3中，若切割裝置60使切割刀片65沿著全部的分割預定線11切入間隙17的中央，且將封膜晶圓18分割成封膜晶片1，則結束。藉由周知的拾取機，從保護構件100拾取被分割成一個個的封膜晶片1。此外，在封膜分割步驟ST3中，是利用比間隙17的寬度更薄的切割刀片65切割封膜晶圓18。
第一實施方式之封膜晶片的製造方法具備：槽形成步驟ST12，其在晶圓10的正面5形成深度超過完工厚度15的槽16；保護構件黏貼步驟ST13，其在晶圓10的正面5黏貼保護構件100；以及研削步驟ST14，其從背面7側將晶圓10薄化至完工厚度15，且所述製造方法係在已黏貼至保護構件100的狀態下將晶圓10分割成一個個元件晶片2。並且，封膜晶片的製造方法具備封膜步驟ST2，其在保護構件100上以封膜樹脂3被覆多個元件晶片2的背面7及側面8。
因此，封膜晶片的製造方法可維持著晶圓10中之元件6彼此的相對位置，而使封膜樹脂3被覆多個元件晶片2的背面7及側面8。其結果，封膜晶片1的製造方法發揮以下效果：可抑制元件面的電極及電極凸塊被封膜樹脂3污染、可確保元件6的電性連接。
並且，第一實施方式之封膜晶片的製造方法因準備步驟ST1具備修邊步驟ST11，其去除晶圓10的正面5側之圓弧狀的部分13，故在研削步驟ST14後，在比最外周的元件晶片2更外周側不會殘留薄化圓弧狀的部分13而形成之刀刃狀的部分。因此，第一實施方式之封膜晶片的製造方法在封膜步驟ST2中，在從晶圓10背面7側推壓封膜樹脂3並進行填充之際，可抑制晶圓外周緣附近的元件晶片2因刀刃狀的部分等而傾斜。其結果，第一實施方式之封膜晶片的製造方法在封膜步驟ST2中，在以封膜樹脂3被覆元件晶片2之際，可抑制元件晶片2受到位置偏移等的不良影響。
並且，第一實施方式之封膜晶片的製造方法因在槽形成步驟ST12中使切割刀片35從背面7側切入，且在封膜分割步驟ST3中使切割刀片65從封膜晶圓18的封膜樹脂3側切入，故可抑制在槽形成步驟ST12及封膜分割步驟ST3中所產生的切割屑附著在元件面。並且，在本發明中，封膜分割步驟ST3亦可對於封膜樹脂3照射具有吸收性或穿透性的波長之雷射光線而實施進行燒蝕加工或形成改質層的加工。
〔第二實施方式〕 基於圖式說明本發明的第二實施方式之封膜晶片的製造方法。圖11係表示第二實施方式之封膜晶片的製造方法的流程之流程圖。圖12係以局部剖面示意地表示圖11所示之封膜晶片的製造方法的準備步驟的薄化步驟之側視圖。圖13係以局部剖面示意地表示圖11所示之封膜晶片的製造方法的準備步驟的分割步驟之側視圖。此外，圖11、圖12及圖13係對於與第一實施方式相同的部分給予相同符號並省略說明。
與第一實施方式同樣地，第二實施方式之封膜晶片的製造方法係製造封膜晶片1的方法。如圖11所示，第二實施方式之封膜晶片的製造方法具備：準備步驟ST1、封膜步驟ST2及封膜分割步驟ST3，準備步驟ST1具備：修邊步驟ST11、薄化步驟ST15及分割步驟ST16。
（薄化步驟） 薄化步驟ST15係以下步驟：研削晶圓10的背面7，將晶圓10薄化至完工厚度15。在第一實施方式中，在薄化步驟ST15中係在修邊步驟ST11後的晶圓10的正面5側黏貼保護構件100，且在保護構件100的外緣部黏貼環狀框架101。在薄化步驟ST15中，研削裝置70係透過保護構件100將修邊步驟ST11後的晶圓10的正面5側吸引保持在卡盤台71的保持面72，並以夾具部73夾持環狀框架101。在薄化步驟ST15中，如圖12所示，研削裝置70一邊使卡盤台71繞著軸心旋轉且從研削水噴嘴74將研削水75供給至晶圓10的背面7，一邊將繞著軸心旋轉的研削單元76的研削磨石77推壓至晶圓10的背面7。
在薄化步驟ST15中，研削裝置70從背面7側研削晶圓10，進行薄化，將晶圓10研削至成為完工厚度15。在薄化步驟ST15中，因晶圓10的圓弧狀的部分13在修邊步驟ST11中從正面5側被去除超過完工厚度15的深度，故若研削裝置70將晶圓10薄化至完工厚度15，則完全地去除圓弧狀的部分13。在薄化步驟ST15中，若將晶圓10薄化至完工厚度15，則進入分割步驟ST16。
（分割步驟） 分割步驟ST16係以下步驟：沿著分割預定線11分割經薄化的晶圓10。在分割步驟ST16中，切割裝置80係透過保護構件100將晶圓10的正面5側吸引保持在卡盤台81的保持面82，並以夾具部84夾持環狀框架101。在分割步驟ST16中，切割裝置80係以紅外線攝影機86從背面7側拍攝晶圓10，檢測分割預定線11並執行對準，所述對準係進行切割單元83的切割刀片85與晶圓10的分割預定線11之對位。
如圖13所示，在分割步驟ST16中，切割裝置80係基於對準結果而沿著分割預定線11一邊使晶圓10與切割刀片85相對地移動一邊使切割刀片85從分割預定線11的背面7側切入晶圓10直至保護構件100為止，將晶圓10分割成一個個元件晶片2。在分割步驟ST16中，若切割裝置80係使切割刀片85切入全部的分割預定線11，將晶圓10分割成一個個元件晶片2，形成元件晶片2間的間隙17，則結束準備步驟ST1，並進入封膜步驟ST2。
第二實施方式之封膜晶片的製造方法具備：薄化步驟ST15，其在晶圓10的正面5側黏貼保護構件100，並將晶圓10薄化至完工厚度15；及分割步驟ST16，其將晶圓10分割成一個個元件晶片2，所述製造方法係在已黏貼至保護構件100的狀態下將晶圓10分割成一個個元件晶片2。其結果，封膜晶片的製造方法可維持著晶圓10中之元件6彼此的相對位置而對多個元件晶片2的背面7及側面8被覆封膜樹脂3，而發揮以下效果：可抑制元件面的電極及電極凸塊被封膜樹脂3污染、可確保元件6的電性連接。
並且，第一實施方式之封膜晶片的製造方法因準備步驟ST1具備修邊步驟ST11，其去除晶圓10的正面5側之圓弧狀的部分13，故在研削步驟ST14後，在比最外周的元件晶片2更外周側不會殘留圓弧狀的部分13被薄化而形成之刀刃狀的部分。其結果，第二實施方式之封膜晶片的製造方法在封膜步驟ST2中，在以封膜樹脂3被覆元件晶片2之際，可抑制元件晶片2受到位置偏移等的不良影響。
並且，第二實施方式之封膜晶片的製造方法因在分割步驟ST16中使切割刀片85從背面7側切入，且在封膜分割步驟ST3中使切割刀片65從封膜晶圓18的封膜樹脂3側切入，故可抑制切割屑附著在元件面。
〔第一變形例〕 基於圖式說明本發明的第一實施方式及第二實施方式的第一變形例之封膜晶片的製造方法。圖14係表示第一實施方式及第二實施方式的第一變形例之封膜晶片的製造方法的流程之流程圖。圖15係示意地表示圖14所示之封膜晶片的製造方法的擴片步驟中將被分割成一個個的多個元件晶片保持在擴張裝置的狀態之剖面圖。圖16係示意地表示擴張圖15所示之保護構件的狀態之剖面圖。圖17係示意地表示使圖16所示之保護構件的元件晶片與環狀框架之間收縮的狀態之剖面圖。此外，圖15、圖16及圖17係對於與第一實施方式及第二實施方式相同的部分給予相同符號並省略說明。
如圖14所示，第一變形例之封膜晶片的製造方法除了保護構件100具有伸縮性、具備擴片步驟ST20以外，係與第一實施方式或第二實施方式相同。擴片步驟ST20係以下步驟：在準備步驟ST1、ST1-2後且實施封膜步驟ST2前，將保護構件100在面方向擴張，擴張元件晶片2間的距離。
在擴片步驟ST20中，在將元件晶片2的背面7側朝向上方的狀態下，擴張裝置90以夾具部91夾持環狀框架101，以保持黏貼在保護構件100的多個元件晶片2。此時，如圖15所示，擴張裝置90係使圓筒狀的擴張鼓輪92抵接在保護構件100的晶圓10與環狀框架101之間的區域，並將保護構件100維持在平坦狀態。擴張鼓輪92具有比環狀框架101的內徑小且比晶圓10的外徑大之內徑及外徑，並被配置在與藉由夾具部91所固定之環狀框架101成為同軸的位置。
在第一變形例中，如圖16所示，在擴片步驟ST20中係擴張裝置90使擴張鼓輪92上升。如此，因保護構件100抵接擴張鼓輪92，故在面方向擴張保護構件100，擴張的結果，保護構件100中放射狀的拉伸力會起作用。
若拉伸力放射狀地作用在保護構件100，則晶圓10會被分割成一個個元件晶片2，因此擴張相鄰的元件晶片2彼此的距離。此外，在第一變形例中，在擴片步驟ST20中雖使擴張鼓輪92上升而擴張保護構件100，但本發明不受限於此，亦可使夾具部91下降，總之，只要使擴張鼓輪92相對於夾具部91上升、使夾具部91相對於擴張鼓輪92下降即可。
在第一變形例中，在擴片步驟ST20中係擴張裝置90將擴張鼓輪92下降的同時，如圖17所示，以加熱單元93加熱由於保護構件100的擴張而在晶圓10與環狀框架101之間產生的保護構件100的鬆弛部，使其收縮。在擴片步驟ST20中，擴張裝置90以加熱單元93加熱在晶圓10與環狀框架101之間所產生的保護構件100的鬆弛部，使其收縮，以維持保護構件100已擴張時的相鄰元件晶片2彼此的距離。擴片步驟ST2中，若擴張裝置90以加熱單元93加熱在晶圓10與環狀框架101之間所產生的保護構件100的鬆弛部，使其收縮，則進入封膜步驟ST2。此外，在本發明中，鬆弛部的去除，除了加熱以外，亦可貼換至小直徑的框架等而消除。
第一變形例之封膜晶片的製造方法因在擴片步驟ST20中藉由擴張已黏貼在晶圓10的保護構件100而擴張相鄰元件晶片2彼此的距離，故可在封膜步驟ST2中輕易地將封膜樹脂3填充至元件晶片2間。其結果，第一變形例之封膜晶片的製造方法，除了第一實施方式及第二實施方式的效果，亦可以適當厚度的封膜樹脂3被覆元件晶片2的側面8。此外，在第一變形例中，在擴片步驟ST20中雖表示使用擴張鼓輪92的例子，但在本發明中，只要將保護構件100在面方向擴張即可，不限於使用具備擴張鼓輪92的擴張裝置90。並且，在本發明中，除了利用切割刀片35的半切斷以外，亦可利用所謂SDBG的手法而形成元件晶片2已整齊排列的晶片群，且可以封膜樹脂3進行被覆，所述SDBG（Stealth Dicing Before Grinding，隱形切割後研削）係對於晶圓10沿著分割預定線11照射具有穿透性的波長的雷射光線，在內部形成改質層（斷裂起點）後，研削背面7。
〔第二變形例〕 基於圖式說明本發明的第一實施方式及第二實施方式的第二變形例之封膜晶片的製造方法。圖18係表示第一實施方式及第二實施方式的第二變形例之封膜晶片的製造方法的流程之流程圖。圖19係示意地表示圖18所示之封膜晶片的製造方法的保護構件剝離步驟後的封膜晶圓等之剖面圖。圖20係以局部剖面示意地表示圖18所示之封膜晶片的製造方法的封膜分割步驟之側視圖。此外，圖18、圖19及圖20係對於與第一實施方式、第二實施方式及第一變形例相同的部分給予相同符號並省略說明。
如圖18所示，第二變形例之封膜晶片的製造方法具備保護構件剝離步驟ST21，除了封膜分割步驟ST3不同以外，係與第一實施方式、第二實施方式或第一變形例相同。此外，在圖18所示的例子中，第二變形例之封膜晶片的製造方法雖具備擴片步驟ST20，但本發明中亦可不具備擴片步驟ST20。
保護構件剝離步驟ST21係以下步驟：在實施封膜步驟ST2後，在封膜晶圓18的背面7側黏貼黏著膠膜110，從封膜晶圓18的正面5側剝離保護構件100。在第二變形例中，如圖19所示，保護構件剝離步驟ST21係在封膜晶圓18的背面7側黏貼直徑大於封膜晶圓18且外緣部已安裝環狀框架111的黏著膠膜110，並剝離保護構件100，進入封膜分割步驟ST3。此外，黏著膠膜110係如保護構件100般可為具備耐熱性與伸縮性者，亦可為不具備者。
在第二變形例中，在封膜分割步驟ST3中係切割裝置60-2透過黏著膠膜110將封膜晶圓18的背面7側吸引保持在卡盤台61-2的保持面62-2，以未圖示的攝像單元拍攝晶圓10的正面5側並執行對準。在第二變形例中，在封膜分割步驟ST3中係如圖20所示，切割裝置60-2實施分割加工，所述分割加工係將切割刀片65從晶圓10的正面5側切入間隙17的寬度方向的中央直至黏著膠膜110為止，並將晶圓10從正面5側分割成一個個元件晶片2。
第二變形例之封膜晶片的製造方法因可維持著晶圓10中之元件6彼此的相對位置而對多個元件晶片2的背面7及側面8被覆封膜樹脂3，故與第一實施方式及第二實施方式同樣地可發揮以下效果：可抑制元件面的電極及電極凸塊被封膜樹脂3污染、可確保元件6的電性連接。
〔第三變形例〕 基於圖式說明本發明的第一實施方式及第二實施方式的第三變形例之封膜晶片的製造方法。圖21係以局部剖面示意地表示第一實施方式的第三變形例之封膜晶片的製造方法的研削步驟之側視圖。圖22係示意地表示第一實施方式的第三變形例之封膜晶片的製造方法的封膜步驟之剖面圖。圖23係以局部剖面示意地表示第二實施方式的第三變形例之封膜晶片的製造方法的薄化步驟之側視圖。
如圖21、圖22及圖23所示，第三變形例之封膜晶片的製造方法除了保護構件120不是具有耐熱性與可撓性的保護膠膜而是由硬質材料所構成之硬基板（hard substrate）以外，係與第一實施方式或第二實施方式相同。此外，圖21、圖22及圖23雖代表性表示第一實施方式或第二實施方式之封膜晶片的製造方法的一部分步驟亦即研削步驟ST14、封膜步驟ST2及薄化步驟ST15，但在其他步驟中保護構件120亦同樣為硬基板。第三變形例之保護構件120形成為比晶圓10及封膜晶圓18更圓板狀，並透過黏著材121被黏貼在晶圓10的正面5。
第三變形例之封膜晶片的製造方法因可維持著晶圓10中之元件6彼此的相對位置而對多個元件晶片2的背面7及側面8被覆封膜樹脂3，故與第一實施方式及第二實施方式同樣地發揮以下效果：可抑制元件面的電極及電極凸塊被封膜樹脂3污染、可確保元件6的電性連接。
此外，本發明並不受限於上述實施方式。亦即，在不脫離本發明的主旨之範圍內可進行各種變形並實施。在第一實施方式及第二實施方式等中，雖使用具有耐熱性的保護構件100，但在本發明中，亦可在準備步驟ST1中對晶圓10的正面黏貼不具有耐熱性的保護構件，在封膜步驟ST2前剝去不具有耐熱性的保護構件後，將具有耐熱性的保護構件100黏貼至晶圓10亦即元件晶片2的正面5。
1:封膜晶片 2:元件晶片 3:封膜樹脂 5:正面 6:元件 7:背面 8:側面 10:晶圓 11:分割預定線 12:外周側面 13:圓弧狀的部分 14:晶片群 15:完工厚度 16:槽 17:間隙 18:封膜晶圓 53:金屬模具（模具） 100:保護構件 110:黏著膠膜 ST1,ST1-2:準備步驟 ST2:封膜步驟 ST3:封膜分割步驟 ST11:修邊步驟 ST12:槽形成步驟 ST13:保護構件黏貼步驟 ST14:研削步驟 ST15:薄化步驟 ST16:分割步驟 ST20:擴片步驟 ST21:保護構件剝離步驟
圖1係表示藉由第一實施方式之封膜晶片的製造方法所製造之封膜晶片的一例之立體圖。 圖2係表示製造成圖1所示之封膜晶片之晶圓的一例之立體圖。 圖3係沿著圖2中的III－III線之剖面圖。 圖4係表示第一實施方式之封膜晶片的製造方法的流程之流程圖。 圖5係示意地表示圖4所示之封膜晶片的製造方法的準備步驟的修邊步驟之側視圖。 圖6係示意地表示圖4所示之封膜晶片的製造方法的準備步驟的槽形成步驟之側視圖。 圖7係示意地表示圖4所示之封膜晶片的製造方法的準備步驟的保護構件黏貼步驟後的晶圓之剖面圖。 圖8係以局部剖面示意地表示圖4所示之封膜晶片的製造方法的準備步驟的研削步驟之側視圖。 圖9係示意地表示圖4所示之封膜晶片的製造方法的封膜步驟之剖面圖。 圖10係示意地表示圖4所示之封膜晶片的製造方法的封膜分割步驟之剖面圖。 圖11係表示第二實施方式之封膜晶片的製造方法的流程之流程圖。 圖12係以局部剖面示意地表示圖11所示之封膜晶片的製造方法的準備步驟的薄化步驟之側視圖。 圖13係以局部剖面示意地表示圖11所示之封膜晶片的製造方法的準備步驟的分割步驟之側視圖。 圖14係表示第一實施方式及第二實施方式的第一變形例之封膜晶片的製造方法的流程之流程圖。 圖15係示意地表示圖14所示之封膜晶片的製造方法的擴片步驟中將被分割成一個個的多個元件晶片保持在擴張裝置的狀態之剖面圖。 圖16係示意地表示擴張圖15所示之保護構件的狀態之剖面圖。 圖17係示意地表示使圖16所示之保護構件的元件晶片與環狀框架之間收縮的狀態之剖面圖。 圖18係表示第一實施方式及第二實施方式的第二變形例之封膜晶片的製造方法的流程之流程圖。 圖19係示意地表示圖18所示之封膜晶片的製造方法的保護構件剝離步驟後的封膜晶圓等之剖面圖。 圖20係以局部剖面示意地表示圖18所示之封膜晶片的製造方法的封膜分割步驟之側視圖。 圖21係以局部剖面示意地表示第一實施方式的第三變形例之封膜晶片的製造方法的研削步驟之側視圖。 圖22係示意地表示第一實施方式的第三變形例之封膜晶片的製造方法的封膜步驟之剖面圖。 圖23係以局部剖面示意地表示第二實施方式的第三變形例之封膜晶片的製造方法的薄化步驟之側視圖。
ST1:準備步驟
ST2:封膜步驟
ST3:封膜分割步驟
ST11:修邊步驟
ST12:槽形成步驟
ST13:保護構件黏貼步驟
ST14:研削步驟

Claims (8)

  1. 一種封膜晶片的製造方法，其從具有圓弧狀的外周緣之晶圓製造封膜晶片，該封膜晶片的製造方法具備：修邊步驟，其沿著該外周緣去除該晶圓的正面側的該圓弧狀的外周緣的圓弧狀的部分；準備步驟，其在耐熱性的保護構件黏貼已整齊排列的多個元件晶片的元件面，形成由多個元件晶片所組成的晶片群；封膜步驟，其在實施該準備步驟後，將封膜樹脂供給至該元件晶片的背面側與該元件晶片之間隙，並以封膜樹脂被覆該元件晶片的該背面及側面而形成封膜晶圓；以及封膜分割步驟，其在實施該封膜步驟後，基於拍攝該封膜晶圓的正面側而得之影像，沿著已填充該封膜樹脂的該間隙的中央，將該封膜晶圓分割成該封膜晶片。
  2. 如請求項1之封膜晶片的製造方法，其中，該準備步驟包含：槽形成步驟，其在由分割預定線所劃分之該正面的多個區域形成有元件的該晶圓上，沿著正面的該分割預定線而形成深度超過完工厚度的槽；保護構件黏貼步驟，其在已形成該槽的該晶圓的該正面黏貼該保護構件；以及研削步驟，其研削該晶圓的該背面而使該槽露出，且將該晶圓分割成該元件晶片。
  3. 如請求項1之封膜晶片的製造方法，其中，在該準備步驟中包含：薄化步驟，其研削該晶圓的該背面而薄化至完工厚度，該晶圓係在由分割預定線所劃分之該正面的多個該區域形成有元件；以及分割步驟，其沿著該分割預定線分割經薄化的該晶圓。
  4. 一種封膜晶片的製造方法，其從具有圓弧狀的外周緣之晶圓製造封膜晶片，該封膜晶片的製造方法具備： 修邊步驟，其沿著該外周緣去除該晶圓的正面側的該圓弧狀的外周緣的圓弧狀的部分；準備步驟，其在耐熱性的保護構件黏貼已整齊排列的多個元件晶片的元件面，形成由多個元件晶片所組成的晶片群；封膜步驟，其在實施該準備步驟後，將封膜樹脂供給至該元件晶片的背面側與該元件晶片之間隙，並以封膜樹脂被覆該元件晶片的該背面及側面而形成封膜晶圓；以及封膜分割步驟，其在實施該封膜步驟後，基於拍攝該封膜晶圓的正面側而得之影像，沿著已填充該封膜樹脂的該間隙的中央，將該封膜晶圓分割成該封膜晶片，該封膜晶片的製造方法，其更具備：擴張步驟，其在實施該準備步驟後且實施該封膜步驟前，將該保護構件在面方向進行擴張，而擴張該元件晶片彼此的距離。
  5. 如請求項1之封膜晶片的製造方法，其中，在該封膜步驟中，以模具將被供給至該多個元件晶片的該背面的該封膜樹脂朝向該多個元件晶片的該背面推壓。
  6. 一種封膜晶片的製造方法，其從具有圓弧狀的外周緣之晶圓製造封膜晶片，該封膜晶片的製造方法具備：修邊步驟，其沿著該外周緣去除該晶圓的正面側的該圓弧狀的外周緣的圓弧狀的部分；準備步驟，其在耐熱性的保護構件黏貼已整齊排列的多個元件晶片的元件面，形成由多個元件晶片所組成的晶片群；封膜步驟，其在實施該準備步驟後，將封膜樹脂供給至該元件晶片的背面側與該元件晶片之間隙，並以封膜樹脂被覆該元件晶片的該背面及側面而形成封膜晶圓；以及封膜分割步驟，其在實施該封膜步驟後，基於拍攝該封膜晶圓的正面側而得之影像，沿著已填充該封膜樹脂的該間隙的中央，將該封膜晶圓分割成該封膜晶片，該封膜晶片的製造方法，其更具備： 保護構件剝離步驟，其在實施該封膜步驟後，在該封膜晶圓的背面側黏貼黏著膠膜，並從該封膜晶圓的正面側剝離保護構件；在該封膜分割步驟中，從該封膜晶圓的正面側進行分割加工。
  7. 如請求項3之封膜晶片的製造方法，其中，該保護構件由可撓性材料所構成。
  8. 如請求項3之封膜晶片的製造方法，其中，該保護構件由硬質材料所構成。
TW109116657A 2019-05-24 2020-05-20 封膜晶片的製造方法 TWI848115B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019098076A JP7334063B2 (ja) 2019-05-24 2019-05-24 モールドチップの製造方法
JP2019-098076 2019-05-24

Publications (2)

Publication Number Publication Date
TW202044368A TW202044368A (zh) 2020-12-01
TWI848115B true TWI848115B (zh) 2024-07-11

Family

ID=73052616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109116657A TWI848115B (zh) 2019-05-24 2020-05-20 封膜晶片的製造方法

Country Status (7)

Country Link
US (1) US11205580B2 (zh)
JP (1) JP7334063B2 (zh)
KR (1) KR20200135161A (zh)
CN (1) CN111987004A (zh)
DE (1) DE102020206406A1 (zh)
SG (1) SG10202004669XA (zh)
TW (1) TWI848115B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4182766A4 (en) * 2020-07-17 2024-06-26 SeekOps Inc. AAS WORK EXERCISE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100311223A1 (en) * 2009-06-05 2010-12-09 Chun Jung Hwan Method Of Dicing Wafer Using Plasma
US20170032981A1 (en) * 2015-07-27 2017-02-02 Semtech Corporation Semiconductor Device and Method of Encapsulating Semiconductor Die

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5718005B2 (ja) 2010-09-14 2015-05-13 日東電工株式会社 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP6557081B2 (ja) 2015-07-13 2019-08-07 株式会社ディスコ ウエーハの加工方法
JP6636377B2 (ja) * 2016-04-08 2020-01-29 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
KR20230066116A (ko) * 2016-06-30 2023-05-12 린텍 가부시키가이샤 반도체 가공용 시트
JP6738687B2 (ja) * 2016-08-25 2020-08-12 株式会社ディスコ パッケージウエーハの加工方法
JP2018032777A (ja) * 2016-08-25 2018-03-01 株式会社ディスコ パッケージデバイスチップの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100311223A1 (en) * 2009-06-05 2010-12-09 Chun Jung Hwan Method Of Dicing Wafer Using Plasma
US20170032981A1 (en) * 2015-07-27 2017-02-02 Semtech Corporation Semiconductor Device and Method of Encapsulating Semiconductor Die

Also Published As

Publication number Publication date
JP2020194826A (ja) 2020-12-03
KR20200135161A (ko) 2020-12-02
US20200373172A1 (en) 2020-11-26
US11205580B2 (en) 2021-12-21
CN111987004A (zh) 2020-11-24
SG10202004669XA (en) 2020-12-30
TW202044368A (zh) 2020-12-01
DE102020206406A1 (de) 2020-11-26
JP7334063B2 (ja) 2023-08-28

Similar Documents

Publication Publication Date Title
JP6325279B2 (ja) ウエーハの加工方法
JP4791843B2 (ja) 接着フィルム付きデバイスの製造方法
TWI713976B (zh) 處理晶圓的方法
TWI849524B (zh) 生產襯底的方法以及生產襯底的系統
TW201941287A (zh) 處理晶圓的方法
TW201822267A (zh) 晶圓的加工方法
JP6283531B2 (ja) ウエーハの加工方法
TWI848115B (zh) 封膜晶片的製造方法
US10199253B2 (en) Method for manufacturing semiconductor devices through peeling using UV-ray
TWI779024B (zh) 加工方法
JP6298699B2 (ja) ウェーハの加工方法
JP7241580B2 (ja) ウエーハの加工方法
CN115440580A (zh) 晶片的加工方法
JP6537414B2 (ja) ウエーハの加工方法
JP7304775B2 (ja) ウェーハの加工方法
KR20230091018A (ko) 웨이퍼의 가공 방법
JP7386745B2 (ja) デバイスチップの製造方法
JP7550635B2 (ja) デバイスチップの製造方法
JP2010239030A (ja) 半導体ウエハの加工方法
JP2023135423A (ja) ウエーハの加工方法
JP2024101316A (ja) 被加工物の処理方法
JP2019197806A (ja) 被加工物の加工方法
JP2022054894A (ja) ウェーハの加工方法
JP2019197807A (ja) 被加工物の加工方法
JP2022079241A (ja) ウェーハの加工方法