KR20230091018A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20230091018A
KR20230091018A KR1020220167240A KR20220167240A KR20230091018A KR 20230091018 A KR20230091018 A KR 20230091018A KR 1020220167240 A KR1020220167240 A KR 1020220167240A KR 20220167240 A KR20220167240 A KR 20220167240A KR 20230091018 A KR20230091018 A KR 20230091018A
Authority
KR
South Korea
Prior art keywords
wafer
sheet
laser processing
processing method
protective film
Prior art date
Application number
KR1020220167240A
Other languages
English (en)
Inventor
나오코 야마모토
아츠시 쿠보
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20230091018A publication Critical patent/KR20230091018A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

(과제) 웨이퍼 1매당의 디바이스의 수를 증가시킬 수 있는 웨이퍼의 가공 방법을 제공하는 것이다. (해결 수단) 웨이퍼의 가공 방법은, 표면의 교차하는 복수의 분할 예정 라인으로 구획된 영역에 각각 디바이스가 형성된 웨이퍼의 가공 방법으로서, 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저 빔을 웨이퍼의 표면에 조사하여 분할 예정 라인을 따른 레이저 가공 홈을 형성하는 레이저 가공 홈 형성 단계(1002)와, 레이저 가공 홈 형성 단계(1002)를 실시한 후, 웨이퍼의 이면으로부터 절삭 블레이드를 레이저 가공 홈에 도달하는 깊이로 절입시키면서 절삭 블레이드로 웨이퍼를 분할 예정 라인을 따라 절삭하여 웨이퍼를 분할하는 다이싱 단계(1005)를 구비한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은, 표면의 교차하는 복수의 분할 예정 라인으로 구획된 영역에 각각 디바이스가 형성된 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스의 특성 향상을 위해, SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어지는 저유전률 절연체 피막(Low-k막)을 층간 절연막으로서 이용한 반도체 디바이스가 널리 시장에 유통되고 있다. 또한, 웨이퍼의 분할 예정 라인에 디바이스의 검사용으로 TEG(test element group)라고 불리는 금속 패턴이 형성되어 있는 반도체 웨이퍼도 널리 이용되고 있다.
반도체 웨이퍼를 분할 예정 라인을 따라 절삭 블레이드로 절삭함으로써 개개의 반도체 디바이스가 형성되지만, 이들 Low-k막이나 TEG를 절삭 블레이드로 절삭하면 Low-k막이 박리되거나, TEG에 의해 절삭 블레이드가 클로깅(clogging), 덜링(dulling) 등에 의해 가공 품질이 악화된다고 하는 문제가 있다.
따라서, 레이저 빔을 조사하여 Low-k막이나 TEG를 절단하고, 반도체 웨이퍼를 절삭 블레이드로 절삭하는 가공 방법(예를 들어, 특허문헌 1 참조)이 널리 채용되고 있다.
특허문헌 1: 일본 공개특허공보 2005-64231호
그러나, 특허문헌 1에 나타난 가공 방법에서는, 절삭 블레이드로 형성하는 절삭 홈보다 폭이 넓은 레이저 가공 홈을 형성할 필요가 있으며, 즉, 반도체 웨이퍼의 분할 예정 라인의 폭을 절삭 홈의 폭보다 넓게 형성할 필요가 있었다. 이 때문에, 특허문헌 1에 나타난 가공 방법에서는, 1매의 반도체 웨이퍼로 형성할 수 있는 반도체 디바이스의 수가 적어져 버린다는 문제가 있어, 개선이 절실하다.
본 발명의 목적은, 웨이퍼 1매당의 디바이스의 수를 증가시킬 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
상술한 과제를 해결하여, 목적을 달성하기 위해서, 본 발명의 웨이퍼의 가공 방법은, 표면의 교차하는 복수의 분할 예정 라인으로 구획된 영역에 각각 디바이스가 형성된 웨이퍼의 가공 방법으로서, 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저 빔을 웨이퍼의 상기 표면에 조사하여 상기 분할 예정 라인을 따른 레이저 가공 홈을 형성하는 레이저 가공 홈 형성 단계와, 상기 레이저 가공 홈 형성 단계를 실시한 후, 웨이퍼의 이면으로부터 절삭 블레이드를 상기 레이저 가공 홈에 도달하는 깊이로 절입시키면서 상기 절삭 블레이드로 웨이퍼를 상기 분할 예정 라인을 따라 절삭하여 웨이퍼를 분할하는 다이싱 단계를 구비하는 것을 특징으로 한다.
상기 웨이퍼의 가공 방법에 있어서, 상기 레이저 가공 홈 형성 단계를 실시한 후, 또한, 상기 다이싱 단계를 실시하기 전에, 웨이퍼의 상기 표면에 시트를 부착하여 상기 레이저 가공 홈에 상기 시트를 충전하는 시트 배치 단계를 구비하고, 상기 다이싱 단계에서는, 상기 절삭 블레이드와 웨이퍼가 접촉하는 가공점에 절삭액을 공급하면서 상기 절삭 블레이드로 웨이퍼를 절삭해도 좋다.
상기 웨이퍼의 가공 방법에 있어서, 상기 레이저 가공 홈 형성 단계를 실시하기 전에 웨이퍼의 상기 표면에 보호막을 형성하는 보호막 형성 단계를 구비하고, 상기 시트 배치 단계에서는, 상기 보호막 상에 상기 시트를 부착하고, 상기 다이싱 단계를 실시한 후에, 웨이퍼의 상기 이면에 테이프를 부착함과 함께 웨이퍼의 상기 표면으로부터 상기 시트를 제거하는 전사 단계와, 상기 전사 단계를 실시한 후, 상기 보호막을 제거하는 보호막 제거 단계를 더 포함해도 좋다.
상기 웨이퍼의 가공 방법에 있어서, 상기 다이싱 단계에서는, 상기 절삭 블레이드를 상기 시트를 완전 절단하지 않는 깊이로 절입시켜도 좋다.
상기 웨이퍼의 가공 방법에 있어서, 상기 시트는 풀층을 갖지 않고, 상기 시트 배치 단계에서는 상기 시트를 가열하여 웨이퍼의 상기 표면에 상기 시트를 부착해도 좋다.
본 발명은, 웨이퍼 1매당의 디바이스의 수를 증가시킬 수 있다고 하는 효과를 발휘한다.
도 1은, 실시 형태 1에 관련된 웨이퍼의 가공 방법의 가공 대상의 웨이퍼의 사시도이다.
도 2는, 실시 형태 1에 관련된 웨이퍼의 가공 방법의 흐름을 도시하는 흐름도이다.
도 3은, 도 2에 도시되는 웨이퍼의 가공 방법의 보호막 형성 단계를 일부 단면에서 모식적으로 도시하는 측면도이다.
도 4는, 도 2에 도시되는 웨이퍼의 가공 방법의 보호막 형성 단계 후의 웨이퍼의 주요부를 모식적으로 도시하는 단면도이다.
도 5는, 도 2에 도시되는 웨이퍼의 가공 방법의 레이저 가공 홈 형성 단계를 모식적으로 일부 단면으로 도시하는 측면도이다.
도 6은, 도 2에 도시되는 웨이퍼의 가공 방법의 레이저 가공 홈 형성 단계 후의 웨이퍼의 주요부를 모식적으로 도시하는 단면도이다.
도 7은, 도 2에 도시되는 웨이퍼의 가공 방법의 보호막 제거 단계를 일부 단면에서 모식적으로 도시하는 측면도이다.
도 8은, 도 2에 도시되는 웨이퍼의 가공 방법의 시트 배치 단계에 있어서 웨이퍼의 표면에 부착되는 시트인 보호 테이프의 주요부를 모식적으로 도시하는 단면도이다.
도 9는, 도 2에 도시되는 웨이퍼의 가공 방법의 시트 배치 형성 단계 후의 웨이퍼를 모식적으로 도시하는 사시도이다.
도 10은, 도 2에 도시되는 웨이퍼의 가공 방법의 다이싱 단계를 일부 단면에서 모식적으로 도시하는 측면도이다.
도 11은, 도 2에 도시되는 웨이퍼의 가공 방법의 다이싱 단계 후의 웨이퍼의 주요부를 모식적으로 도시하는 단면도이다.
도 12는, 실시 형태 2에 관련된 웨이퍼의 가공 방법의 흐름을 도시하는 흐름도이다.
도 13은, 도 12에 도시되는 웨이퍼의 가공 방법의 시트 배치 형성 단계 후의 웨이퍼를 모식적으로 도시하는 사시도이다.
도 14는, 도 13에 도시되는 웨이퍼의 주요부를 모식적으로 도시하는 단면도이다.
도 15는, 도 12에 도시되는 웨이퍼의 가공 방법의 다이싱 단계 후의 웨이퍼의 주요부를 모식적으로 도시하는 단면도이다.
도 16은, 도 12에 도시되는 웨이퍼의 가공 방법의 웨이퍼 이면 세정 단계를 일부 단면에서 모식적으로 도시하는 측면도이다.
도 17은, 도 12에 도시되는 웨이퍼의 가공 방법의 전사 단계 후의 웨이퍼를 모식적으로 도시하는 사시도이다.
도 18은, 도 12에 도시되는 웨이퍼의 가공 방법의 보호막 제거 단계를 일부 단면에서 모식적으로 도시하는 측면도이다.
본 발명을 실시하기 위한 형태(실시 형태)에 대하여, 도면을 참조하면서 상세하게 설명한다. 이하의 실시 형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또한, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절히 조합하는 것이 가능하다. 또한, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 다양한 생략, 치환 또는 변경을 행할 수 있다.
<실시 형태 1>
본 발명의 실시 형태 1에 관련된 웨이퍼의 가공 방법을 도면에 기초하여 설명한다. 도 1은, 실시 형태 1에 관련된 웨이퍼의 가공 방법의 가공 대상의 웨이퍼의 사시도이다. 도 2는, 실시 형태 1에 관련된 웨이퍼의 가공 방법의 흐름을 도시하는 흐름도이다.
실시 형태 1에 관련된 가공 방법은, 도 1에 도시되는 웨이퍼(1)의 가공 방법이다. 실시 형태 1에 관련된 가공 방법의 가공 대상의 웨이퍼(1)는, 실리콘, 사파이어, 갈륨비소, 또는 SiC(탄화규소) 등 등을 기판(2)으로 하는 원판형의 반도체 웨이퍼나 광 디바이스 웨이퍼 등이다. 웨이퍼(1)는, 표면(3)에 교차하는 복수의 분할 예정 라인(4)이 설정되고, 표면(3)의 분할 예정 라인(4)으로 격자형으로 구획된 영역에 각각 디바이스(5)가 형성되어 있다.
디바이스(5)는, 예를 들면, IC(Integrated Circuit), 또는 LSI(Large Scale Integration) 등의 집적 회로, CCD(Charge Coupled Device), 또는 CMOS(Complementary Metal Oxide Semiconductor) 등의 이미지 센서, 또는 메모리(반도체 기억 장치) 등이다.
실시 형태 1에 있어서, 웨이퍼(1)는, 도 1에 도시되는 바와 같이, 기판(2) 상에 유기막인 디바이스층(6)을 갖고 있다. 디바이스층(6)은, SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막 또는 탄소 함유 산화실리콘(SiOCH)으로 이루어진 저유전률 절연체 피막(이하, Low-k막이라고 부름)과, 도전성의 금속 패턴이나 금속막을 포함하여 구성된 회로층을 구비한다.
Low-k막은, 회로층과 적층되어, 디바이스(5)를 형성한다. 회로층은, 디바이스(5)의 회로를 구성한다. 이 때문에, 디바이스(5)는, 기판(2) 상에 적층된 디바이스층(6)의 서로 적층된 Low-k막과, Low-k막 사이에 적층된 회로층에 의해 구성되기도 한다. 분할 예정 라인(4)에서는, 디바이스층(6)은, TEG(Test Elementary Group)를 제외하고, 기판(2) 상에 적층된 Low-k막에 의해 구성된다.
또한, 실시 형태 1에 있어서, 웨이퍼(1)는, 분할 예정 라인(4)에 도시하지 않는 TEG가 형성되어 있다. TEG는, 디바이스(5)에 발생하는 설계 상이나 제조 상의 문제를 찾아내기 위한 평가용의 소자이다. Low-k막과 같은 디바이스층(6) 및 TEG는, 웨이퍼(1)가 표면(3) 측으로부터 절삭 블레이드로 절삭되면, 기판(2)으로부터 박리되기 쉽다.
실시 형태 1에 관련된 웨이퍼의 가공 방법은, 상술한 구성의 웨이퍼(1)를 분할 예정 라인(4)을 따라 개개의 디바이스(5)로 분할하는 방법이다. 실시 형태 1에 관련된 웨이퍼의 가공 방법은, 도 2에 도시되는 바와 같이, 보호막 형성 단계(1001)와, 레이저 가공 홈 형성 단계(1002)와, 보호막 제거 단계(1003)와, 시트 배치 단계(1004)와, 다이싱 단계(1005)를 구비한다.
(보호막 형성 단계)
도 3은, 도 2에 도시되는 웨이퍼의 가공 방법의 보호막 형성 단계를 일부 단면에서 모식적으로 도시하는 측면도이다. 도 4는, 도 2에 도시되는 웨이퍼의 가공 방법의 보호막 형성 단계 후의 웨이퍼의 주요부를 모식적으로 도시하는 단면도이다.
보호막 형성 단계(1001)는, 레이저 가공 홈 형성 단계(1002)를 실시하기 전에 웨이퍼(1)의 표면(3)에 도 3에 도시하는 보호막 피복 장치(20)가 보호막(25)(도 4에 도시함)을 형성하는 단계이다. 또한, 실시 형태 1에 있어서, 보호막 형성 단계(1001)에서는, 웨이퍼(1)의 표면(3)의 이면측의 이면(7)에 웨이퍼(1)보다 대직경인 점착 테이프(10)을 부착하고, 점착 테이프(10)의 외주 가장자리에 환형의 환형 프레임(11)을 부착하여, 환형 프레임(11)에 의해 웨이퍼(1)를 지지한다.
실시 형태 1에 있어서, 보호막 형성 단계(1001)에서는, 보호막 피복 장치(20)가, 웨이퍼(1)의 이면(7) 측을 점착 테이프(10)을 통해 스피너 테이블(21)의 유지면에 흡인 유지하고, 환형 프레임(11)을 스피너 테이블(21)의 주위에 설치된 클램프부(22)로 클램프한다. 보호막 형성 단계(1001)에서는, 보호막 피복 장치(20)가, 도 3에 도시되는 바와 같이, 스피너 테이블(21)을 축심 둘레로 회전시킴과 함께, 수용성 수지 공급 노즐(23)로부터 수용성 수지(24)를 웨이퍼(1)의 표면(3)의 중앙에 적하한다.
적하된 수용성 수지(24)는, 스피너 테이블(21)의 회전에 의해 발생하는 원심력에 의해, 웨이퍼(1)의 표면(3) 상을 중심 측으로부터 외주 측을 향해 흘러가, 웨이퍼(1)의 표면(3)의 전체면에 도포된다.
또한, 수용성 수지(24)는, 예를 들면, 폴리비닐알코올(polyvinyl alcohol: PVA), 또는 폴리비닐피롤리돈(Polyvinylpyrrolidone:PVP) 등의 수용성 수지이다. 보호막 형성 단계(1001)에서는, 웨이퍼(1)의 표면(3)의 전체면에 도포된 수용성 수지(24)를 경화함으로써, 도 4에 도시하는 바와 같이, 웨이퍼(1)의 표면(3)의 전체면을 피복하는 수용성의 보호막(25)을 형성한다. 또한, 도 3은, 디바이스층(6)을 생략하고 있다.
(레이저 가공 홈 형성 단계)
도 5는, 도 2에 도시되는 웨이퍼의 가공 방법의 레이저 가공 홈 형성 단계를 모식적으로 일부 단면으로 도시하는 측면도이다. 도 6은, 도 2에 도시되는 웨이퍼의 가공 방법의 레이저 가공 홈 형성 단계 후의 웨이퍼의 주요부를 모식적으로 도시하는 단면도이다.
레이저 가공 홈 형성 단계(1002)는, 도 5에 도시하는 레이저 가공 장치(30)가 웨이퍼(1)에 대하여 흡수성을 갖는 파장의 레이저 빔(33)을 웨이퍼(1)의 표면(3)에 조사하여 분할 예정 라인(4)을 따른 레이저 가공 홈(35)(도 6에 도시함)을 형성하는 단계이다. 실시 형태 1에 있어서, 레이저 가공 홈 형성 단계(1002)에서는, 레이저 가공 장치(30)가 웨이퍼(1)의 이면(7) 측을 점착 테이프(10)을 통해 척 테이블(31)의 유지면에 흡인 유지하고, 환형 프레임(11)을 척 테이블(31)의 주위에 설치된 도시하지 않는 클램프부로 클램프한다.
레이저 가공 홈 형성 단계(1002)에서는, 레이저 가공 장치(30)가, 척 테이블(31)과 레이저 빔 조사 유닛(32)을 분할 예정 라인(4)을 따라 상대적으로 이동시키면서, 도 5에 도시하는 바와 같이, 레이저 빔 조사 유닛(32)으로부터 분할 예정 라인(4)에 웨이퍼(1)의 기판(2)에 대하여 흡수성을 갖는 파장의 레이저 빔(33)을 표면(3) 측으로부터 보호막(25) 너머로 조사한다. 또한, 실시 형태 1에 있어서, 레이저 가공 홈 형성 단계(1002)에서는, 레이저 가공 장치(30)가, 집광점을 각 분할 예정 라인(4)의 표면(3)의 미리 정해진 위치인 폭 방향의 중앙에 설정하여, 레이저 빔(33)을 조사한다.
레이저 가공 홈 형성 단계(1002)에서는, 레이저 빔(33)이 웨이퍼(1)에 대하여 흡수성을 갖는 파장을 갖기 때문에, 도 6에 도시하는 바와 같이, 분할 예정 라인(4) 상의 디바이스층(6) 및 기판(2)에 어블레이션 가공을 실시하여, 분할 예정 라인(4) 상의 디바이스층(6)을 분단하고, 기판(2)에 도달하는 레이저 가공 홈(35)을 분할 예정 라인(4)을 따라 형성한다. 레이저 가공 홈 형성 단계(1002)에서는, 모든 분할 예정 라인(4)에 레이저 가공 홈(35)을 형성한다.
또한, 실시 형태 1에서는, 레이저 가공 홈(35)을 분할 예정 라인(4)의 미리 정해진 위치인 폭 방향의 중앙에 형성한다. 또한, 레이저 가공 홈 형성 단계(1002)에 있어서, 레이저 빔(33)을 웨이퍼(1)에 조사하여, 레이저 가공 홈(35)을 형성할 때에, 데브리를 발생한다. 발생한 데브리는, 보호막(25)에 부착된다.
(보호막 제거 단계)
도 7은, 도 2에 도시되는 웨이퍼의 가공 방법의 보호막 제거 단계를 일부 단면에서 모식적으로 도시하는 측면도이다. 보호막 제거 단계(1003)는, 웨이퍼(1)의 표면(3)으로부터 보호막(25)을 제거하는 단계이다.
보호막 제거 단계(1003)에서는, 세정 장치(40)가, 웨이퍼(1)의 이면(7) 측을 점착 테이프(10)을 통해 스피너 테이블(41)의 유지면에 흡인 유지하고, 환형 프레임(11)을 스피너 테이블(41)의 주위에 설치된 클램프부(42)로 클램프한다. 보호막 제거 단계(1003)에서는, 세정 장치(40)가, 도 7에 도시하는 바와 같이, 스피너 테이블(41)을 축심 둘레로 회전시킨 상태로, 세정액 공급 노즐(43)로부터 순수로 이루어지는 세정액(44)을 웨이퍼(1)의 표면(3)의 중앙에 공급한다. 웨이퍼(1)의 표면(3)에 공급된 세정액(44)이, 스피너 테이블(41)의 회전에 의해 발생하는 원심력에 의해서, 웨이퍼(1)의 표면(3) 상을 중심 측으로부터 외주 측을 향해서 흘러 웨이퍼(1)의 표면(3)을 세정하여, 데브리와 함께 보호막(25)을 웨이퍼(1)의 표면(3) 상으로부터 제거한다. 또한, 도 7은, 디바이스층(6)을 생략하고 있다.
(시트 배치 단계)
도 8은, 도 2에 도시되는 웨이퍼의 가공 방법의 시트 배치 단계에 있어서 웨이퍼의 표면에 부착되는 시트인 보호 테이프의 주요부를 모식적으로 도시하는 단면도이다. 도 9는, 도 2에 도시되는 웨이퍼의 가공 방법의 시트 배치 단계 후의 웨이퍼를 모식적으로 도시하는 사시도이다.
시트 배치 단계(1004)는, 레이저 가공 홈 형성 단계(1002)를 실시한 후, 또한, 다이싱 단계(1005)를 실시하기 전에, 웨이퍼(1)의 표면(3)에 시트인 도 8에 도시하는 보호 테이프(12)를 부착하여 레이저 가공 홈(35)에 보호 테이프(12)의 일부를 충전하는 단계이다. 실시 형태 1에 있어서, 시트 배치 단계(1004)에서는, 도 8에 도시하는 바와 같이, 기재층(121)과, 기재층(121)에 적층된 풀층(122)을 구비하는 보호 테이프(12)를 시트로 하여 웨이퍼(1)의 표면(3)에 부착한다.
기재층(121)은, 가요성과 비점착성의 수지로 구성되어 있다. 풀층(122)은 가요성과 점착성의 수지로 구성되어 있다. 실시 형태 1에 있어서, 풀층(122)의 두께(123)(도 8에 도시함)는, 레이저 가공 홈(35)의 표면(3)으로부터의 깊이(36)(도 6에 도시함)보다 깊다.
시트 배치 단계(1004)에서는, 도 9에 도시하는 바와 같이, 웨이퍼(1)보다 대직경인 원판형의 보호 테이프(12)의 풀층(122)을 웨이퍼(1)의 표면(3)에 부착하고, 보호 테이프(12)의 외측 가장자리부에 환형의 환형 프레임(13)을 부착하여, 환형 프레임(13)에 의해 웨이퍼(1)를 지지함과 함께, 이면(7)으로부터 점착 테이프(10)을 박리한다. 실시 형태 1에 있어서, 시트 배치 단계(1004)에서는, 보호 테이프(12)를 웨이퍼(1)의 표면(3)에 압박하여, 보호 테이프(12)의 일부인 풀층(122)을 레이저 가공 홈(35) 내에 충전한다.
(다이싱 단계)
도 10은, 도 2에 도시되는 웨이퍼의 가공 방법의 다이싱 단계를 일부 단면에서 모식적으로 도시하는 측면도이다. 도 11은, 도 2에 도시되는 웨이퍼의 가공 방법의 다이싱 단계 후의 웨이퍼의 주요부를 모식적으로 도시하는 단면도이다.
다이싱 단계(1005)는, 레이저 가공 홈 형성 단계(1002)를 실시한 후, 도 10에 도시하는 절삭 장치(50)가, 웨이퍼(1)의 이면(7)으로부터 절삭 블레이드(54)를 레이저 가공 홈(35)에 도달하는 깊이로 절입시키면서 절삭 블레이드(54)로 웨이퍼(1)를 분할 예정 라인(4)을 따라 절삭하여 웨이퍼(1)를 분할하는 단계이다. 다이싱 단계(1005)에서는, 절삭 장치(50)가, 웨이퍼(1)의 표면(3) 측을 보호 테이프(12)를 통해 척 테이블(51)의 유지면에 흡인 유지하고, 환형 프레임(13)을 척 테이블(51)의 주위에 설치된 클램프부(52)로 클램프한다.
다이싱 단계(1005)에서는, 절삭 장치(50)가, 웨이퍼(1)의 이면(7) 측으로부터 적외선 카메라로 촬상 또는, 웨이퍼(1)의 표면(3) 측을 보호 테이프(12) 및 척 테이블(51) 너머로 촬상하여, 절삭 유닛(53)의 절삭 블레이드(54)와 분할 예정 라인(4)과의 위치 맞춤을 행하는 얼라인먼트를 수행한다. 다이싱 단계(1005)에서는, 절삭 장치(50)가, 도 10에 도시하는 바와 같이, 척 테이블(51)과 절삭 블레이드(54)를 분할 예정 라인(4)을 따라 상대적으로 이동시키면서, 절삭 블레이드(54)와 웨이퍼(1)가 접촉하는 가공점에 도시하지 않는 절삭액을 공급하면서 절삭 블레이드(54)를 레이저 가공 홈(35)에 도달하고 척 테이블(51)의 유지면에 도달하지 않는 깊이로 웨이퍼(1)의 분할 예정 라인(4)의 미리 정해진 위치인 폭 방향의 중앙에 절입시켜, 절삭 블레이드(54)로 웨이퍼(1)를 절삭한다.
실시 형태 1에 있어서, 다이싱 단계(1005)에서는, 절삭 장치(50)가 절삭 블레이드(54)를 웨이퍼(1)의 기판(2)의 두께보다 얕게 또한 보호 테이프(12)에 도달하지 않는 깊이로 웨이퍼(1)에 절입시킨다. 이와 같이, 다이싱 단계(1005)에서는, 절삭 블레이드(54)를 보호 테이프(12)를 완전 절단하지 않는 깊이로 절입시킨다.
그러면, 다이싱 단계(1005)에서는, 절삭 블레이드(54)가 상술한 깊이로 분할 예정 라인(4)의 폭 방향의 중앙에 절입되기 때문에, 도 11에 도시하는 바와 같이, 절삭 블레이드(54)의 절삭에 의해 형성되는 절삭 홈(55)의 바닥에 레이저 가공 홈(35)이 노출되고, 절삭 홈(55)과 레이저 가공 홈(35)에 의해 분할 예정 라인(4)이 분할된다. 다이싱 단계(1005)에서는, 모든 분할 예정 라인(4)을 절삭 블레이드(54)로 절삭하여, 모든 분할 예정 라인(4)에 절삭 홈(55)을 형성함과 함께, 웨이퍼(1)를 개개의 디바이스(5)로 분할하여, 웨이퍼의 가공 방법을 종료한다. 또한, 도 10은, 풀층(122)을 생략하고 있다. 또한, 개개로 분할된 디바이스(5)는, 보호 테이프(12)의 풀층(122)으로부터 픽업된다.
이상 설명한 실시 형태 1에 관련된 웨이퍼의 가공 방법은, 웨이퍼(1)의 표면(3)에 레이저 빔(33)을 조사하여, 레이저 가공 홈(35)을 형성하고, 웨이퍼(1)의 이면(7)으로부터 절삭 블레이드(54)로 분할 예정 라인(4)을 절삭하기 때문에, 웨이퍼(1)의 분할 예정 라인(4)의 폭을 절삭 홈(55)의 폭과 동등하게 할 수 있다.
이 때문에, 실시 형태 1에 관련된 웨이퍼의 가공 방법은, TEG나 디바이스층(6)이 형성된 웨이퍼(1)라도, 표면(3)에 레이저 빔(33)을 조사하여 레이저 가공 홈(35)을 형성한 후에, 레이저 가공 홈(35) 사이를 절삭하는 종래의 가공 방법보다 분할 예정 라인(4)의 폭을 억제할 수 있다. 그 결과, 실시 형태 1에 관련된 웨이퍼의 가공 방법은, TEG나 디바이스층(6)이 형성된 웨이퍼(1)라도, 웨이퍼(1), 1매당의 디바이스(5)의 수를 증가시킬 수 있다고 하는 효과를 발휘한다.
통상, 가공 방법은, 레이저 가공 홈 형성 단계(1002)에 있어서 웨이퍼(1)의 표면(3)에 레이저 빔(33)을 조사한 후, 이면(7)으로부터 절삭 블레이드(54)로 절삭하면, 절삭 시의 절삭 부스러기를 포함한 절삭액이 레이저 가공 홈(35)을 통하여 웨이퍼(1)의 표면(3) 측에 침입하여, 웨이퍼(1)의 표면(3)을 오염시키는 경우가 있다. 이 웨이퍼(1)의 표면(3) 측의 오염은, 절삭 후에 노출되어 있는 웨이퍼(1)의 이면(7) 측을 세정해도 제거할 수 없다. 또한, 웨이퍼(1)의 표면(3) 측의 오염은, 절삭 후에 전사하여 표면(3)의 세정을 시도했다고 해도 절삭 후에 절삭액이 증발하여 오염이 웨이퍼(1)의 표면(3)에 고착되어 버리기 때문에, 세정으로는 제거되지 않는다.
그러나, 실시 형태 1에 관련된 웨이퍼의 가공 방법은, 시트 배치 단계(1004)에 있어서, 레이저 가공 홈(35) 내에 보호 테이프(12)의 풀층(122)을 충전해 두기 때문에, 다이싱 단계(1005)에 있어서, 절삭 부스러기를 포함한 절삭액이 웨이퍼(1)의 표면(3) 측으로 돌아 들어가, 표면(3)에 부착되는 것을 억제할 수 있다.
또한, 실시 형태 1에 관련된 웨이퍼의 가공 제어 방법은, 레이저 가공 홈 형성 단계(1002) 전의 보호막 형성 단계(1001)에 있어서, 웨이퍼(1)의 표면(3)에 보호막(25)을 형성하기 때문에, 레이저 빔(33)을 조사했을 때에 생기는 데브리가 웨이퍼(1)의 표면(3)에 부착되는 것을 억제할 수 있다.
< 실시 형태 2 >
실시 형태 2에 관련된 웨이퍼의 가공 방법을 도면에 기초하여 설명한다. 도 12는, 실시 형태 2에 관련된 웨이퍼의 가공 방법의 흐름을 도시하는 흐름도이다. 도 13은, 도 12에 도시되는 웨이퍼의 가공 방법의 시트 배치 단계 후의 웨이퍼를 모식적으로 도시하는 사시도이다. 도 14는, 도 13에 도시되는 웨이퍼의 주요부를 모식적으로 도시하는 단면도이다. 도 15는, 도 12에 도시되는 웨이퍼의 가공 방법의 다이싱 단계 후의 웨이퍼의 주요부를 모식적으로 도시하는 단면도이다. 도 16은, 도 12에 도시되는 웨이퍼의 가공 방법의 웨이퍼 이면 세정 단계를 일부 단면에서 모식적으로 도시하는 측면도이다. 도 17은, 도 12에 도시되는 웨이퍼의 가공 방법의 전사 단계 후의 웨이퍼를 모식적으로 도시하는 사시도이다. 도 18은, 도 12에 도시되는 웨이퍼의 가공 방법의 보호막 제거 단계를 일부 단면에서 모식적으로 도시하는 측면도이다.
또한, 도 12, 도 13, 도 14, 도 15, 도 16, 도 17 및 도 18은, 실시 형태 1 과 동일 부분에 동일 부호를 붙이고 설명을 생략한다. 실시 형태 2에 관련된 웨이퍼의 가공 방법은, 도 12에 도시되는 바와 같이, 보호막 형성 단계(1001)와, 레이저 가공 홈 형성 단계(1002)와, 시트 배치 단계(1004)와, 다이싱 단계(1005)와, 웨이퍼 이면 세정 단계(1010)와, 전사 단계(1011)와, 보호막 제거 단계(1003)를 구비한다. 실시 형태 2에 관련된 웨이퍼의 가공 방법은, 보호막 형성 단계(1001)와, 레이저 가공 홈 형성 단계(1002)는, 실시 형태 1과 동일하다.
실시 형태 2에 관련된 웨이퍼의 가공 방법의 시트 배치 단계(1004)는, 실시 형태 1과 마찬가지로, 레이저 가공 홈 형성 단계(1002)를 실시한 후, 또한, 다이싱 단계(1005)를 실시하기 전에, 웨이퍼(1)의 표면(3)에 시트인 도 13에 도시되는 수지 시트(14)를 부착하여 레이저 가공 홈(35)에 수지 시트(14)의 일부를 충전하는 단계이다. 또한, 실시 형태 2에 있어서, 시트 배치 단계(1004)에서는, 도 14에 도시하는 바와 같이, 기재층(141)만을 가지고, 점착성의 풀층을 갖지 않는 수지 시트(14)를 시트로 하여 웨이퍼(1)의 표면(3)에 보호막(25)을 통해 부착한다.
기재층(141)은, 가요성과 비점착성의 열가소성 수지로 구성되어 있다. 기재층(141), 즉, 수지 시트(14)를 구성하는 열가소성 수지는, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르계의 수지, 폴리에틸렌, 폴리프로필렌, 폴리스티렌 등의 폴리올레핀계의 수지로 구성된다.
실시 형태 2에 있어서, 시트 배치 단계(1004)에서는, 웨이퍼(1)보다 대직경인 가열한 유지 테이블에 웨이퍼(1)의 이면(7)과 환형 프레임(15)을 재치하고, 웨이퍼(1)의 표면(3)과 환형 프레임(15)에 웨이퍼(1)보다 대직경인 원판형의 수지 시트(14)를 재치한다. 실시 형태 2에 있어서, 시트 배치 단계(1004)에서는, 웨이퍼(1)를 통해 수지 시트(14)를 가열하면서 롤러에 의해 수지 시트(14)를 웨이퍼(1)에 압박하면서 수지 시트(14)를 연화시켜, 도 13에 도시되는 바와 같이, 수지 시트(14)를 웨이퍼(1)의 표면(3)에 보호막(25)을 통해 열 압착하고, 수지 시트(14)의 외측 가장자리부에 환형의 환형 프레임(15)을 열 압착한다. 실시 형태 2에 있어서, 시트 배치 단계(1004)는, 점착 테이프(10)을 웨이퍼(1)의 이면(7)으로부터 박리한다.
또한, 실시 형태 2에 있어서, 시트 배치 단계(1004)에서는, 수지 시트(14)를 웨이퍼(1)에 압박하면서 수지 시트(14)를 가열하기 때문에, 도 14에 도시하는 바와 같이, 수지 시트(14)의 일부를 레이저 가공 홈(35) 내에 충전한다. 이와 같이, 실시 형태 2에 있어서, 시트 배치 단계(1004)에서는, 수지 시트(14)를 가열하여, 보호막(25) 상에 수지 시트(14)를 부착함으로써, 웨이퍼(1)의 표면(3)에 수지 시트(14)를 부착한다.
또한, 실시 형태 2에 있어서, 시트 배치 단계(1004)에서는, 수지 시트(14)의 가열 온도가 수지 시트(14)의 융점을 초과하면 수지 시트(14)의 형상을 유지할 수 없게 될 우려가 있기 때문에, 수지 시트(14)를 연화점 이상이며 또한 융점 이하의 온도로 가열하는 것이 바람직하다. 또한, 가열 시, 열원이 수지 시트(14)의 융점보다 높게 온도로 설정되어 있어도 좋다.
실시 형태 2에 있어서, 시트 배치 단계(1004)에서는, 수지 시트(14)를 융점보다 20℃ 낮은 온도 이상이며 또한 융점 이하의 온도로 가열하는 것이 바람직하다. 예를 들면, 실시 형태 2에 있어서, 시트 배치 단계(1004)에서는, 수지 시트(14)가 폴리에틸렌테레프탈레이트에 의해 구성되는 경우, 240℃ 이상이고 또한 260℃ 이하의 온도로 수지 시트(14)를 가열하는 것이 바람직하고, 수지 시트(14)가 폴리에틸렌나프탈레이트에 의해 구성되는 경우, 245℃ 이상이고 또한 265℃ 이하의 온도로 수지 시트(14)를 가열하는 것이 바람직하고, 수지 시트(14)가 폴리프로필렌에 의해 구성되는 경우, 145℃ 이상이고 또한 165℃ 이하의 온도로 수지 시트(14)를 가열하는 것이 바람직하고, 수지 시트(14)가 폴리스티렌에 의해 구성되는 경우, 220℃ 이상이고 또한 240℃ 이하의 온도로 수지 시트(140)를 가열하는 것이 바람직하다.
또한, 본 발명에 있어서, 시트 배치 단계(1004)에서는, 상온의 유지 테이블에 웨이퍼(1)의 이면(7)과 환형 프레임(15)을 재치하고, 웨이퍼(1)의 표면(3)과 환형 프레임(15)에 웨이퍼(1)보다 대직경인 원판형의 수지 시트(14)를 재치하여, 소정 온도로 가열한 히터 롤러로 수지 시트(14)를 압박하면서 수지 시트(14) 상에서 히터 롤러를 전동시킴으로써 열 압착하여도 좋다. 또한, 본 발명에 있어서, 시트 배치 단계(1004)에서는, 수지 시트(14)를 웨이퍼(1)에 밀착시킨 후, 히트 건에 의한 온풍 분사나 램프 등에 의한 가열로 수지 시트(14)를 웨이퍼(1)에 열 압착하여도 좋다.
또한, 본 발명에 있어서, 시트 배치 단계(1004)에서는, 실시 형태 1과 마찬가지로, 시트로서 보호 테이프(12)를 웨이퍼(1)의 표면(3)에 부착해도 좋다.
실시 형태 2에 관련된 웨이퍼의 가공 방법의 다이싱 단계(1005)는, 실시 형태 1과 마찬가지로, 레이저 가공 홈 형성 단계(1002)를 실시한 후, 웨이퍼(1)의 이면(7)으로부터 절삭 블레이드(54)를 분할 예정 라인(4)의 미리 정해진 위치인 폭 방향의 중앙에 레이저 가공 홈(35)에 도달하는 깊이로 절입시키면서 절삭 블레이드(54)로 웨이퍼(1)를 분할 예정 라인(4)을 따라 절삭하여 웨이퍼(1)를 분할하는 단계이다. 또한, 실시 형태 2에 관련된 웨이퍼의 가공 방법의 다이싱 단계(1005)에서는, 실시 형태 1과 마찬가지로, 절삭 블레이드(54)와 웨이퍼(1)가 접촉하는 가공점에 절삭액을 공급하면서 절삭 블레이드(54)로 웨이퍼(1)를 절삭한다.
실시 형태 2에 있어서, 다이싱 단계(1005)에서는, 절삭 장치(50)가 절삭 블레이드(54)를 레이저 가공 홈(35)에 도달하고, 기판(2)의 두께보다 얕으며, 수지 시트(14)에 도달하지 않는 깊이로 웨이퍼(1)에 절입시킨다. 이와 같이, 실시 형태 2에서, 다이싱 단계(1005)에서는, 절삭 블레이드(54)를 수지 시트(14)를 완전 절단하지 않는 깊이로 절입시킨다.
그러면, 다이싱 단계(1005)에서는, 절삭 블레이드(54)가 상술한 깊이로 분할 예정 라인(4)의 폭 방향의 중앙에 절입되기 때문에, 도 15에 도시하는 바와 같이, 절삭 블레이드(54)의 절삭에 의해 형성되는 절삭 홈(55)의 바닥에 레이저 가공 홈(35)이 노출되고, 절삭 홈(55)과 레이저 가공 홈(35)에 의해 분할 예정 라인(4)이 분할된다. 다이싱 단계(1005)에서는, 모든 분할 예정 라인(4)을 절삭 블레이드(54)로 절삭하고, 모든 분할 예정 라인(4)에 절삭 홈(55)을 형성하여, 웨이퍼(1)를 개개의 디바이스(5)로 분할한다.
웨이퍼 이면 세정 단계(1010)는, 다이싱 단계(1005) 후, 웨이퍼(1)의 이면(7)을 세정하는 단계이다. 웨이퍼 이면 세정 단계(1010)에서는, 세정 장치(60)가, 웨이퍼(1)의 표면(3) 측을 수지 시트(14)를 통해 스피너 테이블(61)의 유지면에 흡인 유지하고, 환형 프레임(15)을 스피너 테이블(61)의 주위에 설치된 클램프부(62)로 클램프한다. 웨이퍼 이면 세정 단계(1010)에서는, 세정 장치(60)가, 도 16에 도시하는 바와 같이, 스피너 테이블(61)을 축심 둘레로 회전시킨 상태로, 세정액 공급 노즐(63)로부터 순수로 이루어지는 세정액(64)을 웨이퍼(1)의 이면(7)의 중앙에 공급한다. 웨이퍼(1)의 이면(7)에 공급된 세정액(64)이, 스피너 테이블(61)의 회전에 의해 발생하는 원심력에 의해, 웨이퍼(1)의 이면(7) 상을 중심 측으로부터 외주 측을 향하여 흘러 웨이퍼(1)의 이면(7)을 세정하여, 절삭 부스러기 등을 웨이퍼(1)의 이면(7) 상으로부터 제거한다. 또한, 도 16은, 디바이스층(6)을 생략하고 있다.
전사 단계(1011)는, 다이싱 단계(1005)를 실시한 후에, 웨이퍼(1)의 이면(7)에 도 17에 도시하는 테이프(16)를 부착함과 함께 웨이퍼(1)의 표면(3)으로부터 수지 시트(14)를 제거하는 단계이다. 전사 단계(1011)에서는, 보호 테이프(12)와 마찬가지로, 기재층과, 기재층에 적층된 풀층을 구비하는 테이프(16)를 웨이퍼(1)의 이면(7)에 부착한다.
전사 단계(1011)에서는, 도 17에 도시하는 바와 같이, 웨이퍼(1)보다 대직경인 원판형의 테이프(17)의 풀층을 웨이퍼(1)의 이면(7)에 부착함과 함께, 테이프(17)의 외측 가장자리부에 환형의 환형 프레임(18)을 부착하여, 환형 프레임(18)에 의해 웨이퍼(1)를 지지함과 함께, 표면(3) 측으로부터 수지 시트(14)를 박리한다. 또한, 본 발명에서는, 테이프(17)는, 수지 시트(14)와 마찬가지로 기재층만을 갖고, 풀층을 갖지 않는 것이어도 좋다.
실시 형태 2에 관련된 웨이퍼의 가공 방법의 보호막 제거 단계(1003)는, 전사 단계(1011)를 실시한 후, 웨이퍼(1)의 표면(3)으로부터 보호막(25)을 제거하는 단계이다. 보호막 제거 단계(1003)에서는, 세정 장치(40)가, 웨이퍼(1)의 이면(7) 측을 테이프(17)를 통해 스피너 테이블(41)의 유지면에 흡인 유지하고, 환형 프레임(18)을 클램프부(42)로 클램프하여, 도 18에 도시되는 바와 같이, 실시 형태 1과 마찬가지로, 데브리와 함께 보호막(25)을 웨이퍼(1)의 표면(3) 상으로부터 제거한다. 또한, 도 18은, 디바이스층(6)을 생략하고 있다.
실시 형태 2에 관련된 웨이퍼의 가공 방법은, 웨이퍼(1)의 표면(3)에 레이저 빔(33)을 조사하여, 레이저 가공 홈(35)을 형성함과 함께, 웨이퍼(1)의 이면(7)으로부터 절삭 블레이드(54)로 분할 예정 라인(4)을 절삭하기 때문에, 실시 형태 1과 마찬가지로, 웨이퍼(1), 1매당의 디바이스(5)의 수를 증가시킬 수 있다고 하는 효과를 발휘한다.
또한, 실시 형태 2에 관련된 웨이퍼의 가공 방법은, 시트 배치 단계(1004)에 있어서, 레이저 가공 홈(35) 내에 수지 시트(14)의 일부를 충전해 두기 때문에, 다이싱 단계(1005)에 있어서, 절삭 부스러기를 포함한 절삭액이 웨이퍼(1)의 표면(3) 측으로 돌아 들어가, 표면(3)에 부착되는 것을 억제할 수 있다.
또한, 실시 형태 2에 관련된 웨이퍼의 가공 제어 방법은, 레이저 가공 홈 형성 단계(1002) 전의 보호막 형성 단계(1001)에 있어서, 웨이퍼(1)의 표면(3)에 보호막(25)을 형성하기 때문에, 데브리가 웨이퍼(1)의 표면(3)에 부착되는 것을 억제할 수 있다.
또한, 실시 형태 2에 관련된 웨이퍼의 가공 방법은, 다이싱 단계(1005)에 있어서, 보호막(25)을 잔존시켜 놓기 때문에, 절삭 중에 웨이퍼(1)의 표면(3) 측에 오염이 부착될 우려를 더욱 저감할 수 있고, 또한, 전사 단계(1011)에 있어서 오염이 웨이퍼(1)의 표면(3)에 부착될 우려도 억제할 수 있다.
또한, 실시 형태 2에 관련된 웨이퍼의 가공 방법은, 시트 배치 단계(1004)에 있어서 실시 형태 1과 마찬가지로 보호 테이프(12)를 웨이퍼(1)의 표면(3)에 부착할 때에는, 보호막(25)을 통해 보호 테이프(12)를 표면(3)에 부착하기 때문에, 보호 테이프(12)의 풀층(122)의 일부가 웨이퍼(1)의 표면(3)에 부착되어, 잔존할 우려를 억제할 수 있다.
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 다양하게 변형하여 실시할 수 있다. 또한, 본 발명에서는, 실시 형태 1에 관련된 웨이퍼의 가공 방법의 시트 배치 단계(1004)에 있어서, 시트로서 실시 형태 2에 나타낸 수지 시트(14)를 웨이퍼(1)의 표면(3)에 부착해도 좋다.
1 웨이퍼
3 표면
4 분할 예정 라인
5 디바이스
7 이면
12 보호 테이프(시트)
14 수지 시트(시트)
17 테이프
25 보호막
35 레이저 가공 홈
54 절삭 블레이드
1001 보호막 형성 단계
1002 레이저 가공 홈 형성 단계
1003 보호막 제거 단계
1004 시트 배치 단계
1005 다이싱 단계
1011 전사 단계

Claims (5)

  1. 표면의 교차하는 복수의 분할 예정 라인으로 구획된 영역에 각각 디바이스가 형성된 웨이퍼의 가공 방법으로서,
    웨이퍼에 대하여 흡수성을 갖는 파장의 레이저 빔을 웨이퍼의 상기 표면에 조사하여 상기 분할 예정 라인을 따른 레이저 가공 홈을 형성하는 레이저 가공 홈 형성 단계와,
    상기 레이저 가공 홈 형성 단계를 실시한 후, 웨이퍼의 이면으로부터 절삭 블레이드를 상기 레이저 가공 홈에 도달하는 깊이로 절입시키면서 상기 절삭 블레이드로 웨이퍼를 상기 분할 예정 라인을 따라 절삭하여 웨이퍼를 분할하는 다이싱 단계를 구비하는, 웨이퍼의 가공 방법.
  2. 제1항에 있어서,
    상기 레이저 가공 홈 형성 단계를 실시한 후, 또한, 상기 다이싱 단계를 실시하기 전에, 웨이퍼의 상기 표면에 시트를 부착하여 상기 레이저 가공 홈에 상기 시트를 충전하는 시트 배치 단계를 구비하고,
    상기 다이싱 단계에서는, 상기 절삭 블레이드와 웨이퍼가 접촉하는 가공점에 절삭액을 공급하면서 상기 절삭 블레이드로 웨이퍼를 절삭하는 것인, 웨이퍼의 가공 방법.
  3. 제2항에 있어서,
    상기 레이저 가공 홈 형성 단계를 실시하기 전에 웨이퍼의 상기 표면에 보호막을 형성하는 보호막 형성 단계를 구비하고,
    상기 시트 배치 단계에서는, 상기 보호막 상에 상기 시트를 부착하고,
    상기 다이싱 단계를 실시한 후에, 웨이퍼의 상기 이면에 테이프를 부착함과 함께 웨이퍼의 상기 표면으로부터 상기 시트를 제거하는 전사 단계와,
    상기 전사 단계를 실시한 후, 상기 보호막을 제거하는 보호막 제거 단계를 더 구비하는, 웨이퍼의 가공 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 다이싱 단계에서는, 상기 절삭 블레이드를 상기 시트를 완전 절단하지 않는 깊이로 절입시키는 것인, 웨이퍼의 가공 방법.
  5. 제2항 또는 제3항에 있어서,
    상기 시트는 풀층을 갖지 않고,
    상기 시트 배치 단계에서는 상기 시트를 가열하여 웨이퍼의 상기 표면에 상기 시트를 부착하는 것인, 웨이퍼의 가공 방법.
KR1020220167240A 2021-12-15 2022-12-05 웨이퍼의 가공 방법 KR20230091018A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021203413A JP2023088588A (ja) 2021-12-15 2021-12-15 ウェーハの加工方法
JPJP-P-2021-203413 2021-12-15

Publications (1)

Publication Number Publication Date
KR20230091018A true KR20230091018A (ko) 2023-06-22

Family

ID=86723012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220167240A KR20230091018A (ko) 2021-12-15 2022-12-05 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP2023088588A (ko)
KR (1) KR20230091018A (ko)
CN (1) CN116264187A (ko)
TW (1) TW202326844A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064231A (ja) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064231A (ja) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法

Also Published As

Publication number Publication date
JP2023088588A (ja) 2023-06-27
CN116264187A (zh) 2023-06-16
TW202326844A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
JP4471632B2 (ja) ウエーハの加工方法
KR102177678B1 (ko) 웨이퍼의 가공 방법
JP5259121B2 (ja) レーザー加工方法を用いた半導体装置の製造方法
JP2017107921A (ja) ウエーハの加工方法
JP2005142398A (ja) 半導体ウエーハの分割方法
JP6189208B2 (ja) ウエーハの加工方法
JP2018113281A (ja) 樹脂パッケージ基板の加工方法
US10083867B2 (en) Method of processing a wafer
JP2020057709A (ja) ウェーハの加工方法
JP2017092125A (ja) ウエーハの加工方法
JP6837709B2 (ja) デバイスウェーハのレーザ加工方法
JP6283531B2 (ja) ウエーハの加工方法
TW201515151A (zh) 晶圓之加工方法
US9455149B2 (en) Plate-like object processing method
KR20230091018A (ko) 웨이퍼의 가공 방법
JP2006134971A (ja) ウエーハのレーザー加工方法
KR102674905B1 (ko) 웨이퍼의 가공 방법
JP2023135423A (ja) ウエーハの加工方法
JP6746211B2 (ja) ウェーハの加工方法
JP2024005648A (ja) 加工方法
JP7479243B2 (ja) チップの製造方法
JP2022077825A (ja) チップの製造方法
JP2022099148A (ja) デバイスチップの製造方法
TW202410167A (zh) 器件晶圓之加工方法及加工裝置
JP2022079241A (ja) ウェーハの加工方法