JP7386745B2 - デバイスチップの製造方法 - Google Patents
デバイスチップの製造方法 Download PDFInfo
- Publication number
- JP7386745B2 JP7386745B2 JP2020055059A JP2020055059A JP7386745B2 JP 7386745 B2 JP7386745 B2 JP 7386745B2 JP 2020055059 A JP2020055059 A JP 2020055059A JP 2020055059 A JP2020055059 A JP 2020055059A JP 7386745 B2 JP7386745 B2 JP 7386745B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- sheet
- protective sheet
- device chip
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 68
- 230000001681 protective effect Effects 0.000 claims description 92
- 239000010410 layer Substances 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 43
- 239000012790 adhesive layer Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 235000012431 wafers Nutrition 0.000 description 113
- 239000000758 substrate Substances 0.000 description 18
- 238000003672 processing method Methods 0.000 description 9
- 238000005452 bending Methods 0.000 description 7
- 238000002679 ablation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229920003002 synthetic resin Polymers 0.000 description 6
- 239000000057 synthetic resin Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000779 smoke Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Description
本発明の実施形態1に係るデバイスチップの製造方法を図面に基づいて説明する。図1は、実施形態1に係るデバイスチップの製造方法の加工対象のウェーハの一例を示す斜視図である。図2は、実施形態1に係るデバイスチップの製造方法の流れを示すフローチャートである。
図3は、図2に示されたデバイスチップの製造方法の保護シート貼着ステップを示す斜視図である。保護シート貼着ステップ1001は、ウェーハ1の表面3側に保護シート10を貼着するステップである。
図4は、図2に示されたデバイスチップの製造方法の改質層形成ステップを一部断面で示す側面図である。改質層形成ステップ1002は、保護シート貼着ステップ1001実施後、ウェーハ1の表面3の裏側の裏面7側からウェーハ1の基板2に対して透過性を有する波長(実施形態1では、1300nm~1064nm)のレーザー光線24を、ウェーハ1の基板2の内部に集光点24-1を位置付けた状態で分割予定ライン4に沿って照射し、ウェーハ1の基板2の内部に分割予定ライン4に沿った図4に示す改質層9を形成するステップである。
図5は、図2に示されたデバイスチップの製造方法の研削ステップを一部断面で示す側面図である。研削ステップ1003は、改質層形成ステップ1002実施後、ウェーハ1を裏面7側から研削して、ウェーハ1を仕上げ厚さ8に形成するステップである。
図6は、図2に示されたデバイスチップの製造方法のエキスパンドシート貼着ステップを一部断面で示す側面図である。エキスパンドシート貼着ステップ1004は、研削ステップ1003実施後、ウェーハ1の裏面7側にウェーハ1の直径を超える大きさのエキスパンドシート40を貼着し、保護シート10とエキスパンドシート40でウェーハ1が挟まれた状態にするステップである。なお、図6は、改質層9を省略している。
図7は、図2に示されたデバイスチップの製造方法の切り込み形成ステップを一部断面で示す側面図である。図8は、図7中のVIII部を拡大して示す断面図である。切り込み形成ステップ1005は、エキスパンドシート貼着ステップ1004実施後、ウェーハ1の表面3に貼着した保護シート10に、底部に残存部14を有する切り込み13を分割予定ライン4に沿って形成するステップである。なお、図7は、改質層9を省略している。
図9は、図2に示されたデバイスチップの製造方法の拡張ステップにおいて拡張装置が環状フレームを保持した状態を一部断面で示す側面図である。図10は、図9に示されたデバイスチップの製造方法の拡張ステップにおいてエキスパンドシートを拡張した状態を一部断面で示す側面図である。図11は、図9に示されたデバイスチップの製造方法の拡張ステップにおいて拡張されたウェーハを固定する状態を一部断面で示す側面図である。
図12は、図2に示されたデバイスチップの製造方法の保護シート剥離ステップを示す断面図である。保護シート剥離ステップ1007は、拡張ステップ1006実施後、ウェーハ1の表面3の保護シート10をウェーハ1から剥離するステップである。
本発明の実施形態2に係るデバイスチップの製造方法を図面に基づいて説明する。図13は、実施形態2に係るデバイスチップの製造方法の流れを示すフローチャートである。図14は、図13に示されたデバイスチップの製造方法のレーザーDAFカットステップを一部断面で示す側面図である。図13及び図14は、実施形態1と同一部分に同一符号を付して説明を省略する。
本発明の実施形態3に係るデバイスチップの製造方法を図面に基づいて説明する。図15は、実施形態3に係るデバイスチップの製造方法の流れを示すフローチャートである。図15は、実施形態1と同一部分に同一符号を付して説明を省略する。
3 表面
4 分割予定ライン
5 デバイス
6 デバイスチップ
7 裏面
8 仕上げ厚さ
9 改質層
10 保護シート
11 基材層
12 粘着層
13 切り込み
14 残存部
24 レーザー光線
40 エキスパンドシート
41 基材シート
42 DAF層
65 切削ブレード
1001 保護シート貼着ステップ
1002 改質層形成ステップ
1003 研削ステップ
1004 エキスパンドシート貼着ステップ
1005 切り込み形成ステップ
1006 拡張ステップ
1007 保護シート剥離ステップ
1008 レーザーDAFカットステップ
1010 予備研削ステップ
Claims (5)
- 格子状の分割予定ラインで区画された表面の各領域にデバイスを有するウェーハを該分割予定ラインに沿って分割し、デバイスチップを形成するデバイスチップの製造方法であって、
ウェーハの表面側に保護シートを貼着する保護シート貼着ステップと、
該保護シート貼着ステップ実施後、ウェーハの裏面側からウェーハに対して透過性を有する波長のレーザー光線を該分割予定ラインに沿って照射し、ウェーハの内部に該分割予定ラインに沿った改質層を形成する改質層形成ステップと、
該改質層形成ステップ実施後、ウェーハを裏面側から研削して仕上げ厚さに形成する研削ステップと、
該研削ステップ実施後、ウェーハの裏面側に、ウェーハの直径を超える大きさのエキスパンドシートを貼着し、該保護シートと該エキスパンドシートでウェーハが挟まれた状態にするエキスパンドシート貼着ステップと、
該エキスパンドシート貼着ステップ実施後、ウェーハの表面に貼着した該保護シートに、底部に残存部を有する切り込みを該分割予定ラインに沿って形成する切り込み形成ステップと、
該切り込み形成ステップ実施後、該エキスパンドシートを面方向に拡張して、ウェーハを該改質層を起点に破断して個々のデバイスチップに分割するとともに該保護シートを該残存部が連結した状態で拡張する拡張ステップと、
該拡張ステップ実施後、ウェーハの表面の該保護シートをウェーハから剥離する保護シート剥離ステップと、を備え、
該拡張ステップでは、該切り込みが該保護シートの拡張を促すことを特徴とするデバイスチップの製造方法。 - 該保護シートは、基材層と粘着層とを有し、該切り込み形成ステップ実施後の該保護シートは、該粘着層だけで該残存部を形成して連結している請求項1に記載のデバイスチップの製造方法。
- 該切り込み形成ステップでは、切削ブレードを該保護シートに切り込ませて該切り込みを形成する請求項1又は請求項2に記載のデバイスチップの製造方法。
- 該エキスパンドシートは、基材シートと該基材シートに積層しウェーハの裏面に貼着するDAF層を有する請求項1、請求項2又は請求項3に記載のデバイスチップの製造方法。
- 該改質層形成ステップの前に、ウェーハを裏面側から研削し、所定の厚さに予め薄化する予備研削ステップを備える請求項1、請求項2、請求項3又は請求項4に記載のデバイスチップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020055059A JP7386745B2 (ja) | 2020-03-25 | 2020-03-25 | デバイスチップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020055059A JP7386745B2 (ja) | 2020-03-25 | 2020-03-25 | デバイスチップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021158164A JP2021158164A (ja) | 2021-10-07 |
JP7386745B2 true JP7386745B2 (ja) | 2023-11-27 |
Family
ID=77918753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020055059A Active JP7386745B2 (ja) | 2020-03-25 | 2020-03-25 | デバイスチップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7386745B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019197759A (ja) | 2018-05-07 | 2019-11-14 | 株式会社ディスコ | 被加工物の加工方法 |
-
2020
- 2020-03-25 JP JP2020055059A patent/JP7386745B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019197759A (ja) | 2018-05-07 | 2019-11-14 | 株式会社ディスコ | 被加工物の加工方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021158164A (ja) | 2021-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4791843B2 (ja) | 接着フィルム付きデバイスの製造方法 | |
US9099546B2 (en) | Workpiece dividing method including two laser beam application steps | |
KR20160072775A (ko) | 웨이퍼의 가공 방법 | |
JP6325279B2 (ja) | ウエーハの加工方法 | |
US8486806B2 (en) | Method for machining wafers by cutting partway through a peripheral surplus region to form break starting points | |
JP2005019525A (ja) | 半導体チップの製造方法 | |
JP2005032903A (ja) | 半導体装置及びその製造方法 | |
US7863104B2 (en) | Method of producing a thin semiconductor chip | |
TW200939330A (en) | Method for disconnecting adhesive bonding film with backmounted wafer and adhesive bonding film | |
JP2006245209A (ja) | 半導体チップの製造方法 | |
JP5975763B2 (ja) | ウエーハの加工方法 | |
JP4471565B2 (ja) | 半導体ウエーハの分割方法 | |
JP5534594B2 (ja) | シート貼付方法およびウエハ加工方法 | |
JP6298699B2 (ja) | ウェーハの加工方法 | |
JP2005116739A (ja) | 半導体チップの製造方法 | |
JP7386745B2 (ja) | デバイスチップの製造方法 | |
TWI377614B (en) | Method for forming adhesive dies singulated from a wafer | |
JP6209097B2 (ja) | ウェーハの加工方法 | |
JP4553878B2 (ja) | 半導体装置の製造方法 | |
JPH05206267A (ja) | 半導体装置の製造方法 | |
JP2019197759A (ja) | 被加工物の加工方法 | |
JP2020161618A (ja) | ウエーハの加工方法 | |
US20220102216A1 (en) | Wafer processing method | |
JP7386640B2 (ja) | ウェーハの加工方法 | |
JP7184621B2 (ja) | 剥離方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230113 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7386745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |