CN109075048A - 半导体加工用片 - Google Patents

半导体加工用片 Download PDF

Info

Publication number
CN109075048A
CN109075048A CN201780027304.9A CN201780027304A CN109075048A CN 109075048 A CN109075048 A CN 109075048A CN 201780027304 A CN201780027304 A CN 201780027304A CN 109075048 A CN109075048 A CN 109075048A
Authority
CN
China
Prior art keywords
sheet
semiconductor
processing semiconductor
length
fixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780027304.9A
Other languages
English (en)
Inventor
中村优智
佐伯尚哉
小野义友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Publication of CN109075048A publication Critical patent/CN109075048A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/25—Plastics; Metallised plastics based on macromolecular compounds obtained otherwise than by reactions involving only carbon-to-carbon unsaturated bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Abstract

本发明提供一种半导体加工用片，其至少具备基材，其复原率为70％以上、100％以下；或在23℃下沿基材的MD方向测定的100％应力相对于在23℃下沿基材的CD方向测定的100％应力的比为0.8以上、1.2以下；或在23℃下沿基材的MD方向及CD方向测定的拉伸弹性模量分别为10MPa以上、350MPa以下，且在23℃下沿基材的MD方向及CD方向测定的100％应力分别为3MPa以上、20MPa以下，且在23℃下沿基材的MD方向及CD方向测定的断裂伸长率分别为100％以上。该半导体加工用片可大幅延伸，可将半导体芯片彼此充分地分离。

Description

半导体加工用片
技术领域
本发明涉及一种半导体加工用片，优选涉及一种用于扩大多个半导体芯片的间隔的半导体加工用片。
背景技术
近年来，电子设备的小型化、轻量化及高功能化正在不断发展。搭载于电子设备的半导体装置也被要求小型化、薄型化及高密度化。半导体芯片有时安装于接近其尺寸的封装。这样的封装有时也被称为芯片级封装(Chip Scale Package；CSP)。作为CSP之一，可列举出晶圆级封装(Wafer Level Package；WLP)。在WLP中，在利用切割进行切片之前，在晶圆形成外部电极等，最终将晶圆切割而切片。作为WLP，可列举出扇入(Fan-In)型与扇出(Fan-Out)型。在扇出型的WLP(以下，有时简称为“FO-WLP”)中，以成为较芯片尺寸大的区域的方式利用密封构件覆盖半导体芯片从而形成半导体芯片密封体，不只是在半导体芯片的电路面、也在密封构件的表面区域形成重新布线层或外部电极。
例如，专利文献1中记载了一种半导体封装的制造方法，其中，针对由半导体晶圆切片而成的多个半导体芯片，留下其电路形成面，使用铸模构件包围周围而形成扩张晶圆，并使重新布线图案延伸存在于半导体芯片外的区域而形成。专利文献1所述的制造方法中，在用铸模构件包围切片而成的多个半导体芯片之前，换贴于扩展用的晶圆安装胶带(wafermount tape)，使晶圆安装胶带延展而扩大多个半导体芯片之间的距离。
现有技术文献
专利文献
专利文献1：国际公开第2010/058646号
发明内容
本发明要解决的技术问题
如上所述的FO-WLP的制造方法中，由于在半导体芯片外的区域形成上述的重新布线图案等，需要使半导体芯片彼此充分地分离。
本发明鉴于如上所述的实际情况而完成，其目的在于提供一种适于需要使半导体芯片彼此充分分离的用途的、可大幅延伸的半导体加工用片。
解决技术问题的技术手段
为了达成所述目的，第一，本发明提供一种半导体加工用片，其至少具备基材，其特征在于，所述半导体加工用片的复原率为70％以上、100％以下，所述复原率为：在将所述半导体加工用片切出为150mm×15mm的试验片中，以使夹具间的长度成为100mm的方式用夹具夹住长度方向的两端，然后，以200mm/min的速度进行拉伸直到夹具间的长度成为200mm，以夹具间的长度扩张为200mm的状态保持1分钟，然后，以200mm/min的速度沿着长度方向恢复直至夹具间的长度成为100mm，以夹具间的长度恢复到100mm的状态保持1分钟，然后，以60mm/min的速度沿着长度方向拉伸，测定拉伸力的测定值显示0.1N/15mm时的夹具间的长度，将从该长度减去初期的夹具间的长度100mm的长度设为L2(mm)、将从所述扩张的状态中的夹具间的长度200mm减去初期夹具间的长度100mm的长度设为L1(mm)时，根据下式(I)算出的值：
复原率(％)＝{1-(L2÷L1)}×100…(I)(发明1)。
根据上述发明(发明1)，通过使复原率为上述范围，可大幅延伸。因此，可适用于例如FO-WLP的制造之类的需要使半导体芯片彼此充分分离的用途。
第二，本发明提供一种半导体加工用片，其至少具备基材，其特征在于，在23℃下沿所述基材的MD方向测定的所述半导体加工用片的100％应力相对于在23℃下沿所述基材的CD方向测定的所述半导体加工用片的100％应力的比为0.8以上、1.2以下，所述100％应力为：在将所述半导体加工用片切出为150mm×15mm的试验片中，以使夹具间的长度成为100mm的方式用夹具夹住长度方向的两端，然后，以200mm/min的速度沿着长度方向拉伸，用夹具间的长度成为200mm时的拉伸力的测定值除以半导体加工用片的剖面积而计算得到的值(发明2)。
根据上述发明(发明2)，通过使100％应力的比为上述范围，可大幅延伸。因此，可适用于例如FO-WLP的制造之类的需要使半导体芯片彼此充分分离的用途。
第三，本发明提供一种半导体加工用片，其至少具备基材，其特征在于，在23℃下沿所述基材的MD方向及CD方向测定的所述半导体加工用片的拉伸弹性模量分别为10MPa以上、350MPa以下；在23℃下沿所述基材的MD方向及CD方向测定的所述半导体加工用片的100％应力分别为3MPa以上、20MPa以下；所述100％应力为：在将所述半导体加工用片切出为150mm×15mm的试验片中，以使夹具间的长度成为100mm的方式用夹具夹住长度方向的两端，然后，以200mm/min的速度沿着长度方向，用夹具间的长度成为200mm时的拉伸力的测定值除以半导体加工用片的剖面积而计算得到的值；在23℃下沿所述基材的MD方向及CD方向测定的所述半导体加工用片的断裂伸长率分别为100％以上(发明3)。
根据上述发明(发明3)，通过使拉伸弹性模量及断裂伸长率为上述范围，可大幅延伸。因此，可适用于例如FO-WLP的制造之类的需要使半导体芯片彼此充分分离的用途。
上述发明(发明1～3)中，优选进一步具备层叠在所述基材的至少一侧的面上的粘着剂层(发明4)。
上述发明(发明1～4)中，优选所述基材含有热塑性弹性体(发明5)。
上述发明(发明5)中，优选所述热塑性弹性体为氨基甲酸酯类弹性体(发明6)。
上述发明(发明1～6)中，优选用于将层叠于所述半导体加工用片的一面的多个半导体芯片中的相邻的半导体芯片的相互的间隔扩张到200μm以上、6000μm以下(发明7)。
上述发明(发明1～7)中，优选可通过在互相正交的X轴及Y轴的+X轴方向、-X轴方向、+Y轴方向及-Y轴方向的四个方向施加张力而将半导体加工用片拉伸，由此用于扩展层叠在所述半导体加工用片的一面的多个半导体芯片的间隔(发明8)。
上述发明(发明1～8)中，优选在具备下述工序的半导体装置的制造方法中被用作粘着片，所述工序为：在所述粘着片的一面上设置经切片的多个半导体芯片的工序；及拉伸所述粘着片，扩大所述多个半导体芯片彼此的间隔的工序(发明9)。
上述发明(发明1～9)中，优选用于制造扇出型的半导体晶圆级封装(发明10)。
发明效果
本发明的半导体加工用片能够大幅延伸，并能够将半导体芯片彼此充分地分离。
附图说明
图1为对本发明的一个实施方式的半导体加工用片的使用方法的第一方式进行说明的剖面图。
图2为对本发明的一个实施方式的半导体加工用片的使用方法的第一方式进行说明的剖面图。
图3为对本发明的一个实施方式的半导体加工用片的使用方法的第一方式进行说明的剖面图。
图4为对本发明的一个实施方式的半导体加工用片的使用方法的第二方式进行说明的剖面图。
图5为对本发明的一个实施方式的半导体加工用片的使用方法的第二方式进行说明的剖面图。
图6为对本发明的一个实施方式的半导体加工用片的使用方法的第二方式进行说明的剖面图。
图7为对本发明的一个实施方式的半导体加工用片的使用方法的第二方式进行说明的剖面图。
图8为对实施例中使用的双轴延伸扩展装置进行说明的平面图。
具体实施方式
以下，对本发明的实施方式进行说明。
本实施方式的半导体加工用片至少具备基材而构成。
本实施方式的半导体加工用片的复原率优选为70％以上、100％以下。
本说明书中，复原率是指如下所述算出的值。首先，将半导体加工用片切出为150mm×15mm，得到试验片。该切出以半导体加工用片中的基材的MD方向与试验片的长度方向一致的方式进行。接着，以使夹具间成为100mm的方式用夹具夹住试验片的长度方向的两端。将此时的夹具间的长度设为初期夹具间的长度L0(mm)。接着，以200mm/min的速度将夹具间沿着长度方向进行拉伸，以夹具间成为200mm的状态保持1分钟。将从扩张至200mm之后的夹具间的长度减去初期夹具间的长度L0(mm)(即100mm)的长度设为扩张长度L1(mm)(＝100mm)。在保持1分钟后，使夹具间的长度以200mm/min的速度恢复，以夹具间成为100mm(即L0(mm))的状态保持1分钟。然后，以60mm/min的速度将夹具间沿着长度方向拉伸，记录拉伸力的测定值显示0.1N/15mm时的夹具间的长度。将从该长度减去初期夹具间的长度L0(mm)所得的值设为L2(mm)。将如上所述地得到的L1及L2的值套入下式(I)，得到复原率(％)。
复原率(％)＝{1-(L2÷L1)}×100…(I)
另外，该拉伸试验中，试验片的厚度没有特别限制，可与作为试验对象的半导体加工用片的厚度相同。此外，具体的测定方法如后述的试验例所示。
此外，本实施方式的半导体加工用片中，在23℃下沿基材的MD方向测定的半导体加工用片的100％应力相对于在23℃下沿基材的CD方向测定的半导体加工用片的100％应力的比优选为0.8以上、1.2以下。此处，MD方向是指制造基材时的流动方向，CD方向是指垂直于MD方向的方向。
本说明书中，100％应力是指如下所述算出的值。在将所述半导体加工用片切出为150mm×15mm的试验片中，以使夹具间的长度成为100mm的方式用夹具夹住长度方向的两端，以200mm/min的速度沿着长度方向进行拉伸，用以夹具间的长度成为200mm时的拉伸力的强度(拉伸力的测定值)表示的100％强度除以半导体加工用片的剖面积进行计算，由此得到100％应力(MPa)。该切出以制造半导体加工用片时的流动方向(MD方向)或与MD方向正交的方向(CD方向)、同试验片的长度方向一致的方式进行。另外，该拉伸试验中，试验片的厚度没有特别限制，可与作为试验对象的半导体加工用片的厚度相同。此外，具体的测定方法如后述的试验例所示。
此外，本实施方式的半导体加工用片中，优选在23℃下沿基材的MD方向及CD方向测定的半导体加工用片的拉伸弹性模量分别为10MPa以上、350MPa以下；在23℃下沿基材的MD方向及CD方向测定的半导体加工用片的100％应力分别为3MPa以上、20MPa以下；且在23℃下沿基材的MD方向及CD方向测定的半导体加工用片的断裂伸长率分别为100％以上。
本实施方式的半导体加工用片通过具有上述物性，易于延伸而不发生断裂，其结果可大幅延伸。
特别是当上述复原率为上述范围时，意味着将半导体加工用片大幅延伸之后也容易复原。通常，若将具有屈服点的片延伸到屈服点以上，则片会发生塑性形变，而发生塑性形变的部分、即极端延伸的部分成为分布不均的状态。若将这样的状态的片进一步延伸，则会在上述的极端延伸的部分发生断裂，或者即使不发生断裂、扩展也会变得不均匀。此外，在将应变绘制在x轴、将伸长绘制在y轴而绘制的应力-应变图中，即使为斜率dx/dy并未得到由正值变化成0或负值的应力值、且不显示明确的屈服点的片，随着拉伸量变大，片也会发生塑性变形，也同样会发生断裂或扩展不均匀。另一方面，当发生弹性变形而非塑性变形时，通过去除应力，片容易复原到原来的形状。因此，通过使复原率为上述范围，在将半导体加工用片大幅延伸时，可将膜的塑性变形抑制在最小限度，不容易发生断裂，且可均匀地扩展，而复原率为表示在作为充分大的拉伸量的100％伸长后可复原到何种程度的指标。
此外，在100％应力的比为上述范围、且拉伸弹性模量、100％应力及断裂伸长率为上述的情况下，将半导体加工用片沿着基材的MD方向及CD方向延伸时(以下，有时将这样的延伸称为“双轴延伸”)，不容易发生断裂，可大幅延伸。
如上所述的半导体加工用片中，具体而言，可使半导体芯片的相互的间隔分离至200μm以上的距离。这样的半导体加工用片可适用于FO-WLP的制造方法等要求充分地扩大半导体芯片彼此的间隔的半导体装置的制造方法。
1.半导体加工用片的物性等
本实施方式的半导体加工用片中，复原率优选为70％以上，特别优选为80％以上，进一步优选为85％以上。此外，该复原率优选为100％以下。如上所述，通过使复原率为上述范围，可大幅延伸半导体加工用片。
本实施方式的半导体加工用片中，在23℃下沿基材的MD方向测定的半导体加工用片的100％应力相对于在23℃下沿基材的CD方向测定的半导体加工用片的100％应力的比优选为0.8以上，特别优选为0.83以上，进一步优选为0.85以上。此外，该比优选为1.2以下，特别优选为1.17以下，进一步优选为1.15以下。通过使100％应力的比为上述范围，将半导体加工用片进行双轴延伸时，即使在容易仅对特定的方向施加应力的情况下，也可抑制半导体加工用片发生断裂。其结果，可更大幅地延伸半导体加工用片。
本实施方式的半导体加工用片中，在23℃下沿基材的CD方向测定的半导体加工用片的断裂伸长率优选为100％以上，特别优选为150％以上，进一步优选为200％以上。此外，该断裂伸长率优选为1200％以下，特别优选为1000％以下。通过使该断裂伸长率为上述范围，可使半导体加工用片沿基材的CD方向大幅延伸。另外，CD方向的断裂伸长率的测定方法如后述的试验例所示。
本实施方式的半导体加工用片中，在23℃下沿基材的MD方向测定的半导体加工用片的断裂伸长率优选为100％以上，特别优选为150％以上，进一步优选为200％以上。此外，该断裂伸长率优选为1200％以下，特别优选为1000％以下。通过使该断裂伸长率为上述范围，可使半导体加工用片沿基材的MD方向大幅延伸。另外，MD方向的断裂伸长率的测定方法如后述的试验例所示。
本实施方式的半导体加工用片中，在23℃下沿基材的CD方向测定的半导体加工用片的拉伸弹性模量优选为10MPa以上，特别优选为20MPa以上，进一步优选为25MPa以上。此外，该拉伸弹性模量优选为350MPa以下，特别优选为300MPa以下，进一步优选为250MPa以下。通过使上述拉伸弹性模量为10MPa以上，在半导体加工用片上层叠半导体芯片等时，可良好地支撑该半导体芯片等。此外，通过使上述拉伸弹性模量为350MPa以下，使半导体加工用片具有适当的柔软性，容易使半导体加工用片更大幅地延伸。另外，上述拉伸弹性模量的测定方法如后述的试验例所示。
本实施方式的半导体加工用片中，在23℃下沿基材的MD方向测定的半导体加工用片的拉伸弹性模量优选为10MPa以上，特别优选为20MPa以上，进一步优选为25MPa以上。此外，该拉伸弹性模量优选为350MPa以下，特别优选为300MPa以下，进一步优选为250MPa以下。通过使上述拉伸弹性模量为10MPa以上，在半导体加工用片上层叠半导体芯片等时，可良好地支撑该半导体芯片等。此外，通过使上述拉伸弹性模量为350MPa以下，使半导体加工用片具有适当的柔软性，容易使半导体加工用片更大幅地延伸。另外，上述拉伸弹性模量的测定方法如后述的试验例所示。
本实施方式的半导体加工用片中，在23℃下沿基材的CD方向测定的半导体加工用片的100％应力优选为3MPa以上，特别优选为5MPa以上，进一步优选为6MPa以上。通过使该100％应力为3MPa以上，即使将半导体加工用片大幅延伸从而降低基材的厚度，也可保持对支撑分离状态的芯片而言所必须的力。此外，该100％应力优选为20MPa以下，特别优选为18MPa以下，进一步优选为16MPa以下。通过使该100％应力为20MPa以下，可以将半导体加工用片大幅延伸而不对扩展装置施加过度的负荷，即使长期连续地使用装置，也能够期待防止装置的故障。另外，CD方向的100％应力的测定方法如后述的试验例所示。
本实施方式的半导体加工用片中，在23℃下沿基材的MD方向测定的半导体加工用片的100％应力优选为3MPa以上，特别优选为5MPa以上，进一步优选为6MPa以上。通过使该100％应力为3MPa以上，即使将半导体加工用片大幅延伸从而降低基材的厚度，也可保持对支撑分离状态的芯片而言所必须的力，可将半导体加工用片沿着基材的CD方向大幅延伸。此外，该100％应力优选为20MPa以下，特别优选为18MPa以下，进一步优选为16MPa以下。通过使该100％应力为20MPa以下，可以将半导体加工用片大幅延伸而不对扩展装置施加过度的负荷，即使长期连续地使用装置，也能够期待防止装置的故障。另外，MD方向的100％应力的测定方法如后述的试验例所示。
本实施方式的的半导体加工用片中，优选至少一侧的面具有粘着性。由此，可在该面贴附并固定半导体芯片等。另外，本说明书中，有时将半导体加工用片中的、具有粘着性且半导体芯片等所贴附的面称为“粘着面”。本实施方式的半导体加工用片的粘着力优选为300mN/25mm以上，特别优选为800mN/25mm以上，进一步优选为1000mN/25mm以上。此外，该粘着力优选为30000mN/25mm以下，特别优选为15000mN/25mm以下，进一步优选为10000mN/25mm以下。通过使该粘着力为300mN/25mm以上，可将半导体芯片等良好地贴附并固定在粘着面上。此外，通过使该粘着力为30000mN/25mm以下，可良好地进行半导体芯片等从本实施方式的半导体加工用片至其他的粘着片的换贴；半导体芯片等从本实施方式的半导体加工用片至可吸附保持半导体芯片等的保持构件的转印；半导体芯片等从本实施方式的半导体加工用片的拾取等。另外，本说明书中的粘着力为以硅制的镜面晶圆为被粘物，按照JISZ0237:2009的180°剥离法测定的粘着力(mN/25mm)。此外，本实施方式的半导体加工用片仅由基材构成时，粘着力为对该基材的一侧的面进行测定而得到的值，本实施方式的半导体加工用片由基材与后述的粘着剂层构成时，粘着力为对该粘着剂层的与基材为相反侧的面进行测定而得到的值。
本实施方式的半导体加工用片优选具有耐热性。使用本实施方式的半导体加工用片制造晶圆级封装时，有时利用密封构件将半导体芯片密封在本实施方式的半导体加工用片上。通常，使用热固化性的材料作为密封构件来进行密封时，该材料被加热。通过使半导体加工用片具有耐热性，可抑制由该加热导致的半导体加工用片的形变。
本实施方式的半导体加工用片的厚度优选为30μm以上，特别优选为50μm以上。此外，该厚度优选为300μm以下，特别优选为250μm以下。
2.基材
对于本实施方式的半导体加工用片的基材，只要半导体加工用片可达成上述的物性，则其构成材料没有特别限定，通常由以树脂类材料为主材料的膜构成。特别是从容易达成上述物性的角度出发，作为基材的材料，优选使用热塑性弹性体或橡胶类材料，其中，从更容易达成上述物性的角度出发，特别优选使用热塑性弹性体。此外，从容易达成上述物性的角度出发，作为基材的构成材料，优选使用玻璃化转变温度(Tg)较低的树脂，尤其是这样的树脂的玻璃化转变温度(Tg)优选为90℃以下，特别优选为80℃以下，进一步优选为70℃以下。
作为热塑性弹性体，可列举出氨基甲酸酯类弹性体、烯烃类弹性体、氯乙烯类弹性体、聚酯类弹性体、苯乙烯类弹性体、丙烯酸类弹性体、酰胺类弹性体等。其中，从更容易达成上述物性的角度出发，优选使用氨基甲酸酯类弹性体。
氨基甲酸酯类弹性体一般通过使长链多元醇、扩链剂及二异氰酸酯反应而得到，并由具有长链多元醇所衍生的结构单元的软链段、具有由扩链剂与二异氰酸酯的反应所得到的聚氨酯结构的硬链段构成。
若将氨基甲酸酯类弹性体按照用作其软链段成分的长链多元醇的种类进行分类，则可分为聚酯类聚氨酯弹性体、聚醚类聚氨酯弹性体、聚碳酸酯类聚氨酯弹性体等。在本实施方式的半导体加工用片中，从容易达成上述物性的角度出发，优选使用其中的聚醚类聚氨酯弹性体。
作为上述长链多元醇的例子，可列举出内酯类聚酯多元醇、己二酸酯类聚酯多元醇等聚酯多元醇；聚丙烯(乙烯)多元醇、聚四亚甲基醚二醇等聚醚多元醇；聚碳酸酯多元醇等。其中，从容易达成上述物性的角度出发，优选使用己二酸酯类聚酯多元醇。
作为所述二异氰酸酯的例子，可列举出2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、4,4’-二苯甲烷二异氰酸酯、六亚甲基二异氰酸酯等。其中，从容易达成上述物性的角度出发，优选使用六亚甲基二异氰酸酯。
作为上述扩链剂，可列举出1,4-丁二醇，1,6-己二醇等低分子多元醇、芳香族二胺等。其中，从容易达到上述物性的角度出发，优选使用1,6-己二醇。
作为烯烃类弹性体，可列举出包含选自由乙烯〃α-烯烃共聚物、丙烯〃α-烯烃共聚物、丁烯〃α-烯烃共聚物、乙烯〃丙烯〃α-烯烃共聚物、乙烯〃丁烯〃α-烯烃共聚物、丙烯〃丁烯〃α-烯烃共聚物、乙烯〃丙烯〃丁烯〃α-烯烃共聚物、苯乙烯〃异戊二烯共聚物及苯乙烯〃乙烯〃丁烯共聚物组成的组中的至少1种的树脂的烯烃类弹性体。
烯烃类弹性体的密度没有特别限定，从更稳定地得到将半导体晶圆贴附于半导体加工用片时的凹凸追随性优异的基材等角度出发，优选为0.860g/cm3以上且小于0.905g/cm3，更优选为0.862g/cm3以上且小于0.900g/cm3，特别优选为0.864g/cm3以上且小于0.895g/cm3。
对于烯烃类弹性体而言，用于形成该弹性体的总单体中的由烯烃类化合物组成的单体的质量比(本说明书中，也称为“烯烃含有率”)优选为50～100质量％。烯烃含有率过低时，难以显现作为包含来自烯烃的结构单元的弹性体的性质，难以显示柔软性或橡胶弹性。从稳定地获得该效果的角度出发，烯烃含有率优选为50质量％以上，更优选为60质量％以上。
作为苯乙烯类弹性体，可列举出苯乙烯-共轭二烯共聚物及苯乙烯-烯烃共聚物等。作为苯乙烯-共轭二烯共聚物的具体例，可列举出苯乙烯-丁二烯共聚物、苯乙烯-丁二烯-苯乙烯共聚物(SBS)、苯乙烯-丁二烯-丁烯-苯乙烯共聚物、苯乙烯-异戊二烯共聚物、苯乙烯-异戊二烯-苯乙烯共聚物(SIS)、苯乙烯-乙烯-异戊二烯-苯乙烯共聚物等未氢化苯乙烯-共轭二烯共聚物；苯乙烯-乙烯/丙烯-苯乙烯共聚物(SEPS，苯乙烯-异戊二烯-苯乙烯共聚物的氢化物)、苯乙烯-乙烯-丁烯-苯乙烯共聚物(SEBS，苯乙烯-丁二烯共聚物的氢化物)等氢化苯乙烯-共轭二烯共聚物等。此外，工业上，可列举出Tufprene(Asahi KaseiCorporation.制造)、Kraton(Kraton Polymers Japan Ltd.制造)、住友TPE-SB(SumitomoChemical Company,Limited制造)、Epo Friend(Daicel Chemical Industries Ltd.制造)、Rabalon(Mitsubishi Chemical Corporation制造)、Septon(Kuraray Co.,Ltd制造)、tuftec(Asahi Kasei Corporation.制造)等商品名称。苯乙烯类弹性体可为氢化物，也可为未氢化物。
作为橡胶类材料，例如可列举出天然橡胶、合成异戊二烯橡胶(IR)、丁二烯橡胶(BR)、苯乙烯-丁二烯橡胶(SBR)、氯丁二烯橡胶(CR)、丙烯腈-丁二烯共聚橡胶(NBR)、丁基橡胶(IIR)、卤化丁基橡胶、丙烯酸橡胶、氨基甲酸酯橡胶、多硫橡胶等，它们可单独使用一种或组合使用两种以上。
作为基材，可使用层叠多层由如上所述的材料形成的膜而成的基材。此外，也可使用将由如上所述的材料形成的膜与其他膜层叠而成的基材。
层叠多层膜时，就达成上述物性而言，可将贡献率高的膜以相对较厚的厚度配置在中央，制成以上述贡献率低的、厚度较薄的其他膜夹持该膜的构成。此外，虽然就达成上述物性而言，优选使用玻璃化转变温度(Tg)较低的树脂，但由于这样的树脂的粘着性高，因此将这样的树脂设置在半导体加工用片的表面的情况下，在制造或使用半导体加工用片时，存在操作变难的可能性。因此，可通过用玻璃化转变温度(Tg)较高的树脂膜夹持玻璃化转变温度(Tg)较低的树脂膜、或者将玻璃化转变温度(Tg)较高的树脂膜层叠于玻璃化转变温度(Tg)较低的树脂膜，兼顾上述物性的达成与操作性。
本实施方式的半导体加工用片仅由基材构成时，优选该基材具有粘着性。该粘着性可在常态下发挥时，优选使用具有自粘性的物质作为基材。
此外，本实施方式的半导体加工用片仅由基材构成、且该基材由多个膜层叠而成时，在所层叠的多个膜中，可只有位于最外层的膜或只有它们中的一侧具有粘着性。例如，通过将玻璃化转变温度(Tg)较高的树脂膜层叠于玻璃化转变温度(Tg)较低的树脂膜的一侧的面，能够仅在其一侧的面发挥粘着性。另外，本说明书中的半导体加工用片的最外层不包含剥离片等在使用时会被去除的构成。
本实施方式的基材中，可在以上述树脂类材料为主材料的膜内包含颜料、染料、阻燃剂、增塑剂、抗静电剂、润滑剂、填料等各种添加剂。作为颜料，例如可列举出二氧化钛、炭黑等。此外，作为填料，可例示出三聚氰胺树脂那样的有机类材料、气相二氧化硅那样的无机类材料及镍颗粒那样的金属类材料。这样的添加剂的含量没有特别限定，优选维持在基材能够发挥所期望的功能的范围内。
半导体加工用片具有后述的粘着剂层时，出于提高与层叠在其表面的粘着剂层的密着性的目的，基材可根据期望对一面或两面施行基于氧化法或凹凸化法等的表面处理、或施行形成底漆层的底漆处理。作为上述氧化法，例如可列举出电晕放电处理、等离子体放电处理、铬氧化处理(湿式)、火焰处理、热风处理、臭氧、紫外线照射处理等，此外，作为凹凸化法，例如可列举出喷砂法、熔射处理法等。
此外，粘着剂层含有能量射线固化性粘着剂时，优选基材具有对能量射线的穿透性。尤其是使用紫外线作为能量射线时，优选基材对紫外线具有穿透性，使用电子束作为能量射线时，优选基材对电子束具有穿透性。
本实施方式的半导体加工用片中，基材的制造方法没有特别限制，例如可使用浇铸成型法(熔融浇铸法)、T型模具法或膨胀法这样的熔融挤出法、淋幕法等任意的方法。其中，从容易控制厚度不均的角度出发，优选使用浇铸成型法制造基材。此时，优选将作为基材的材料的液状的掺合物(固化前的树脂、树脂的溶液等)浇铸在工程片上成为薄膜状之后，通过使涂膜固化而进行膜化，从而制造基材。
只要半导体加工用片在所期望的工序中能够适当地发挥功能，则基材的厚度没有限定。基材的厚度优选为20μm以上，特别优选为40μm以上。此外，该厚度优选为250μm以下，特别优选为200μm以下。
此外，以2cm间隔测定厚度时，基材的厚度的标准偏差优选为2μm以下，特别优选为1.5μm以下，进一步优选为1μm以下。通过使该标准偏差为2μm以下，使半导体加工用片具有高精度的厚度，可将半导体加工用片均匀地延伸。
3.粘着剂层
优选本实施方式的半导体加工用片进一步具备层叠在基材的至少一侧的面上的粘着剂层。由此，半导体加工用片容易在该粘着剂层侧的面发挥所期望的粘着性，可将半导体芯片等良好地贴附在该面上。
只要能够在半导体加工用片中达成上述物性，则粘着剂层没有特别限定。该粘着剂层可以由非能量射线固化性粘着剂构成，也可以由能量射线固化性粘着剂构成。作为非能量射线固化性粘着剂，优选具有所期望的粘着力及再剥离性的粘着剂，例如可使用丙烯酸类粘着剂、橡胶类粘着剂、有机硅类粘着剂、氨基甲酸酯类粘着剂、聚酯类粘着剂、聚乙烯醚类粘着剂等。其中，优选丙烯酸类粘着剂，其能够有效地抑制半导体芯片等在延伸半导体加工用片时的脱落。
另一方面，由于能量射线固化性粘着剂通过能量射线照射而固化、粘着力降低，因此欲使半导体芯片与半导体加工用片分离时，通过照射能量射线，可容易地使其分离。
构成粘着剂层的能量射线固化性粘着剂可以以具有能量射线固化性的聚合物为主要成分，也可以以非能量射线固化性聚合物(不具有能量射线固化性的聚合物)与至少具有1个以上的能量射线固化性基团的单体和/或寡聚物的混合物为主要成分。此外，可以为具有能量射线固化性的聚合物与非能量射线固化性聚合物的混合物，也可以为具有能量射线固化性的聚合物与至少具有1个以上的能量射线固化性基团的单体和/或寡聚物的混合物，还可以为它们3种的混合物。
首先，以下对能量射线固化性粘着剂以具有能量射线固化性的聚合物为主要成分的的情况进行说明。
具有能量射线固化性的聚合物优选为在侧链导入了具有能量射线固化性的官能团(能量射线固化性基团)的(甲基)丙烯酸酯(共)聚合物(A)(以下，有时称为“能量射线固化型聚合物(A)”)。该能量射线固化型聚合物(A)优选由具有含官能团单体单元的丙烯酸类共聚物(a1)、与具有可与该官能团键合的官能团的含不饱和基团化合物(a2)反应而得到。另外，本说明书中，(甲基)丙烯酸酯是指丙烯酸酯及甲基丙烯酸酯这两者。其他的类似用语也相同。
丙烯酸类共聚物(a1)优选包含由含官能团单体衍生的结构单元、及由(甲基)丙烯酸酯单体或其衍生物衍生的结构单元。
作为丙烯酸类共聚物(a1)的结构单元的含官能团单体，优选为在分子内具有聚合性的双键、以及羟基、羧基、氨基、取代氨基、环氧基等官能团的单体。
作为含羟基单体，例如可列举出(甲基)丙烯酸2-羟基乙酯、(甲基)丙烯酸2-羟基丙酯、(甲基)丙烯酸3-羟基丙酯、(甲基)丙烯酸2-羟基丁酯、(甲基)丙烯酸3-羟基丁酯、(甲基)丙烯酸4-羟基丁酯等，它们可以单独使用或者组合使用两种以上。
作为含羧基单体，例如可列举出丙烯酸、甲基丙烯酸、巴豆酸、马来酸、衣康酸、柠康酸等烯属不饱和羧酸。它们可以单独使用或者组合使用两种以上。
作为含氨基单体或含取代氨基单体，例如可列举出(甲基)丙烯酸氨基乙酯、(甲基)丙烯酸正丁基氨基乙酯等。它们可以单独使用或者组合使用两种以上。
作为构成丙烯酸类共聚物(a1)的(甲基)丙烯酸酯单体，除了烷基的碳原子数为1～20的(甲基)丙烯酸烷基酯以外，例如优选使用在分子内具有脂环式结构的单体(含脂环式结构单体)。
作为(甲基)丙烯酸烷基酯，特别是烷基的碳原子数为1～18的(甲基)丙烯酸烷基酯，例如优选使用(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸正丁酯、(甲基)丙烯酸2-乙基己酯等。它们可以单独使用或者组合使用两种以上。
作为含脂环式结构单体，例如优选使用(甲基)丙烯酸环己酯、(甲基)丙烯酸二环戊酯、(甲基)丙烯酸金刚烷酯、(甲基)丙烯酸异冰片酯、(甲基)丙烯酸二环戊烯酯、(甲基)丙烯酸二环戊烯氧基乙酯等。它们可以单独使用或者组合使用两种以上。
丙烯酸类共聚物(a1)含有上述由含官能团单体衍生的结构单元的比例优选为1质量％以上，特别优选为5质量％以上，进一步优选为10质量％以上。此外，丙烯酸类共聚物(a1)含有上述由含官能团单体衍生的结构单元的比例优选为35质量％以下，特别优选为30质量％以下，进一步优选为25质量％以下。
另外，丙烯酸类共聚物(a1)含有由(甲基)丙烯酸酯单体或其衍生物衍生的结构单元的比例优选为50质量％以上，特别优选为60质量％以上，进一步优选为70质量％以上。此外，丙烯酸类共聚物(a1)含有由(甲基)丙烯酸酯单体或其衍生物衍生的结构单元的比例优选为99质量％以下，特别优选为95质量％以下，进一步优选为90质量％以下。
丙烯酸类共聚物(a1)可利用常规方法由如上所述的含官能团单体、以及(甲基)丙烯酸酯单体或其衍生物共聚而得到，但除了这些单体以外，也可与二甲基丙烯酰胺、甲酸乙烯酯、乙酸乙烯酯、苯乙烯等共聚。
通过使具有上述含官能团单体单元的丙烯酸类共聚物(a1)、同具有与该官能团键合的官能团的含不饱和基团化合物(a2)反应，可得到能量射线固化型聚合物(A)。
含不饱和基团化合物(a2)所具有的官能团可根据丙烯酸类共聚物(a1)所具有的含官能团单体单元的官能团的种类进行适宜选择。例如，丙烯酸类共聚物(a1)所具有的官能团为羟基、氨基或取代氨基时，作为含不饱和基团化合物(a2)所具有的官能团，优选异氰酸酯基或环氧基，丙烯酸类共聚物(a1)所具有的官能团为环氧基时，作为含不饱和基团化合物(a2)所具有的官能团，优选氨基、羧基或氮丙啶基。
此外，对于上述含不饱和基团化合物(a2)而言，在分子中至少包含1个、优选包含1～6个、进一步优选包含1～4个能量射线聚合性的碳-碳双键。作为这样的含不饱和基团化合物(a2)的具体例，例如可列举出2-甲基丙烯酰氧乙基异氰酸酯、间-异丙烯基-α,α-二甲基苄基异氰酸酯、甲基丙烯酰基异氰酸酯、烯丙基异氰酸酯、1,1-(双丙烯酰氧甲基)乙基异氰酸酯；通过二异氰酸酯化合物或聚异氰酸酯化合物与(甲基)丙烯酸羟基乙酯的反应而得到的丙烯酰基单异氰酸酯化合物；通过二异氰酸酯化合物或聚异氰酸酯化合物、多元醇化合物、(甲基)丙烯酸羟基乙酯的反应而得到的丙烯酰基单异氰酸酯化合物；(甲基)丙烯酸缩水甘油酯；(甲基)丙烯酸、(甲基)丙烯酸2-(1-氮丙啶基)乙酯、2-乙烯基-2-噁唑啉、2-异丙烯基-2-噁唑啉等。
相对于上述丙烯酸类共聚物(a1)的含官能团单体摩尔数，上述含不饱和基团化合物(a2)的使用比例优选为50摩尔％以上，特别优选为60摩尔％以上，进一步优选为70摩尔％以上。此外，相对于上述丙烯酸类共聚物(a1)的含官能团单体摩尔数，上述含不饱和基团化合物(a2)的使用比例优选为95摩尔％以下，特别优选为93摩尔％以下，进一步优选为90摩尔％以下。
在丙烯酸类共聚物(a1)与含不饱和基团化合物(a2)的反应中，可按照丙烯酸类共聚物(a1)所具有的官能团与含不饱和基团化合物(a2)所具有的官能团的组合，适宜选择反应的温度、压力、溶剂、时间、催化剂的有无、催化剂的种类。由此，存在于丙烯酸类共聚物(a1)中的官能团与存在于含不饱和基团化合物(a2)中的官能团进行反应，不饱和基团导入丙烯酸类共聚物(a1)中的侧链，得到能量射线固化型聚合物(A)。
以此方式得到的能量射线固化型聚合物(A)的重均分子量(Mw)优选为1万以上，特别优选为15万以上，进一步优选为20万以上。此外，该重均分子量(Mw)优选为150万以下，特别优选为100万以下。另外，本说明书中的重均分子量(Mw)为利用凝胶渗透色谱法(GPC法)测定的标准聚苯乙烯换算的值。
即使在能量射线固化性粘着剂以能量射线固化型聚合物(A)这样的具有能量射线固化性的聚合物为主要成分的情况下，能量射线固化性粘着剂也可进一步含有能量射线固化性的单体和/或寡聚物(B)。
作为能量射线固化性的单体和/或寡聚物(B)，例如可使用多元醇与(甲基)丙烯酸的酯等。
作为所述的能量射线固化性的单体和/或寡聚物(B)，例如可列举出(甲基)丙烯酸环己酯、(甲基)丙烯酸异冰片酯等单官能性丙烯酸酯类，三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯、1,6-己二醇二(甲基)丙烯酸酯、聚乙二醇二(甲基)丙烯酸酯、二羟甲基三环癸烷二(甲基)丙烯酸酯等多官能性丙烯酸酯类，聚酯寡聚(甲基)丙烯酸酯、聚氨酯寡聚(甲基)丙烯酸酯等。
相对于能量射线固化型聚合物(A)掺合能量射线固化性的单体和/或寡聚物(B)时，相对于能量射线固化型聚合物(A)100质量份，能量射线固化性粘着剂中的能量射线固化性的单体和/或寡聚物(B)的含量优选超过0质量份，特别优选为60质量份以上。此外，相对于能量射线固化型聚合物(A)100质量份，该含量优选为250质量份以下，特别优选为200质量份以下。
此处，将紫外线用作使能量射线固化性粘着剂固化的能量射线时，优选添加光聚合引发剂(C)，通过使用该光聚合引发剂(C)，可减少聚合固化时间及光线照射量。
作为光聚合引发剂(C)，具体而言，可列举出二苯甲酮、苯乙酮、苯偶姻、苯偶姻甲醚、苯偶姻乙醚、苯偶姻异丙醚、苯偶姻异丁醚、苯偶姻苯甲酸、苯偶姻苯甲酸甲酯、苯偶姻二甲缩酮、2,4-二乙基噻吨酮、1-羟基环己基苯基酮、苄基二苯硫醚、一硫化四甲基秋兰姆、偶氮二异丁腈、苯偶酰、二苯偶酰、双乙酰、β-氯蒽醌、(2,4,6-三甲基苄基二苯基)氧化膦、2-苯并噻唑-N,N-二乙基二硫代氨基甲酸酯、寡聚{2-羟基-2-甲基-1-[4-(1-丙烯基)苯基]丙酮}、2,2-二甲氧基-1,2-二苯基乙烷-1-酮等。它们可单独使用，也可同时使用两种以上。
相对于能量射线固化型共聚物(A)(掺合能量射线固化性的单体和/或寡聚物(B)时，能量射线固化型共聚物(A)及能量射线固化性的单体和/或寡聚物(B)的合计量100质量份)100质量份，光聚合引发剂(C)优选以0.1质量份以上、特别优选以0.5质量份以上的量使用。此外，相对于能量射线固化型共聚物(A)(掺合能量射线固化性的单体和/或寡聚物(B)时，能量射线固化型共聚物(A)及能量射线固化性的单体和/或寡聚物(B)的合计量100质量份)100质量份，光聚合引发剂(C)优选以10质量份以下、特别优选以6质量份以下的量使用。
能量射线固化性粘着剂中，除了上述成分之外，也可适当地掺合其他成分。作为其他成分，例如可列举出非能量射线固化性聚合物成分或寡聚物成分(D)、交联剂(E)等。
作为非能量射线固化性聚合物成分或寡聚物成分(D)，例如可列举出聚丙烯酸酯、聚酯、聚氨酯、聚碳酸酯、聚烯烃等，优选重均分子量(Mw)为3000～250万的聚合物或寡聚物。通过将该成分(D)掺合在能量射线固化性粘着剂中，可改善固化前的粘着性及剥离性、固化后的强度、与其他层的接着性、储存稳定性等。该成分(D)的掺合量没有特别限定，相对于能量射线固化型共聚物(A)100质量份，可在超过0质量份、50质量份以下的范围内适当决定。
作为交联剂(E)，可使用具有与能量射线固化型共聚物(A)等所具有的官能团的反应性的多官能性化合物。作为这样的多官能性化合物的例子，可列举出异氰酸酯化合物、环氧化合物、胺化合物、三聚氰胺化合物、氮丙啶化合物、肼化合物、醛化合物、噁唑啉化合物、金属醇盐化合物、金属螯合化合物、金属盐、铵盐、反应性酚树脂等。
相对于能量射线固化型共聚物(A)100质量份，交联剂(E)的掺合量优选为0.01质量份以上，特别优选为0.03质量份以上，进一步优选为0.04质量份以上。此外，相对于能量射线固化型共聚物(A)100质量份，交联剂(E)的掺合量优选为8质量份以下，特别优选为5质量份以下，进一步优选为3.5质量份以下。
接着，以下针对能量射线固化性粘着剂以非能量射线固化性聚合物成分与具有至少1个以上的能量射线固化性基团的单体和/或寡聚物的混合物为主要成分的情况，进行说明。
作为非能量射线固化性聚合物成分，例如可使用与上述的丙烯酸类共聚物(a1)同样的成分。
作为具有至少1个以上的能量射线固化性基团的单体和/或寡聚物，可选择与上述成分(B)相同的单体和/或寡聚物。关于非能量射线固化性聚合物成分与具有至少1个以上的能量射线固化性基团的单体和/或寡聚物的掺合比，相对于非能量射线固化性聚合物成分100质量份，具有至少1个以上的能量射线固化性基团的单体和/或寡聚物优选为1质量份以上，特别优选为60质量份以上。此外，关于该配合比，相对于非能量射线固化性聚合物成分100质量份，具有至少1个以上的能量射线固化性基团的单体和/或寡聚物优选为200质量份以下，特别优选为160质量份以下。
此时，与上述相同，可适当地掺合光聚合引发剂(C)或交联剂(E)。
粘着剂层的厚度没有特别限定，例如优选为3μm以上，特别优选为5μm以上。此外，该厚度优选为50μm以下，特别优选为40μm以下。
4.剥离片
出于保护粘着面直到将其粘着面贴附于半导体芯片之类的被粘物之前的目的，本实施方式的半导体加工用片可在该面上层叠剥离片。剥离片的构成任意，可例示出利用剥离剂等对塑料膜进行剥离处理而成的物质。作为塑料膜的具体例，可列举出聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯等聚酯膜，及聚丙烯或聚乙烯等聚烯烃膜。作为剥离剂，可使用硅酮类、氟类、长链烷基类等，其中，优选廉价且可获得稳定的性能的硅酮类。关于剥离片的厚度没有特别限制，通常为20～250μm左右。
5.半导体加工用片的制造方法
本实施方式的半导体加工用片可以以与现有的半导体加工用片相同的方式制造。特别是作为由基材与粘着剂层构成的半导体加工用片的制造方法，只要能够在基材的一侧的面上层叠由上述的粘着性组合物形成的粘着剂层，则其详细方法没有特别限定。若列举出一个例子，则可通过下述方式形成粘着剂层：制备含有构成粘着剂层的粘着性组合物、及根据期望而进一步含有溶剂或分散剂的涂布液，利用模具涂布机、淋幕涂布机、喷雾涂布机、狭缝涂布机、刮刀涂布机等将该涂布液涂布在基材的一面上而形成涂膜，使该涂膜干燥。涂布液只要可进行涂布，则其性状没有特别限定，有含有用于形成粘着剂层的成分作为溶质的情况，也有作为分散剂而含有的情况。
此外，作为半导体加工用片的制造方法的另一个例子，也可在上述剥离片的剥离面上涂布涂布液而形成涂膜，使其干燥而形成由粘着剂层与剥离片构成的层叠体，将该层叠体的粘着剂层的与剥离片侧的面为相反侧的面贴附于基材，从而得到半导体加工用片与剥离片的层叠体。该层叠体中的剥离片可以作为工程材料而剥离，也可以保护粘着剂层直到贴附于半导体芯片、半导体晶圆等被粘物之前。
涂布液含有交联剂时，通过改变上述干燥条件(温度、时间等)或另外设定加热处理，使涂膜内的非能量射线固化性丙烯酸类粘着剂(N)或能量射线固化性粘着剂(A)与交联剂进行交联反应，在粘着剂层内以期望的存在密度形成交联结构即可。为了使该交联反应充分进行，在利用上述方法等使粘着剂层层叠于基材后，可以进行将得到的半导体加工用片在例如23℃、相对湿度50％的环境静置数日的熟化。
6.半导体加工用片的使用方法
本实施方式的半导体加工用片例如能够用于扩大层叠在半导体加工用片的一面上的多个半导体芯片的间隔。
特别优选用于将层叠在半导体加工用片的一面上的多个半导体芯片中的相邻的半导体芯片的相互的间隔扩大到200μm以上。另外，该间隔的上限虽没有特别限制，但例如可以为6000μm。
此外，本实施方式的半导体加工用片也能够用于至少通过双轴延伸而扩大层叠在半导体加工用片的一面上的多个半导体芯片的间隔的情况。此时，例如在互相正交的X轴及Y轴的+X轴方向、-X轴方向、+Y轴方向及-Y轴方向的四个方向施加张力而将半导体加工用片拉伸，更具体而言，分别沿着基材中的MD方向及CD方向拉伸。
如上所述的双轴延伸例如可使用在X轴方向及Y轴方向施加张力的分离装置进行。此处，X轴及Y轴为正交，与X轴平行的方向中的一者为+X轴方向，与该+X轴方向相反的方向为-X轴方向，与Y轴平行的方向中的一者为+Y轴方向，与该+Y轴方向相反的方向为-Y轴方向。
优选所述分离装置相对于半导体加工用片在+X轴方向、-X轴方向、+Y轴方向及-Y轴方向的四个方向施加张力，并在该四个方向分别具有多个保持手段、及与之对应的多个张力施加手段。各方向的保持手段及张力施加手段的数量虽可依半导体加工用片的尺寸而决定，但例如可以为3个以上、10个以下左右。
此处，例如在为了沿+X轴方向施加张力而具备的包含多个保持手段与多个张力施加手段的组中，优选各个保持手段具备保持半导体加工用片的保持构件，各个张力施加手段使对应于该张力施加手段的保持构件沿+X轴方向移动从而对半导体加工用片施加张力。而且，优选多个张力施加手段以分别独立地使保持手段沿+X轴方向移动的方式进行设置。此外，优选在为了分别沿-X轴方向、+Y轴方向及-Y轴方向施加张力而具备的包含多个保持手段与多个张力施加手段的三个组中，也具有同样的构成。由此，上述分离装置可在正交于各方向的方向的每个区域，对半导体加工用片施加不同大小的张力。
通常，使用4个保持构件将半导体加工用片分别沿+X轴方向、-X轴方向、+Y轴方向及-Y轴方向的四个方向保持，沿该四个方向延伸时，除了这四个方向之外，还沿它们的合成方向(例如，+X轴方向与+Y轴方向的合成方向、+Y轴方向与-X轴方向的合成方向、-X轴方向与-Y轴方向的合成方向、及-Y轴方向与+X轴方向的合成方向)对半导体加工用片施加张力。其结果，有时半导体加工用片的内侧的半导体芯片的间隔与外侧的半导体芯片的间隔产生差异。
然而，上述分离装置中，由于多个张力施加手段能够在+X轴方向、-X轴方向、+Y轴方向及-Y轴方向的各个方向，分别独立地对半导体加工用片施加张力，因此能够以消除如上所述的半导体加工用片的内侧与外侧的间隔的差异的方式将半导体加工用片延伸。其结果，可正确地调整半导体芯片的间隔。
优选上述分离装置进一步具备测定半导体芯片的相互间隔的测定手段。在此，优选基于测定手段的测定结果，将上述张力施加手段以可个别地移动多个保持构件的方式进行设置。由此，基于利用上述测定手段的半导体芯片的间隔的测定结果，可进一步调整该间隔，结果，可以更准确地调整半导体芯片的间隔。
另外，上述分离装置中，作为保持手段，可以为机械夹头、夹持筒(chuckcylinder)等夹头手段和减压泵、真空抽气器等减压手段，或者也可以为以粘合剂、磁力等支撑半导体加工用片的构成。此外，作为夹头手段中的保持构件，例如可使用具有下述构成的保持构件：具备从下方支撑半导体加工用片的下支撑构件；被下支撑构件支撑的驱动装置；被驱动装置的输出轴支撑、可通过驱动装置的驱动而从上方压住半导体加工片的上支撑构件的构成。作为该驱动装置，例如可列举出转动马达、平移马达、线性马达、单轴机器人、多关节机器人等电动装置、气缸、油压缸、无杆缸及旋转缸等致动器等。
此外，上述分离装置中，张力施加手段可具备驱动装置，并利用该驱动装置使保持构件移动。作为该驱动装置，可使用上述的驱动装置。例如，张力施加手段可为以下的构成：具备作为驱动装置的平移马达、及介在于平移马达与保持构件之间的输出轴，驱动后的平移马达经由输出轴使保持构件移动。
使用本实施方式的半导体加工用片扩大半导体芯片的间隔时，可从半导体芯片彼此接触的状态、或半导体芯片的间隔几乎没有被扩大的状态扩大其间隔，或者也可从半导体芯片彼此的间隔已被扩展到规定的间隔的状态进一步扩大其间隔。
从半导体芯片彼此接触的状态、或半导体芯片的间隔几乎没有被扩大的状态扩大其间隔时，例如，通过在切割片上分割半导体晶圆而得到多个半导体芯片之后，能够将多个半导体芯片从该切割片转印到本实施方式的半导体加工用片，接着，将该半导体芯片的间隔扩大。或者，也可在本实施方式的半导体加工用片上分割半导体晶圆而得到多个半导体芯片之后，将该半导体芯片的间隔扩大。
从半导体芯片彼此的间隔已被扩展到规定的间隔的状态进一步扩大其间隔时，使用其他的半导体加工用片、优选使用本实施方式的半导体加工用片将半导体芯片彼此的间隔扩展到规定的间隔之后，再将半导体芯片从该片转印到本实施方式的半导体加工用片，接着，通过将本实施方式的半导体加工用片延伸，能够进一步扩大半导体芯片的间隔。另外，这样的半导体芯片的转印与半导体加工用片的延伸可重复进行多次，直到半导体芯片的间隔成为期望的距离。
另外，本实施方式的半导体加工用片优选用于要求将半导体芯片的间隔分离得相对较大的用途，作为这样的用途的例子，可优选列举出扇出型的半导体晶圆级封装(FO-WLP)的制造方法。作为这样的FO-WLP的制造方法的例子，可列举出以下说明的第一方式及第二方式。
(1)第一方式
以下，对使用本实施方式的半导体加工用片的FO-WLP的制造方法的第一方式进行说明。另外，该第一方式中，本实施方式的半导体加工用片被用作后述的第二粘着片20。
图1的(A)中示出了贴附于第一粘着片10的半导体晶圆W。半导体晶圆W具有电路面W1，电路面W1中形成有电路W2。第一粘着片10贴附于半导体晶圆W的与电路面W1为相反侧的背面W3。第一粘着片10具有第一基材膜11与第一粘着剂层12。第一粘着剂层12层叠于第一基材膜11。
[切割工序]
图1的(B)中示出了保持于第一粘着片10的多个半导体芯片CP。
保持于第一粘着片10的半导体晶圆W通过切割而被切片，并形成多个半导体芯片CP。切割可使用切割锯等切断手段。切割时的切断深度设定为半导体晶圆W的厚度与第一粘着剂层12的合计，以及加入切割锯的磨损部分的深度。通过切割，第一粘着剂层12也被切断成与半导体芯片CP相同的尺寸。另外，有时通过切割也会在第一基材膜11中形成切口。
另外，切割也可以对半导体晶圆W照射激光而进行，以代替使用上述的切割锯等的切断手段。例如，可通过照射激光，将半导体晶圆W完全截断，并切片为多个半导体芯片CP。或者，也可以通过激光的照射，在半导体晶圆W内部形成改性层后，在后述的第一扩展工序中，通过拉伸第一粘着片10，使半导体晶圆W在改性层的位置断裂，切片为半导体芯片CP(隐形切割)。隐形切割时，激光的照射例如以将红外光域的激光聚焦在设定于半导体晶圆W的内部的焦点的方式照射。此外，这些方法中，激光的照射可从半导体晶圆W的任一侧进行。
[第一扩展工序]
图1的(C)中示出了对保持多个半导体芯片CP的第一粘着片10进行拉伸的工序(以下，有时称为“第一扩展工序”)进行说明的图。
利用切割而切片为多个半导体芯片CP后，将第一粘着片10拉伸，扩大多个半导体芯片CP之间的间隔。此外，进行隐形切割时，通过将第一粘着片10拉伸，使半导体晶圆W在改性层的位置断裂而切片为多个半导体芯片CP，同时扩大多个半导体芯片CP之间的间隔。第一扩展工序中，拉伸第一粘着片10的方法没有特别限定。作为拉伸第一粘着片10的方法，例如可列举出用环状或圆状的扩张器抵住从而拉伸第一粘着片10的方法；或使用握持构件等将第一粘着片的外周部抓住从而拉伸的方法等。
第一粘着片10优选具有适于上述切割工序、同时适于第一扩展工序的拉伸弹性模量。从该角度出发，优选第一粘着片10的拉伸弹性模量比后述的第二粘着片20大。由此，第一粘着片10能够发挥规定的扩展性而不损害切割时的性能，第二粘着片20能够发挥更优异的扩展性。
另外，如图1的(C)所示，使半导体芯片CP之间的距离为D1。作为距离D1，例如优选为15μm以上、110μm以下。
[转印工序]
图2的(A)示出了对第一扩展工序后、将多个半导体芯片CP转印到第二粘着片20的工序(以下，有时称为“转印工序”)进行说明的图。将第一粘着片10拉伸而扩大多个半导体芯片CP间的距离D1后，将第二粘着片20贴附于半导体芯片CP的电路面W1。此处，可将本实施方式的半导体加工用片用作该第二粘着片20。
第二粘着片20具有第二基材膜21与第二粘着剂层22。第二粘着片20优选以第二粘着剂层22覆盖电路面W1的方式贴附。
第二粘着剂层22的粘着力优选比第一粘着剂层12的粘着力大。若第二粘着剂层22的粘着力大，则将多个半导体芯片CP转印到第二粘着片20后，易于将第一粘着片10剥离。
第二粘着片20可与多个半导体芯片CP一起贴附于第二环状框架。此时，将第二环状框架载置在第二粘着片20的第二粘着剂层22上，并将其轻轻地按压并固定。然后，用在第二环状框架的环状的内侧露出的第二粘着剂层22抵住半导体芯片CP的电路面W1，将多个半导体芯片CP固定于第二粘着片20。
将第二粘着片20贴附之后，将第一粘着片10剥离时，多个半导体芯片CP的背面W3露出。在剥离了第一粘着片10之后，也优选维持在第一扩展工序中已扩张的多个半导体芯片CP之间的距离D1。
[第二扩展工序]
图2的(B)示出了对保持多个半导体芯片CP的第二粘着片20进行拉伸的工序(以下，有时称为“第二扩展工序”)进行说明的图。
第二扩展工序中，进一步扩大多个半导体芯片CP之间的间隔。第二扩展工序中，将第二粘着片20拉伸的方法没有特别限定。作为拉伸第二粘着片20的方法，例如可列举出用环状或圆状的扩张器抵住从而拉伸第二粘着片20的方法；或使用握持构件等将第二粘着片的外周部抓住从而拉伸的方法。作为后一方法，例如可列举出使用上述的分离装置等进行双轴延伸的方法。其中，从可更大幅扩大半导体芯片CP之间的间隔的角度出发，优选进行双轴延伸的方法。
另外，如图2的(B)所示，将第二扩展工序后的半导体芯片CP间的间隔设为D2。距离D2比距离D1大。作为距离D2，例如优选为200μm以上、6000μm以下。
[密封工序]
图2的(C)中示出了对使用密封构件60密封多个半导体芯片CP的工序(以下，有时称为“密封工序”)进行说明的图。
密封工序可在第二扩展工序之后实施。留下电路面W1，利用密封构件60覆盖多个半导体芯片CP，由此形成密封体3。在多个半导体芯片CP之间也填充有密封构件60。此处，由于利用第二粘着片20覆盖电路面W1及电路W2，因此能够防止电路面W1被密封构件60覆盖。
利用密封工序，得到将各自分离规定距离的多个半导体芯片CP埋进密封构件60的密封体3。密封工序中，优选多个半导体芯片CP以维持距离D2的状态而被密封构件60覆盖。
密封工序后，若将第二粘着片20剥离，则半导体芯片CP的电路面W1、及密封体3的与第二粘着片20接触的面3A露出。
[重新布线层形成工序及外部端电极的连接工序]
图3的(A)中，示出了将第二粘着片20剥离后的密封体3的剖面图。对该密封体3，依次进行：形成重新布线层的重新布线层形成工序；及对形成的重新布线层连接外部端电极的工序。另外，图3的(A)中，示出了更详细表示图2的(C)所示的电路W2的内部端电极W4。
如图3的(B)所示，利用重新布线层形成工序及与外部端电极的连接工序，形成连接于内部端电极W4的重新布线层5、及连接于重新布线层5的外部端电极6。具体而言，如下所述地形成。首先，在半导体芯片CP的电路面W1及密封体3的面3A上形成第一绝缘层4A。接着，以与内部端电极W4电连接的方式而形成重新布线层5。进一步，形成覆盖重新布线层5的第二绝缘层4B。此时，重新布线层5留下外部电极垫5A而被第二绝缘层4B覆盖。最后，在外部电极垫5A上载置焊锡球等外部端电极6，通过焊接等，将外部端电极6与外部电极垫5A电连接。
[第二切割工序]
图3的(C)中示出了对连接有外部端电极6的密封体3进行切片的工序(以下，有时称为“第二切割工序”)进行说明的剖面图。第二切割工序中，优选以半导体芯片CP单元将密封体3切片。将密封体3切片的方法没有特别限定。例如，能够采用与切割上述半导体晶圆W的方法同样的方法将密封体3切片。将密封体3切片的工序可通过使密封体贴附于切割片等粘着片而实施。
通过将密封体3切片，可制造半导体芯片CP单元的半导体封装1。如上所述，在半导体芯片CP的区域外扇出的外部电极垫5A连接有外部端电极6的半导体封装1可作为扇出型的晶圆级封装(FO-WLP)而制造。
[变形例]
上述第一方式的FO-WLP的制造方法也可变更一部分的工序，或省略一部分的工序。
(2)第二方式
以下，对使用本实施方式的半导体加工用片的FO-WLP的制造方法的第二方式进行说明。另外，该第二方式中，本实施方式的半导体加工用片被用作后述的第二粘着片20。
图4的(A)中示出了贴附于作为第三粘着片的保护片30的半导体晶圆W。半导体晶圆W具有作为第一面的电路面W1，电路面W1中形成有电路W2。保护片30贴附于半导体晶圆W的电路面W1。保护片30保护电路面W1及电路W2。
保护片30具有第三基材膜31与第三粘着剂层32。第三粘着剂层32层叠于第三基材膜31。
[槽形成工序]
图4的(B)中示出了对从半导体晶圆W的电路面W1侧形成规定深度的槽的工序(以下，有时称为“槽形成工序”)进行说明的图。
槽形成工序中，使用切割装置的切割刀等从保护片30侧对半导体晶圆W切入切口。此时，将保护片30完全切断，且从半导体晶圆W的电路面W1切入较半导体晶圆W的厚度浅的深度的切口，形成槽W5。槽W5以划分在半导体晶圆W的电路面W1形成的多个电路W2的方式形成。槽W5的深度只要为较目标的半导体芯片的厚度稍微深的程度则没有特别限定。形成槽W5时，会产生来自半导体晶圆W的切削屑。第二方式的制造方法中，以电路面W1受到保护片30保护的状态进行槽W5的形成，因此能够防止因切削屑导致的电路面W1、电路W2的污染或破损。
[研磨工序]
图4的(C)中示出了对形成槽W5后、研磨作为半导体晶圆W的第二面的背面W6的工序(以下，有时称为“研磨工序”)进行说明的图。
第二方式的制造方法中，在研磨前，将第一粘着片10贴附在保护片30侧。贴附第一粘着片10之后，使用研磨机50，从背面W6侧研磨半导体晶圆W。通过研磨，半导体晶圆W的厚度变薄，最终分割成多个半导体芯片CP。从背面W6侧进行研磨，直到槽W5的底部被去除，将半导体晶圆W以电路W2为单位进行切片。然后，根据需要进一步进行背面研磨，能够得到规定厚度的半导体芯片CP。第二方式的制造方法中，进行研磨直到作为第三面的背面W3露出。
图4的(D)中示出了所分割的多个半导体芯片CP被保持在保护片30及第一粘着片10的状态。另外，本说明书中，有时将如上所述地先设置槽W5、然后进行背面研磨，由此将半导体晶圆W分割成半导体芯片CP的方法称为“先切割法”。
[贴附工序(第二粘着片)]
图5的(A)中示出了对研磨工序后、将第二粘着片20贴附于多个半导体芯片CP的工序(以下，有时称为“贴附工序”)进行说明的图。
第二粘着片20贴附于半导体芯片CP的背面W3。第二粘着片20具有第二基材膜21与第二粘着剂层22。此处，将本实施方式的半导体加工用片用作该第二粘着片20。
优选第二粘着剂层22对半导体晶圆W的粘着力比第三粘着剂层32对半导体晶圆W的粘着力大。若第二粘着剂层22的粘着力大，则容易剥离第一粘着片10及保护片30。
第二粘着片20可与多个半导体芯片CP一起贴附于环状框架。此时，将环状框架载置在第二粘着片20的第二粘着剂层22上，并将其轻轻地按压并固定。然后，用在环状框架的环形状的内侧露出的第二粘着剂层22抵住半导体芯片CP的电路面W1，将多个半导体芯片CP固定于第二粘着片20。
[剥离工序(第一粘着片)]
图5的(B)中示出了对贴附第二粘着片20后、将第一粘着片10及保护片30剥离的工序(以下，有时称为“剥离工序”)进行说明的图。
剥离工序中，剥离第一粘着片10时，将被切断的保护片30一起剥离。若剥离保护片30，则多个半导体芯片CP的电路面W1露出。此处，如图5的(B)所示，将利用先切割法分割的半导体芯片CP之间的距离设为D1。作为距离D1，例如优选为15μm以上、110μm以下。
[扩展工序]
图5的(C)中示出了对保持多个半导体芯片CP的第二粘着片20进行拉伸的工序(以下，有时称为“扩展工序”)进行说明的图。
扩展工序中，进一步扩大多个半导体芯片CP之间的间隔。扩展工序中，将第二粘着片20拉伸的方法没有特别限定。作为拉伸第二粘着片20的方法，例如可列举出用环状或圆状的扩张器抵住从而拉伸第二粘着片20的方法；或使用握持构件等将第二粘着片的外周部抓住从而拉伸的方法等。作为后一方法，例如可列举出使用上述分离装置等进行双轴延伸的方法。其中，从可更大幅扩大半导体芯片CP之间的间隔的角度出发，优选进行双轴延伸的方法。
第二方式的制造方法中，如图5的(C)所示，将扩展工序后的半导体芯片CP之间的距离设为D2。距离D2比距离D1大。作为距离D2，例如优选为200μm以上、6000μm以下。
[密封工序]
图6中示出了对使用密封构件60密封多个半导体芯片CP的工序(以下，有时称为“密封工序”)进行说明的图。
图6的(A)中示出了对扩展工序后、将作为第四粘着片的表面保护片40贴附于多个半导体芯片CP的工序进行说明的图。
将第二粘着片20拉伸从而将多个半导体芯片CP之间的间隔扩展到距离D2后，将表面保护片40贴附于半导体芯片CP的电路面W1。表面保护片40具有第四基材膜41与第四粘着剂层42。表面保护片40优选以第四粘着剂层42覆盖电路面W1的方式贴附。
在贴附表面保护片40后，若将第二粘着片20剥离，则多个半导体芯片CP的背面W3露出。优选在剥离第二粘着片20后，也维持在扩展工序中已扩张的多个半导体芯片CP之间的距离D2。在第二粘着剂层22中掺合有能量射线聚合性化合物时，优选从第二基材膜21侧对第二粘着剂层22照射能量射线，使能量射线聚合性化合物固化，再将第二粘着片20剥离。
图6的(B)中示出了对将由表面保护片40保持的多个半导体芯片CP密封的工序进行说明的图。
留下电路面W1，利用密封构件60覆盖多个半导体芯片CP，由此形成密封体3。在多个半导体芯片CP之间也填充有密封构件60。此处，由于利用表面保护片40覆盖电路面W1及电路W2，因此能够防止电路面W1被密封构件60覆盖。
利用密封工序，得到将各自分离规定距离的多个半导体芯片CP埋进密封构件的密封体3。密封工序中，优选多个半导体芯片CP以维持距离D2的状态而被密封构件60覆盖。
密封工序后，若将表面保护片40剥离，则半导体芯片CP的电路面W1、及密封体3的与表面保护片40接触的面3S露出(参照图3的(A))。
[重新布线层形成工序、与外部端电极的连接工序及第二切割工序]
在密封工序之后，进行重新布线层形成工序、与外部端电极的连接工序及第二切割工序。这些工序能够利用与第一方式的制造方法相同的方法进行(参照图3的(B)及图3的(C))。经由这些工序，可得到FO-WLP。
[变形例]
上述第二方式的FO-WLP的制造方法也可变更一部分的工序、或省略一部分的工序。以下，对这样的变形例进行说明。
作为第二方式的制造方法的第一变形例，可在第二粘着片20的贴附工序之后，进行仅将第一粘着片10剥离的工序。即，上述的第二方式中，将第一粘着片10剥离时，与切断的保护片30一起剥离；与之相对，本变形例中，将保护片30留在半导体芯片CP的电路面W1，直接将第一粘着片10剥离。如图7的(A)所示，通过第一粘着片10的剥离，贴附有被切断的保护片30的多个半导体芯片CP成为层叠在第二粘着片20上的状态。
接着，如图7的(B)所示，进行上述扩展工序。即，以半导体芯片CP的电路面W1上贴附有被切断的保护片30的状态，将第二粘着片20拉伸，使多个半导体芯片CP间扩展到距离D2。
如图7的(C)所示，扩展工序后，进行将多个半导体芯片CP密封的工序。上述第二方式中，如图6的(B)所示，在表面保护片40上密封半导体芯片CP；与之相对，本变形例中，如图7的(C)所示，在第二粘着片20上，使用密封构件60密封半导体芯片CP。此处，由于在电路面W1贴附有保护片30，因此即使不贴附表面保护片40，也能够以第二粘着片贴附在半导体芯片CP的背面W3的状态直接密封。留下电路面W1，用密封构件60将多个半导体芯片CP覆盖，由此形成密封体3。优选密封体3的面3S与半导体芯片CP的电路面W1为同一面。
密封工序后，将保护片30及第二粘着片20剥离。然后，通过进行上述的重新布线层形成工序、与外部端电极的连接工序及第二切割工序，可得到FO-WLP。
本实施方式的半导体加工用片由于能够大幅延伸，因此如上所说明地，能够适用于需要将半导体芯片的间隔大幅扩大的用途。
以上所说明的实施方式是为了容易理解本发明所记载的，而并非为了限定本发明而记载。因此，上述实施方式中公开的各要素包含属于本发明的技术范围的全部设计变更或均等物在内的主旨。
例如，半导体加工用片为具有基材与粘着剂层的构成的情况下，在基材与粘着剂层之间也可介在有其他层。
实施例
以下，利用实施例等对本发明更具体地进行说明，但本发明的范围并不限定于这些实施例等。
[实施例1]
(1)粘着性组合物的制备
使丙烯酸丁酯/丙烯酸2-羟基乙酯＝85/15(质量比)反应得到的丙烯酸类共聚物、与相对于该丙烯酸2-羟基乙酯为80摩尔％的甲基丙烯酰氧乙基异氰酸酯(MOI)反应，得到能量射线固化型聚合物。该能量射线固化型聚合物的重均分子量(Mw)为60万。
将100质量份的得到的能量射线固化型聚合物、3质量份的作为光聚合引发剂的1-羟基环己基苯基酮(BASF公司制造，产品名称“IRGACURE184”)、0.45质量份的作为交联剂的甲苯二异氰酸酯类交联剂(TOSOH CORPORATION制造，产品名称“CORONATE L”)在溶剂中混合，得到粘着性组合物。
(2)半导体加工用片的制作
对在聚对苯二甲酸乙二醇酯(PET)膜的一面形成有硅酮类的剥离剂层而成的剥离膜(LINTEC CORPORATION制造，产品名称“SP-PET3811”)的剥离面涂布上述粘着性组合物，通过加热使其干燥，由此在剥离膜上形成厚度10μm的粘着剂层。然后，将作为基材的聚酯类聚氨酯弹性体片(Sheedom Co.,Ltd.制造，产品名称“Higress DUS202”，厚度50μm)的一面贴附在该粘着剂层的露出面，以在粘着剂层上贴附有剥离膜的状态得到半导体加工用片。
[比较例1]
除了将100质量份的聚氯乙烯树脂(PVC，平均聚合度︰1050)、42质量份的己二酸类聚酯增塑剂、少量的稳定剂混炼，使用淋幕涂布装置成型为膜状，并将由此得到的厚度80μm的氯乙烯膜用作基材以外，以与实施例1相同的方式制作半导体加工用片。
[比较例2]
除了使用厚度80μm的聚丙烯膜(PP，DiaPlus Film公司制造，产品名称“LT01-06051”)作为基材以外，以与实施例1相同的方式制作半导体加工用片。
[试验例1](拉伸试验)
将实施例及比较例中制造的半导体加工用片裁切成15mmx140mm，剥离剥离片，由此制造试验片。关于该试验片，按照JIS K7161:2014及JIS K7127:1999测定23℃的断裂伸长率及拉伸弹性模量。具体而言，利用拉伸试验机(Shimadzu Corporation制造，产品名称“Autograph AG-IS500N”)、将夹具间距离设定为100mm之后，以200mm/min的速度对上述试验片进行拉伸试验，测定断裂伸长率(％)及拉伸弹性模量(MPa)。另外，在制造基材时的流动方向(MD)及与其成直角的方向(CD)均进行测定。将结果示于表1。
[试验例2](100％应力及复原率的测定)
将实施例及比较例中制造的半导体加工用片裁切成150mm×15mm，剥离剥离片，由此得到试验片。另外，以使制造半导体加工用片时的流动方向(MD方向)成为试验片的长度方向的方式进行裁切。然后，将试验片的长度方向的两端用拉伸试验机(ShimadzuCorporation制造，产品名称“Autograph AG-IS 50N”)的夹具固定。此时，以夹具间的长度为100mm的方式，用夹具握持试验片。将该长度设为初期夹具间的长度L0(mm)。然后，以200mm/min的速度沿着长度方向拉伸100mm，使夹具间的长度成为200mm。将从该长度减去初期夹具间的长度L0(mm)(即100mm)的长度设为扩张长度L1(mm)。测定此时的试验力，求取拉伸试验的100％强度(N)作为MD方向的100％强度(N)。然后，通过用MD方向的100％强度(N)除以半导体加工用片的剖面积，求取MD方向的100％应力(MPa)。此外，以夹具间的长度扩张为200mm的状态保持1分钟之后，以200mm/min的速度使夹具恢复到夹具间的长度为L0(mm)，以夹具间的长度为L0(mm)的状态保持1分钟。然后，以60mm/min的速度沿着长度方向拉伸，记录拉伸力显示0.1N/15mm时的夹具间的长度。将从该长度减去初期夹具间的长度L0(mm)的值设为L2(mm)。
将上述L1及L2的值套入下述式(I)中，算出复原率(％)。将结果示于表1。
复原率(％)＝{1-(L2÷L1)}×100…(I)
此外，以使与制造实施例及比较例中得到的半导体加工用片时的流动方向正交的方向(CD方向)成为试验片的长度方向的方式，将在实施例及比较例中得到的半导体加工用片裁切成150mm×15mm，剥离剥离片，由此得到试验片，对于该试验片以与上述同样的方式进行100％强度(N)及100％应力(MPa)的测定，分别作为CD方向的100％强度(N)及CD方向的100％应力(MPa)。将它们的结果示于表1。此外，算出MD方向的100％应力(MPa)相对于CD方向的100％应力(MPa)的比。其结果也示于表1。
[试验例3](扩展试验)
将切割胶带(LINTEC CORPORATION制造，产品名称“ADWILL D-675”)的剥离片剥离，将露出的粘着面贴附于环状框架及6英寸硅镜面晶圆(Silicon mirror wafer)(直径：150mm，厚度：350μm，研磨面#2000)的研磨面。接着，使用切割机(DISCO Corporation制造，产品名称“DFD-651”)，利用以下的条件，将硅镜面晶圆以全切割的方式进行切割。由此，在切割胶带上得到切片而成的多个硅芯片。然后，使用UV照射装置(LINTEC CORPORATION制造，产品名称“RAD-2000m/12”)对切割胶带进行UV照射(照度：120mW/cm2，光量：70mJ/cm2)。
〃切割刀片：DISCO CORPORATION制造，产品名称“NBC-ZH205027HECC”
〃转数：30,000rpm
〃高度：0.06mm
〃切割速度：60mm/sec
〃芯片尺寸：3mm×3mm
接着，将实施例及比较例中得到的半导体加工用片裁切成210mm×210mm的正方形的尺寸。此时，以裁切后的片的各边与半导体加工用片的基材的MD方向平行或垂直的方式进行裁切。接着，将剥离片剥离，将通过上述切割得到的所有硅芯片转印到露出的粘着面。此时，硅芯片的一组以位于半导体加工用片的中央部的方式进行转印。此外，对硅晶进行切片时的切割线以与半导体加工用片的各边平行或垂直的方式进行转印。
接着，将转印有硅芯片的半导体加工用片设置于可双轴延伸的扩展装置(分离装置)。图8中示出了对该扩展装置100进行说明的平面图。图8中，X轴及Y轴为互相正交的关系，将该X轴的正的方向设为+X轴方向，将该X轴的负的方向设为-X轴方向，将该Y轴的正的方向设为+Y轴方向，将该Y轴的负的方向设为-Y轴方向。半导体加工用片200以各边与X轴或Y轴平行的方式而设置于扩展装置100。其结果，半导体加工用片200的基材的MD方向与X轴或Y轴平行。另外，图8中，硅芯片被省略。
如图8所示，扩展装置100在+X轴方向、-X轴方向、+Y轴方向及-Y轴方向分别具备五个保持手段101(总计20个保持手段101)。各方向的5个保持手段100中，将位于两端的保持手段设为保持手段101A，将位于中央的保持手段设为保持手段101C，将位于保持手段101A与保持手段101C之间的保持手段设为保持手段101B。用这些保持手段101握持半导体加工用片200的各边。
此处，如图8所示，半导体加工用片200的一边为210mm。此外，各边的保持手段101彼此的间隔为40mm。此外，半导体加工用片200的一边的端部(片的顶点)与存在于该边且离该端部最近的保持手段101A的间隔为25mm。
接着，使分别对应于保持手段101的、未图示的多个张力施加手段驱动，从而使保持手段101分别独立地移动。此时，针对握持半导体加工用片200的+X轴方向侧的一边的5个保持手段101，使其沿+X轴方向以延伸速度：2.5mm/sec移动40秒。与此同时，使这五个保持手段101中的保持手段101A及保持手段101B向远离保持手段101C的方向(即，+Y轴方向或-Y轴方向)移动。此时，使保持手段101A以延伸速度：2.5mm/sec的2/3的速度移动，使保持手段101B以延伸速度：2.5mm/sec的1/3的速度移动。另外，保持手段101C并没有向+Y轴方向及-Y轴方向移动。针对半导体加工用片200中的、位于+X轴方向以外的三个方向侧的保持手段101，也以与+X轴方向同样的方式进行向各方向的移动、以及使保持手段101A及保持手段101B向远离保持手段101C的方向的移动。
如上所述地使各保持手段101移动的结果，半导体加工用片200分别沿+X轴方向及-X轴方向各延伸100mm，同时分别沿+Y轴方向及-Y轴方向各延伸100mm。即，半导体加工用片200的各边各延伸200mm。结果，延伸后的半导体加工用片200的各边的长度成为410mm。
对如上所述地延伸后的状态的半导体加工用片200，以如下基准评价是否断裂。将结果示于表1。
○：没有发生断裂，良好地延伸。
×：发生断裂。
此外，针对是否断裂的评价为“○”的半导体加工用片200，在半导体加工用片200经过延伸的状态下，测定由多个硅芯片构成的大致圆形的形状的外径(对应于进行切割及延伸前的硅晶圆的外径的长度)作为晶圆外径对应长度(mm)。将结果示于表1。
另外，将测定的晶圆外径对应长度(mm)套入以下计算式(II)，算出了芯片间隔(mm)。将结果示于表1。
芯片间隔(mm)＝{晶圆外径对应长度(mm)-150mm(硅晶圆直径)}÷49(切割线数)…(II)
另外，上述式(II)中，切割线数为49是基于：将直径150mm的硅晶圆切割为3mm×3mm的芯片尺寸时，硅晶圆在一个方向及与该方向正交的方向分别以3mm的间隔被切割，在各方向上最多进行50等分，此时的切割线数在各个方向为49条。
[表1]
由表1可知，实施例的半导体加工用片能够大幅延伸而不发生断裂。
工业实用性
本发明的半导体加工用片例如适用于FO-WLP的制造。
附图标记说明
W：半导体晶圆；W1：电路面；W2：电路；W3：背面；W4：内部端电极；W5：槽；W6：背面；CP：半导体芯片；1：半导体封装；3：密封体；4A：第一绝缘层；4B：第二绝缘层；5：重新布线层；5A：外部电极垫；6：外部端电极；10：第一粘着片；11：第一基材膜；12：第一粘着剂层；20：第二粘着片；21：第二基材膜；22：第二粘着剂层；30：保护片；40：表面保护片；41：第四基材膜；42：第四粘着剂层；50：研磨机；60：密封构件；100：扩展装置；101、101A、101B、101C：保持手段；200：半导体加工用片。

Claims (10)

1.一种半导体加工用片，其至少具备基材，其特征在于，
所述半导体加工用片的复原率为70％以上、100％以下，
所述复原率为：在将所述半导体加工用片切出为150mm×15mm的试验片中，以使夹具间的长度成为100mm的方式用夹具夹住长度方向的两端，然后，以200mm/min的速度进行拉伸直到夹具间的长度成为200mm，以夹具间的长度扩张为200mm的状态保持1分钟，然后，以200mm/min的速度沿着长度方向恢复直至夹具间的长度成为100mm，以夹具间的长度恢复到100mm的状态保持1分钟，然后，以60mm/min的速度沿着长度方向拉伸，测定拉伸力的测定值显示0.1N/15mm时的夹具间的长度，将从该长度减去初期的夹具间的长度100mm的长度设为L2(mm)、将从处于所述扩张状态的夹具间的长度200mm减去初期夹具间的长度100mm的长度设为L1(mm)时，根据下式(I)算出的值：
复原率(％)＝{1-(L2÷L1)}×100…(I)。
2.一种半导体加工用片，其至少具备基材，其特征在于，
在23℃下沿所述基材的MD方向测定的所述半导体加工用片的100％应力相对于在23℃下沿所述基材的CD方向测定的所述半导体加工用片的100％应力的比为0.8以上、1.2以下，
所述100％应力为：在将所述半导体加工用片切出为150mm×15mm的试验片中，以使夹具间的长度成为100mm的方式用夹具夹住长度方向的两端，然后，以200mm/min的速度沿着长度方向拉伸，用夹具间的长度成为200mm时的拉伸力的测定值除以半导体加工用片的剖面积而计算得到的值。
3.一种半导体加工用片，其至少具备基材，其特征在于，
在23℃下沿所述基材的MD方向及CD方向测定的所述半导体加工用片的拉伸弹性模量分别为10MPa以上、350MPa以下，
在23℃下沿所述基材的MD方向及CD方向测定的所述半导体加工用片的100％应力分别为3MPa以上、20MPa以下，
所述100％应力为：在将所述半导体加工用片切出150mm×15mm的试验片中，以使夹具间的长度成为100mm的方式用夹具夹住长度方向的两端，然后，以200mm/min的速度沿着长度方向拉伸，用夹具间的长度成为200mm时的拉伸力的测定值除以半导体加工用片的剖面积而计算得到的值，
在23℃下沿所述基材的MD方向及CD方向测定的所述半导体加工用片的断裂伸长率分别为100％以上。
4.根据权利要求1～3中任一项所述的半导体加工用片，其特征在于，进一步具备层叠在所述基材的至少一侧的面上的粘着剂层。
5.根据权利要求1～4中任一项所述的半导体加工用片，其特征在于，所述基材含有热塑性弹性体。
6.根据权利要求5所述的半导体加工用片，其特征在于，所述热塑性弹性体为氨基甲酸酯类弹性体。
7.根据权利要求1～6中任一项所述的半导体加工用片，其特征在于，用于将层叠于所述半导体加工用片的一面的多个半导体芯片中的相邻的半导体芯片的相互的间隔扩张至200μm以上、6000μm以下。
8.根据权利要求1～7中任一项所述的半导体加工用片，其特征在于，可通过在互相正交的X轴及Y轴中的+X轴方向、-X轴方向、+Y轴方向及-Y轴方向的四个方向施加张力而将半导体加工用片拉伸，由此用于扩展层叠在所述半导体加工用片的一面的多个半导体芯片的间隔。
9.根据权利要求1～8中任一项所述的半导体加工用片，其特征在于，在具备下述工序的半导体装置的制造方法中被用作粘着片，所述工序为：
在所述粘着片的一面上设置经切片的多个半导体芯片的工序；及
拉伸所述粘着片，扩大所述多个半导体芯片彼此的间隔的工序。
10.根据权利要求1～9中任一项所述的半导体加工用片，其特征在于，用于制造扇出型的半导体晶圆级封装。
CN201780027304.9A 2016-06-30 2017-05-12 半导体加工用片 Pending CN109075048A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-131131 2016-06-30
JP2016131131 2016-06-30
PCT/JP2017/017966 WO2018003312A1 (ja) 2016-06-30 2017-05-12 半導体加工用シート

Publications (1)

Publication Number Publication Date
CN109075048A true CN109075048A (zh) 2018-12-21

Family

ID=60785966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780027304.9A Pending CN109075048A (zh) 2016-06-30 2017-05-12 半导体加工用片

Country Status (5)

Country Link
JP (2) JPWO2018003312A1 (zh)
KR (2) KR20230066116A (zh)
CN (1) CN109075048A (zh)
TW (2) TWI782802B (zh)
WO (1) WO2018003312A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098131A (zh) * 2019-04-18 2019-08-06 电子科技大学 一种功率mos型器件与集成电路晶圆级重构封装方法
CN112322204A (zh) * 2019-08-05 2021-02-05 日东电工株式会社 粘合片
CN112687767A (zh) * 2020-12-01 2021-04-20 华灿光电(苏州）有限公司 芯片扩膜方法
CN113201290A (zh) * 2020-01-30 2021-08-03 琳得科株式会社 工件加工用片及经加工工件的制造方法
CN113366079A (zh) * 2019-01-31 2021-09-07 琳得科株式会社 扩片方法及半导体装置的制造方法
CN114502679A (zh) * 2019-10-04 2022-05-13 琳得科株式会社 粘合片及粘合片的制造方法
WO2023273582A1 (zh) * 2021-07-02 2023-01-05 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019172219A1 (ja) * 2018-03-07 2019-09-12 リンテック株式会社 粘着シート
JP7256786B2 (ja) * 2018-03-07 2023-04-12 リンテック株式会社 粘着シート
WO2019172220A1 (ja) * 2018-03-07 2019-09-12 リンテック株式会社 粘着シート
JP7139039B2 (ja) * 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7139041B2 (ja) * 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7134562B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
JP7139042B2 (ja) * 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7139038B2 (ja) * 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7134563B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
JP7139040B2 (ja) * 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7134564B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
JP2019212817A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212788A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212818A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212816A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212814A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212813A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212785A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212815A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212787A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7039135B2 (ja) * 2018-06-06 2022-03-22 株式会社ディスコ ウェーハの加工方法
JP2019212786A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7201342B2 (ja) * 2018-06-06 2023-01-10 株式会社ディスコ ウエーハの加工方法
WO2019235217A1 (ja) * 2018-06-08 2019-12-12 リンテック株式会社 硬化封止体の製造方法
JP2020009895A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009890A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP7139048B2 (ja) * 2018-07-06 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP2020009897A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009896A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009894A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009893A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009892A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009891A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
KR102152459B1 (ko) * 2018-07-24 2020-09-07 한국기계연구원 마이크로 소자의 간격 조절 전사방법
JP7181020B2 (ja) * 2018-07-26 2022-11-30 株式会社ディスコ ウエーハの加工方法
JP2020024971A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024967A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024970A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024969A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020043117A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP2020043144A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP2020043143A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP2020043145A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP7166723B2 (ja) * 2018-10-17 2022-11-08 株式会社ディスコ ウェーハの加工方法
JP7166721B2 (ja) * 2018-10-17 2022-11-08 株式会社ディスコ ウェーハの加工方法
JP7175568B2 (ja) * 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7175570B2 (ja) * 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7175569B2 (ja) * 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7166722B2 (ja) * 2018-10-17 2022-11-08 株式会社ディスコ ウェーハの加工方法
KR102123419B1 (ko) * 2018-10-29 2020-06-17 한국기계연구원 소자 간격 제어가 가능한 시트 및 이를 이용한 소자 간격 제어방법
CN111128982B (zh) * 2018-10-30 2021-08-24 联嘉光电股份有限公司 扇出型晶圆级发光二极管封装方法及其结构
JP7199786B2 (ja) * 2018-11-06 2023-01-06 株式会社ディスコ ウェーハの加工方法
WO2020158768A1 (ja) * 2019-01-31 2020-08-06 リンテック株式会社 エキスパンド方法及び半導体装置の製造方法
JP7305259B2 (ja) * 2019-03-05 2023-07-10 株式会社ディスコ ウェーハの加工方法
JP7305260B2 (ja) * 2019-03-05 2023-07-10 株式会社ディスコ ウェーハの加工方法
JP7305261B2 (ja) * 2019-03-05 2023-07-10 株式会社ディスコ ウェーハの加工方法
TWI796522B (zh) * 2019-03-26 2023-03-21 新加坡商Ｐｅｐ創新私人有限公司 半導體器件封裝方法及半導體器件
JP7334063B2 (ja) * 2019-05-24 2023-08-28 株式会社ディスコ モールドチップの製造方法
JP2021024949A (ja) * 2019-08-05 2021-02-22 日東電工株式会社 粘着シート
CN114867804A (zh) * 2020-03-30 2022-08-05 琳得科株式会社 粘着片
JP7188658B1 (ja) * 2021-09-27 2022-12-13 昭和電工マテリアルズ株式会社 半導体装置の製造方法
WO2024024852A1 (ja) * 2022-07-29 2024-02-01 株式会社レゾナック 半導体装置の製造方法及びエキスパンドテープ
TWI820938B (zh) * 2022-09-29 2023-11-01 強茂股份有限公司 晶粒吸取輔助裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62121781A (ja) * 1985-11-21 1987-06-03 Mitsui Petrochem Ind Ltd ウエハダイシング用接着シ−ト
JP2007063340A (ja) * 2005-08-30 2007-03-15 Sumitomo Bakelite Co Ltd フィルム基材および半導体ウエハ加工用粘着テープ
JP2011096929A (ja) * 2009-10-30 2011-05-12 Citizen Electronics Co Ltd 半導体素子の製造方法
JP2012114397A (ja) * 2010-09-24 2012-06-14 Furukawa Electric Co Ltd:The 半導体加工用テープ
US20160079491A1 (en) * 2014-09-16 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1530994A (en) * 1974-10-08 1978-11-01 Raychem Ltd Composite structures of heat-recoverable articles
US4536445A (en) * 1981-12-28 1985-08-20 Raychem Corporation Elastomer based adhesive compositions
JP4540150B2 (ja) 1998-09-30 2010-09-08 日東電工株式会社 熱剥離型粘着シート
JP2003137350A (ja) 2001-11-02 2003-05-14 Kondo Machinery Co 包装体とそれを使用した包装用容器及び包装体を備えた構造体
JP2005322858A (ja) * 2004-05-11 2005-11-17 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2006095185A (ja) 2004-09-30 2006-04-13 Seed Co Ltd 香気成分持続揮散性シート、それを用いた匂い袋及び虫除け袋
JP2006173190A (ja) 2004-12-13 2006-06-29 Hitachi Chem Co Ltd 半導体装置の製造方法及びｉｃチップ配列用支持材
JP4256866B2 (ja) 2005-09-01 2009-04-22 ポリマテック株式会社 キーシート及びキーシートの製造方法
JP5009659B2 (ja) * 2007-03-23 2012-08-22 リンテック株式会社 ダイシングシートおよびチップ体の製造方法
JP5059559B2 (ja) * 2006-12-05 2012-10-24 リンテック株式会社 レーザーダイシングシートおよびチップ体の製造方法
WO2010058646A1 (ja) 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
JP2011119767A (ja) * 2011-03-07 2011-06-16 Sony Chemical & Information Device Corp ウエハのダイシング方法、実装方法、接着剤層付きチップの製造方法、実装体
KR101604822B1 (ko) * 2013-07-24 2016-03-18 주식회사 엘지화학 반도체 웨이퍼 다이싱 필름, 및 다이싱 다이본딩 필름
KR101648313B1 (ko) * 2014-11-01 2016-08-16 삼성에스디아이 주식회사 점착제 조성물, 이로부터 형성된 점착필름 및 이를 포함하는 디스플레이 부재

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62121781A (ja) * 1985-11-21 1987-06-03 Mitsui Petrochem Ind Ltd ウエハダイシング用接着シ−ト
JP2007063340A (ja) * 2005-08-30 2007-03-15 Sumitomo Bakelite Co Ltd フィルム基材および半導体ウエハ加工用粘着テープ
JP2011096929A (ja) * 2009-10-30 2011-05-12 Citizen Electronics Co Ltd 半導体素子の製造方法
JP2012114397A (ja) * 2010-09-24 2012-06-14 Furukawa Electric Co Ltd:The 半導体加工用テープ
US20160079491A1 (en) * 2014-09-16 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113366079A (zh) * 2019-01-31 2021-09-07 琳得科株式会社 扩片方法及半导体装置的制造方法
CN110098131A (zh) * 2019-04-18 2019-08-06 电子科技大学 一种功率mos型器件与集成电路晶圆级重构封装方法
CN112322204A (zh) * 2019-08-05 2021-02-05 日东电工株式会社 粘合片
CN114502679A (zh) * 2019-10-04 2022-05-13 琳得科株式会社 粘合片及粘合片的制造方法
CN114514296A (zh) * 2019-10-04 2022-05-17 琳得科株式会社 粘合片
CN114514296B (zh) * 2019-10-04 2024-03-29 琳得科株式会社 粘合片
CN113201290A (zh) * 2020-01-30 2021-08-03 琳得科株式会社 工件加工用片及经加工工件的制造方法
CN112687767A (zh) * 2020-12-01 2021-04-20 华灿光电(苏州）有限公司 芯片扩膜方法
CN112687767B (zh) * 2020-12-01 2021-11-05 华灿光电(苏州）有限公司 芯片扩膜方法
CN112687767B9 (zh) * 2020-12-01 2021-12-03 华灿光电(苏州）有限公司 芯片扩膜方法
WO2023273582A1 (zh) * 2021-07-02 2023-01-05 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法

Also Published As

Publication number Publication date
KR20230066116A (ko) 2023-05-12
WO2018003312A1 (ja) 2018-01-04
JPWO2018003312A1 (ja) 2019-04-18
TWI750171B (zh) 2021-12-21
TW201803042A (zh) 2018-01-16
JP2022058712A (ja) 2022-04-12
KR20190022444A (ko) 2019-03-06
JP7336548B2 (ja) 2023-08-31
TW202211394A (zh) 2022-03-16
KR102528636B1 (ko) 2023-05-03
TWI782802B (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
CN109075048A (zh) 半导体加工用片
JP7207778B2 (ja) 半導体加工用粘着テープ、及び半導体装置の製造方法
JP5302951B2 (ja) 粘着シート
KR101967444B1 (ko) 다이싱 시트 및 반도체 칩의 제조 방법
JP6018747B2 (ja) ウエハ加工用粘着シート、該シートを用いた半導体ウエハの加工方法
US20140342531A1 (en) Adhesive Sheet for Semiconductor Wafer Processing, Method for Processing of Semiconductor Wafer Using Sheet
JP7326248B2 (ja) 粘着テープおよび半導体装置の製造方法
CN112400216A (zh) 半导体加工用粘着胶带及半导体装置的制造方法
WO2019172220A1 (ja) 粘着シート
WO2008069088A1 (ja) レーザーダイシングシートおよびチップ体の製造方法
KR101748924B1 (ko) 반도체 웨이퍼 가공용 점착 테이프
KR20170131830A (ko) 반도체 가공용 시트
TWI814786B (zh) 黏著薄板
JPWO2018083987A1 (ja) ステルスダイシング用粘着シート
WO2021065072A1 (ja) 粘着シート
WO2019172218A1 (ja) 粘着シート
TWI837291B (zh) 擴展方法及半導體裝置之製造方法
JP7438990B2 (ja) エキスパンド方法及び半導体装置の製造方法
CN117413350A (zh) 半导体加工用保护片及半导体装置的制造方法
CN117413347A (zh) 半导体加工用保护片及半导体装置的制造方法
CN117413349A (zh) 半导体加工用保护片及半导体装置的制造方法
CN117413348A (zh) 半导体加工用保护片及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination