JP2006173190A - 半導体装置の製造方法及びｉｃチップ配列用支持材 - Google Patents

半導体装置の製造方法及びｉｃチップ配列用支持材 Download PDF

Info

Publication number
JP2006173190A
JP2006173190A JP2004360184A JP2004360184A JP2006173190A JP 2006173190 A JP2006173190 A JP 2006173190A JP 2004360184 A JP2004360184 A JP 2004360184A JP 2004360184 A JP2004360184 A JP 2004360184A JP 2006173190 A JP2006173190 A JP 2006173190A
Authority
JP
Japan
Prior art keywords
chip
chips
semiconductor device
manufacturing
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004360184A
Other languages
English (en)
Inventor
Koji Tazaki
耕司 田崎
Hironobu Ishizaka
裕宣 石坂
Masahito Shibuya
正仁 渋谷
Kosuke Tanaka
耕輔 田中
Shigehiro Konno
繁宏 近野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2004360184A priority Critical patent/JP2006173190A/ja
Publication of JP2006173190A publication Critical patent/JP2006173190A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】微小なＩＣチップを効率よく配線基板に搭載することができるようにする。
【解決手段】伸張性を有するＩＣチップ配列用支持材３の一方の面に複数のＩＣチップ２を配列し、ＩＣチップ２の間隔が配線基板６の間隔とほぼ等しくなるようにＩＣチップ配列用支持材３を伸張し、少なくとも１個以上のＩＣチップ２もしくは１箇所以上の認識マークを用いて位置決めをすることで、複数個のＩＣチップ２と配線基板６との位置合わせを同時に行い、その後にＩＣチップ２を配線基板６に搭載する。
【選択図】図３

Description

本発明は、ＩＣチップを配線基板に実装した半導体装置に関して、生産性に優れた製造方法及びそれに用いる部材に関する。
現在、ＩＣチップを配線基板に搭載する主な方式として、素子を１個ずつ搭載するワン・バイ・ワン方式が用いられている。このワン・バイ・ワン方式を用いた実際の搭載機はロータリータイプと、ロボットタイプに大別される。
ロータリータイプは図１に示すように、素子５３を搭載するヘッド５０の位置は動かさずに、基板５４を動かして素子５３を実装する所定の位置をヘッド５１の下に持ってくる方式で、ヘッド５１は素子５３をピックアップ〜搭載という一連の動作を単純化している。そのため素子５３の１個当たりの搭載に要する時間は０．１秒以下という高速動作が可能となるが、素子５３の供給をエンボス加工されたテープ５２のエンボス部に素子を１列に挿入したテーピングの状態で行う必要がある。図中、Ａ部は部品をピックアップする位置を示し、Ｂ部は部品をマウントする位置を示している。図２でも同様である。
一方、ロボットタイプは図２に示すように、基板５４を動かさずに素子５３を搭載するヘッド５５を動かす方式なので各種形態の部品を高精度に装着することができ、素子５３等の部品の供給方法もテーピングだけでなく、ウエハやトレイ５６にも対応できるが、素子５３の１個当たりの搭載に要する時間はロータリータイプに比べて長くなる。
ＩＣチップにはマイクロプロセッサに代表されるロジックＬＳＩやメモリＬＳＩ、プロセッサとメモリ及び周辺回路が１つの素子内に組み込まれたシステムＬＳＩ等があり、高集積化、高機能化が図られている。また、各種ダイオードに代表される、単体では回路を形成しない個別半導体（ディスクリート・デバイス）があり、１ｍｍ程度への小型化や高機能化が図られている。
大型で外部端子数が多いＬＳＩ素子はロボットタイプで精度よく基板に搭載する必要があり、一方、端子数が少なく高い位置精度が要求されないディスクリート部品はロータリータイプで高速実装される場合も多い。
小型ＩＣチップの特殊な例として、近年ＲＦＩＤ（Radio Frequency Identification）タグ用に、無線通信用の回路や固体識別のための情報を書き込むためのメモリから構成される、大きさが１ｍｍ程度かそれ以下のＩＣチップが開発されている。ＲＦＩＤタグを用いる非接触式固体識別システムは、物のライフサイクル全体を管理するシステムとして、製造、物流、販売等すべての業態で注目されており、システムの構築が進められているが、その実現のためには安価かつ大量にＩＣチップをアンテナに実装する必要があり、その手法の開発にも注目が集まっている。
エレクトロニクス実装大事典 ６１４頁、社団法人 エレクトロニクス実装学会編、２０００年
ＩＣチップの搭載技術の課題に、小型化、高速化への対応が挙げられる。特に、前述したＲＦＩＤタグは近い将来に年間数十億から数百億個の需要が予想される。そのためには非常に生産性の高い実装方式の実現が不可欠である。試しに年間１００億個のＲＦＩＤタグを生産する場合の１個あたりのタクトタイムを計算すると、休み無く稼動した場合でも１個当たり０．００３秒となる。実装ラインを増やすことで対応することは可能であるが、生産コストの増大につながり、本質的な解決にはならない。
また、ＲＦＩＤタグはＩＣチップとアンテナとから構成される単純な構造であるがゆえに、その安価な生産にはＩＣチップの低価格化すなわち小型化が不可欠である。現在、株式会社日立製作所から販売されている「ミューチップ」は０．５ｍｍ以下のＩＣチップをアンテナに実装したものである。今後、半導体回路の設計技術及び細線化技術の進歩に伴いさらなるＩＣチップの微小化が予想され、ＩＣチップのハンドリングは従来の搭載ヘッドによる真空吸着方式では困難となる。
本発明は、前記に鑑みてなされたものであり、微小なＩＣチップを効率よく配線基板に搭載することができる半導体装置の製造方法及びＩＣチップ配列用フィルムを提供することを目的とする。
すなわち、本発明に係る半導体装置の製造方法及びＩＣチップ配列用フィルムは、以下の通りである。
本発明に係る半導体装置の製造方法は、ＩＣチップと配線基板とを含む半導体装置の製造方法であって、複数の前記ＩＣチップと、ほぼ一定の間隔で配列された複数の前記配線基板とを電気的に接続するための位置合わせを行う半導体装置の製造方法において、伸張性を有するＩＣチップ配列用支持材の一方の面に複数の前記ＩＣチップを配列する工程と、前記ＩＣチップの間隔が前記配線基板の間隔とほぼ等しくなるように前記ＩＣチップ配列用支持材を伸張する工程と、少なくとも１個以上の前記ＩＣチップもしくは１箇所以上の認識マークを用いて位置決めをすることで、複数個の前記ＩＣチップと前記配線基板との位置合わせを同時に行う工程と、前記ＩＣチップを前記配線基板に搭載する工程と、を有することを特徴とする。
伸張性を有する前記ＩＣチップ配列用支持材の一方の面に複数の前記ＩＣチップを配列する工程が、個片化された半導体ウエハの一部もしくは全体を、前記ＩＣチップ配列用支持材の一方の面に転写することによって行われることが好ましい。
ＩＣチップと配線基板とを含む半導体装置の製造方法であって、複数の前記ＩＣチップと、ほぼ一定の間隔で配列された複数の前記配線基板とを電気的に接続するための位置合わせを行う半導体装置の製造方法において、伸張性を有する第１のＩＣチップ配列用支持材の一方の面に複数の前記ＩＣチップを配列する工程と、前記第１のＩＣチップ配列用支持材を伸張する工程と、伸張性を有する第２のＩＣチップ配列用支持材に転写する工程と、前記第２のＩＣチップ配列用支持材を伸張するという工程と、を前記ＩＣチップの間隔が前記配線基板の間隔とほぼ等しくなるまで繰り返す工程と、少なくとも１個以上の前記ＩＣチップもしくは１箇所以上の認識マークを用いて位置決めをする工程と、複数個の前記ＩＣチップと前記配線基板との位置合わせを同時に行い、前記ＩＣチップを前記配線基板に搭載する工程と、を有することが好ましい。
伸張性を有する前記ＩＣチップ配列用支持材の一方の面に複数の前記ＩＣチップを配列する工程が、個片化された半導体ウエハの一部もしくは全体を、前記ＩＣチップ配列用支持材の一方の面に転写することによって行われることが好ましい。
伸張性を有する前記ＩＣチップ配列用支持材の一方の面に複数の前記ＩＣチップを配列する工程が、個片化され、かつ表面に粘着層を形成された半導体ウエハの一部もしくは全体を、前記ＩＣチップ配列用支持材の一方の面に転写することによって行われることが好ましい。
ＩＣチップと配線基板とを含む半導体装置の製造方法において、前記配線基板を所定の間隔に整列する工程と、複数個の前記ＩＣチップが形成されたウエハの前記ＩＣチップを個片に分割する工程と、複数個の前記ＩＣチップの表面に粘着剤層を形成する工程と、分割された複数個の前記ＩＣチップのうちの任意の複数個を、伸張性を有するＩＣチップ配列用支持材の一方の面に転写し、前記ＩＣチップの表面に形成された前記粘着剤層を介して仮固定する工程と、前記ＩＣチップ配列用支持材を所定の大きさに伸張し複数個の前記ＩＣチップを整列した前記配線基板の間隔にほぼ等しくする工程と、複数個の前記ＩＣチップと前記配線基板の相対する電極を少なくとも１個以上の前記ＩＣチップもしくは１箇所以上の認識用マークを用いて位置合せする工程と、前記ＩＣチップを前記配線基板に搭載する工程と、を有することが好ましい。
ＩＣチップと配線基板とを含む半導体装置の製造方法において、前記配線基板を所定の間隔に整列する工程と、複数個の前記ＩＣチップが形成されたウエハの前記ＩＣチップを個片に分割する工程と、複数個の前記ＩＣチップの表面に第１の粘着剤層を形成する工程と、分割された複数個の前記ＩＣチップのうちの任意の複数個を、伸張性を有する第１のＩＣチップ配列用支持材の粘着面に転写し、前記ＩＣチップの表面に形成された前記第１の粘着剤層を介して仮固定する工程と、前記ＩＣチップの表面に第２の粘着剤層を形成する工程と、前記第１のＩＣチップ配列用支持材を所定の大きさに伸張する工程と、第１のＩＣチップ配列用支持材上に仮固定された前記ＩＣチップを伸張性を有する前記第２のＩＣチップ配列用支持材に転写し、前記第２の粘着剤層を介して仮固定する工程と、前記第２のＩＣチップ配列用支持材を所定の大きさに伸張する工程と、を前記ＩＣチップの間隔が前記配線基板の間隔とほぼ等しくなるまで繰り返す工程と、複数個の前記ＩＣチップと前記配線基板の相対する電極を少なくとも１個以上の前記ＩＣチップもしくは１箇所以上の認識用マークを用いて位置合わせする工程と、前記ＩＣチップを前記配線基板に搭載する工程と、を有することが好ましい。
本発明に係るＩＣチップ配列用支持材は、前記半導体装置の製造方法において用いられる、厚みが０．０１〜０．２ｍｍで、かつ引張破壊伸びが２００％以上の有機樹脂フィルムであることを特徴とする。
前記半導体装置の製造方法において用いられる、厚みが０．０１〜０．２ｍｍで、かつ引張破壊伸びが２００％以上の天然ゴム又は合成ゴムシートであることが好ましい。
前記半導体装置の製造方法において用いられる、弾性繊維又は非弾性繊維又は糸又は糸ゴム又はそれらの組み合わせを編んだもので、厚みが０．０１〜０．２ｍｍで、かつ引張破壊伸びが２００％以上であることが好ましい。
前記半導体装置の製造方法において、前記ＩＣチップ配列用支持材が伸張性と少なくとも一方の表面に粘着性を有するＩＣチップ配列用支持材であることが好ましい。
ＩＣチップと配線基板とを含む半導体装置の製造方法において、前記配線基板を所定の間隔に整列する工程と、複数個の前記ＩＣチップが形成されたウエハの前記ＩＣチップを個片に分割する工程と、分割された複数個の前記ＩＣチップのうちの任意の複数個を、伸張性及び粘着性を有するＩＣチップ配列用支持材の粘着面に転写し仮固定する工程と、前記ＩＣチップ配列用支持材を所定の大きさに伸張し複数個の前記ＩＣチップを整列した前記配線基板の間隔にほぼ等しくする工程と、複数個の前記ＩＣチップと前記配線基板の相対する電極を少なくとも１個以上の前記ＩＣチップもしくは１箇所以上の認識用マークを用いて位置合せする工程と、前記ＩＣチップを前記配線基板に搭載する工程と、を有することが好ましい。
ＩＣチップと配線基板とを含む半導体装置の製造方法において、前記配線基板を所定の間隔に整列する工程と、複数個の前記ＩＣチップが形成されたウエハの前記ＩＣチップを個片に分割する工程と、分割された複数個の前記ＩＣチップのうちの任意の複数個を、伸張性及び粘着性を有する第１のＩＣチップ配列用支持材の粘着面に転写し仮固定する工程と、前記第１のＩＣチップ配列用支持材を所定の大きさに伸張する工程と、前記第１のＩＣチップ配列用支持材上に仮固定された前記ＩＣチップを伸張性及び粘着性を有する第２のＩＣチップ配列用支持材に転写し仮固定する工程と、前記第２のＩＣチップ配列用支持材を所定の大きさに伸張する工程と、をＩＣチップの間隔が前記配線基板の間隔とほぼ等しくなるまで繰り返す工程と、複数個の前記ＩＣチップと前記配線基板の相対する電極を少なくとも１個以上の前記ＩＣチップもしくは１箇所以上の認識用マークを用いて位置合わせする工程と、前記ＩＣチップを前記配線基板に搭載する工程と、を有することが好ましい。
前記半導体装置の製造方法において用いられる、厚みが０．０１〜０．２ｍｍで、かつ引張破壊伸びが２００％以上の有機樹脂フィルムからなるベース基材と、前記ベース基材の少なくとも一方の面に粘着剤層が形成された２層フィルムであることが好ましい。
前記半導体装置の製造方法において用いられる、厚みが０．０１〜０．２ｍｍで、かつ引張破壊伸びが２００％以上の天然ゴム又は合成ゴムシートからなるベース基材と、前記ベース基材の少なくとも一方の面に粘着剤層が形成された２層フィルムであることが好ましい。
前記半導体装置の製造方法において用いられる、弾性繊維又は非弾性繊維又は糸又は糸ゴム又はそれらの組み合わせを編んだもので、厚みが０．０１〜０．２ｍｍで、かつ引張破壊伸びが２００％以上であるベース基材と、前記ベース基材の少なくとも一方の表面に粘着剤層が形成されたシート状材料であることが好ましい。
ＩＣチップと配線基板とを含む半導体装置において、複数の前記ＩＣチップを複数の前記配線基板に、前記方法で搭載する際に、前記ＩＣチップのベース基材面と前記配線基板の前記ＩＣチップを固定する所定の面とを接着剤を介して固定し、前記ＩＣチップの回路面上に形成された外部端子と、前記配線基板上の所定の端子とを、金属ワイヤで電気的に接続することが好ましい。
ＩＣチップと配線基板とを含む半導体装置において、複数の前記ＩＣチップを複数の前記配線基板に、前記方法で搭載する際に、前記ＩＣチップの回路面上に形成された外部端子と前記配線基板の前記ＩＣチップを接続固定する端子とを対向させ、導電性材料又は異方導電性材料又は非導電性材料を介して電気的接続かつ固定することが好ましい。
前記半導体装置の製造方法において、前記ＩＣチップが無線通信用のＩＣチップであり、前記配線基板が送受信アンテナであることが好ましい。
前記半導体装置の製造方法において、前記ＩＣチップが、固体識別のための識別情報を記憶し、外部電極が向かい合った１組の各々の面に形成されており、前記配線基板が送受信アンテナであり、前記ＩＣチップの一方の面に形成された外部電極が送受信アンテナの一つの端子に接続され、前記ＩＣチップの他方の面に形成された外部電極が金属ワイヤ又は金属箔または導電性接着剤を介して、前記送受信アンテナの別の端子に接続されることが好ましい。
前記半導体装置の製造方法において、前記ＩＣチップの１辺の大きさが、０．５ｍｍ以下であることが好ましい。
本発明の半導体装置の製造方法及びＩＣチップ配列用支持材によれば、次のような効果を得ることができる。すなわち、複数個のＩＣチップを配列用支持材に配列し、その支持材を伸張してＩＣチップを配線基板の配列された間隔とほぼ等しくした後に一括して位置合わせをすればＩＣチップを効率よく配線基板に搭載することができる。特に一辺の長さが０．５ｍｍ以下のＩＣチップを搭載する場合には、微小な素子を１個ずつハンドリングする必要がなく有効である。
以下、本発明の実施形態について図面を用いて詳細に説明する。
なお、以下に記載の実施の形態は、最良の形態の一例であり、本発明はこれらの形態に限定されるものではない。
図３に本発明の半導体装置の製造方法の概略図を示す。図３（ａ）は半導体ウエハ１がダイシング加工等の手法を用いて個片化された状態を示す。各ＩＣチップ２は個片化されても分離しないようにダイシングテープに仮固定されている。
図３（ｂ）はダイシングテープ４上に整列したＩＣチップ２の上から支持材固定治具２１に固定されたＩＣチップ配列用支持材３（以下、配列用支持材という。）を重ね、粘着剤層を介してＩＣチップ２を配列用支持材３に転写する際の断面図である。所定の範囲のＩＣチップ２を確率よく転写するために転写用治具２２を使用するとよい。
ここで、ＩＣチップ２を配列用支持材３に転写するための粘着剤層は、図４（ａ）に示すように、配列用支持材３のベース基材３Ａの表面に形成された粘着剤層３Ｃであってもよく、もしくは図４（ｂ）に示すように、個片化されたＩＣチップ２の上に塗布等の手法で形成した粘着剤層３Ｃであってもよい。粘着材層の粘着力は良好な転写性を得るためにダイシングテープの粘着力より強くしておくほうがよい。
図３（ｃ）は配列用支持材上にＩＣチップ２が仮固定された状態を上面からみた図であり、図３（ｄ）はＩＣチップ２が下面になるように配置した場合の断面構造を示す。
図３（ｅ）は支持材固定治具に対し、先端がほぼ平坦な伸張用治具２３を配列用支持材３の上から押し下げながらＩＣチップ２の間隔が所定の長さになるように配列用支持材３を伸ばす方法の断面図である。この方法はＩＣチップ２の間隔をほぼ等方的に広げることに好適である。
配列用支持材３を１回伸張しただけではＩＣチップ２の間隔が所定の長さにならない場合、続いてＩＣチップ２を第２の配列用支持材３に転写し、上記と同様の方法で伸張することを繰り返し、ＩＣチップ２の間隔を所定の長さにする。
次に図３（ｆ）に示すように、所定の間隔に広げられたＩＣチップ２が配線基板支持材５上に配列された配線基板６に対向するように配列用支持材３を重ね、配線基板６に搭載する。この際、複数個が配列されたＩＣチップ２と配線基板６の位置決めは、各々所定の１箇所ずつを選んで行ってもよく、または、複数箇所を選んで全体のバランスを見ながら行ってもよい。配線基板６の搭載部にはあらかじめＩＣチップ２の接続材料８を形成しておくとよい。また、ＩＣチップ２を確率よく配線基板６に搭載するために転写用治具２６を用い、ＩＣチップ２を配線基板６に押し付けるように搭載することが好ましい。
図３（ｇ）は平面上に配列された配線基板６にＩＣチップ２が搭載された状態を示す。
次にＩＣチップ２と配線基板６の電気的な接続を行うが、接続構造が図５（ｂ）に示すように配線基板６にＩＣチップ２の裏面を固定し、ＩＣチップ２の回路面上の外部端子２Ａと配線基板６上の接続端子６Ａとを例えばワイヤボンディングで接続する場合には、ＩＣチップ２を配線基板６に搭載する際に、図５（ａ）に示すようにＩＣチップ２の外部端子２Ａ面が配列用支持材３に仮固定されていなければならない。
同様に、接続構造が図６（ｂ）に示すようにＩＣチップ２の外部端子２Ａを配線基板６の接続端子に直接接続するフリップチップ方式の場合には、ＩＣチップ２を配線基板６に搭載する際に、図６（ａ）に示すようにＩＣチップ２の裏面が配列用支持材３に仮固定されていなければならない。
配列用支持材３を伸ばす方法としては、図3（ｅ）に示した方法に限らず、例えば図７に示すように配列用支持材３の周囲をチャッキングした状態で伸張用治具２４を外側に引っ張る方式でもよい。この方式はチャッキングした伸張用治具２４の引っ張り量を調整することでＩＣチップ２の間隔を任意の方向に任意の量だけ広げることが可能である。
また、図８に示すように、スライドする平板を重ねた状態の伸張用治具２５を包むように袋状の配列用支持材３を被せ、平板の重なりが小さくなる方向にスライドすることで袋状の配列用支持材３を伸ばすことができる。この方式はＩＣチップ２の間隔を特定の方向にのみ広げることが可能である。
さらに、図９（ａ）に示すように袋状の配列用支持材３に空気等を導入して風船状に膨らませることもできる。続いて図９（ｂ）に示すように平面状の配線基板６に押し付けることでＩＣチップ２を配線基板６に搭載する。この方式は袋状の内部に導入される空気等の圧力が配列用支持材３に均等に掛かるため、ＩＣチップ２の間隔を等方的に広げることが可能である。
本発明における配列用支持材３はポリエチレン、塩化ビニル等の有機材料からなるフィルム又は天然ゴムもしくは合成ゴムシートのような一様なフィルムでもよく、また、図１０に上面からみた概略図を示すような繊維又は糸又は糸ゴム等を編んだ繊維状基材３Ｂや、図１１に示すように繊維状基材３Ｂに粘着剤を含浸あるいは塗布する等の手法で少なくともその表面に粘着剤層３Ｃを形成したものでもよい。
配列用支持材３は可能な限り伸び率が大きいものがよく、引張破壊伸びが好ましくは２００％以上、さらに好ましくは６００％以上が好適である。
本発明にてＩＣチップ２を接続する場合に注意しなければならないのは、先に述べた従来のワン・バイ・ワン方式のようにＩＣチップ２を１個ずつピックアップし、配線基板６との位置決めを個々に行わないので、ＩＣチップ２と配線基板６の位置決め精度は配列用支持材３の伸張の精度に依存することである。
接続構造が図１２（ａ）に示すようなワイヤボンディング方式である場合、ＩＣチップ２の１辺の長さＣ１と配線基板６上の搭載パッドの長さＳ１との関係から、配列用支持材３の伸張の際に許容される最大のずれ量は±（Ｓ１−Ｃ１）／２である。例えば、Ｃ１＝１．０ｍｍ、Ｓ１＝２．０ｍｍの場合、許容ずれ量は±０．５ｍｍとなる。
同様に、接続構造が図１２（ｂ）に示すようなフリップチップ方式である場合、ＩＣチップ２の外部端子２Ａの内側の沿面間距離Ｃ２と配線基板６の搭載パッド間の沿面間距離Ｓ２との関係から、配列用支持材３の伸張の際に許容される最大のずれ量は±（Ｃ２−Ｓ２）／２であり、例えばＣ２＝０．７ｍｍ、Ｓ２＝０．１ｍｍの場合、許容ずれ量は±０．３ｍｍとなる。
いずれの場合も配列用支持材３への転写と伸張を複数回繰り返す場合の上記の許容ずれ量は、最終的に配線基板６に搭載する時点での累積ずれ量となるので、１回あたりの伸張時の精度はより小さく制御しなければならない点に注意が必要である。
図１３にはＲＦＩＤタグ用のインレットを上面から見た概略図を示す。インレットとはＲＦＩＤタグ用のＩＣチップと、無線にて送受信を行うためのアンテナとを接続したものである。図１３に示したアンテナ１０は通信周波数が９００ＭＨｚ〜数ＧＨｚのマイクロ波帯用に用いられる励振スリット１０Ａが形成されたダイポールアンテナの例であり、アンテナ１０の２個の接続端子に、ＩＣチップ９の２個の外部電極を図１２（ｂ）に示したフリップチップ方式で接続した例である。
図１４（ａ）には、株式会社日立製作所の宇佐美によって開発された、２個の外部電極が表裏面に形成された両面電極素子（以下、ＩＣチップという。）１２の一方の面の電極をアンテナの一方の端子に直接接続し、もう一方の面に形成された電極と、それに対応するアンテナの端子とをワイヤボンディングで接続した例である。図１４（ｂ）に素子接続部近傍の断面外略図を示す。両面電極素子１２の一方の面に形成された外部電極１２Ｂはベース基材１０Ａ上に形成されたアンテナ１０に接続材料８を介して接続され、もう一方の面に形成された外部電極１２Ａは金属ワイヤ７を介して励振スリット１１を挟んで反対側のアンテナ１０に接続されている。この場合、金属ワイヤ７を保護するためにＩＣチップ１２及び接続部を有機樹脂で封止することが好ましい。また、アンテナ１０はそれ自身に十分な剛性があればベース基材１０Ａは無くてもよい。
両面電極素子を使用したＲＦＩＤインレットの例として、図１５に示すように、金属箔１３を介してＩＣチップ１２の外部電極１２Ａとアンテナ１０の端子を接続する構造でもよい。各々の接続は接続材料８を介して行ってもよく、もしくは超音波を印可して外部電極１２Ａと金属箔１３とを直接接合してもよい。この構造で金属箔１３がＩＣチップ１２を覆うような大きさにすれば、ＩＣチップ１２の保護の効果が得られ好ましい。さらにこの空隙を有機樹脂で封止すれば保護の効果がより大きくなり好適である。
図１６には両面電極１２Ａ、１２Ｂとアンテナ１０とを金属箔１３を介して接続するＲＦＩＤインレットの例として各々の接続を異方導電接着剤１４によって行う例を示す。異方導電接着剤１４には導電粒子１４Ａが分散されており、この導電粒子１４Ａにより電気的接続が得られる。接着剤１４がアンテナ１０と金属箔１３との空隙を充填できるような接着剤１４の量を用いれば、接続と同時に封止による保護効果も得られ、好適である。
また、両面電極１２Ａ、１２Ｂとアンテナ１０とを金属箔１３を介して接続するＲＦＩＤインレットの構造においては、図１７に示すようにＩＣチップ１２のシリコンベース基板面１２Ｃに形成する外部電極をシリコンベース基板面１２Ｃ自身が兼ねることも可能である。また、金属箔１３はベース基材１５に支持されていてもよい。これは図１５及び図１６に示した構造においても同様である。
図１４〜図１７を用いて詳細に説明した両面電極素子１２を使用したＲＦＩＤインレットの構造には、ＩＣチップ１２とアンテナ１０とを接続するために高度な位置精度が不要である。さらに図１５〜図１７の構造では、適切な大きさの金属箔を用いることでＩＣチップ１２と金属箔１３及び金属箔１２とアンテナ１０の接続に関しても高度な位置精度が不要となり、本発明のＩＣチップの搭載方法の適用に非常に好適である。
以上に説明したように、ＩＣチップを配列用支持材上に配列し、ＩＣチップの間隔が配線基板の配列ピッチとほぼ同じ長さになるように配列用支持材を伸張すれば、効率よく配線基板に搭載することができる。
以下、本発明の実施例について説明するが、本発明はこれらの実施例に限定されるものではない。
＜実施例１＞
以下、図１８を用いて、両面電極素子を使用したＲＦＩＤインレットを作製した実施例１を説明する。
まず、アンテナ１０を、アルミニウム箔とポリエチレンテレフタレート（ＰＥＴ）フィルムとを貼り合わせた幅２５０ｍｍのアンテナ基材３０のアルミニウム箔を所定のパターンにエッチングすることで、縦方向３．０ｍｍ、横方向６０ｍｍの間隔に形成した。（図１８（ａ））
次に、ＲＦＩＤインレット用の両面電極素子（以下、本実施例でＩＣチップという。）を縦方向０．５ｍｍ、横方向０．５ｍｍの間隔で形成した厚み０．１５ｍｍのウエハを作製した。
次にダイシング加工によってＩＣチップを分割した。厚み０．０３ｍｍのダイシングブレードを使用したため、個片化されたＩＣチップの大きさは縦方向０．４７ｍｍ、横方向０．４７ｍｍであった。
次に、第１の配列用支持材として厚み０．０４ｍｍ、標準粘着力０．２N／２５ｍｍ、大きさ８０ｍｍ×８０ｍｍの塩化ビニル基材とアクリル系粘着剤とからなる粘着フィルム（第１の粘着フィルム）を用意した。ここで、標準粘着力とは、ＳＵＳ−４３０−ＢＡ板に対する粘着力で、剥離角度９０°、剥離速度２００ｍｍ／分、２３℃にて測定したものである。以下でも同様とする。
次に、ダイシングされたウエハから縦８０個×横４個の計３２０個のＩＣチップ１２を第１の粘着フィルム３１に転写した。（図１８（ｂ））
次に第１の粘着フィルム３１の周囲４０箇所をクリップ３２で固定し、縦方向のＩＣチップ１２の間隔が伸張前の１．１６倍である０．５８ｍｍに、横方向の間隔が伸張前の１．５倍である０．７５ｍｍになるように調整しながらクリップ３２を引っ張り、第1の粘着フィルム３１を伸張させた。（図１８（ｃ））
次に第２の配列用支持材として厚み０．０４ｍｍ、標準粘着力０．３N／２５ｍｍ、大きさ８０ｍｍ×８０ｍｍの塩化ビニル基材とアクリル系粘着剤とからなる粘着フィルム（第２の粘着フィルム）３３を用意した。
次に、第１の粘着フィルム３１に配列されているＩＣチップ１２を第２の粘着フィルム３３に転写した。
次に第２の粘着フィルム３３の周囲４０箇所をクリップで固定し、縦方向のＩＣチップ１２の間隔が伸張前の１．１６倍である０．６７ｍｍに、横方向の間隔が伸張前の１．５倍である１．１３ｍｍになるように調整しながらクリップを引っ張り、第２の粘着フィルム３３を伸張させた。
この作業を繰り返し、かつ伸張にあわせて粘着フィルムの大きさを大きくしながら、第１２の粘着フィルム３１２を伸張することによって縦方向のＩＣチップ１２の間隔を６０ｍｍ、横方向の間隔を３．０ｍｍにした。（図１８（ｄ））。
この際に、粘着フィルム３１２の粘着力はＩＣチップ１２を確実に転写するために少しずつ大きくなるように調整した。１回目の伸張から１２回目の伸張までのＩＣチップ１２の間隔と１回の伸張の倍率及び各粘着フィルムの標準粘着力を表１にまとめて示す。
次に、アンテナ基板３０上の所定の位置に異方導電接着フィルム（ＡＣ−２０５２Ｐ−４５、日立化成工業（株）製）を仮固定した。
次に、第１２の粘着フィルム３１２上に仮固定された３２０個の素子１２が、アンテナ基板３０のアンテナ１０上に仮固定された異方導電接着フィルム１４に対向する向きで所定の位置になるように位置決めし、重ね合わせた後に粘着フィルム３１２の裏面から平坦な表面をもつ転写治具で押さえつけてＩＣチップ１２をアンテナ基板３０のアンテナ１０に搭載した。（図１８（ｅ））
次に、アルミニウム箔とＰＥＴフィルムとを貼り合わせたアンテナ基材３０を縦方向１．５ｍｍ、横方向４．０ｍｍの大きさに切断し、アルミニウム箔面に異方導電接着フィルム（ＡＣ−２０５２Ｐ−４５、日立化成工業（株）製）を仮固定した。
次に、アルミニウム箔面に仮固定された異方導電接着フィルム１６が、アンテナ基板上に搭載されたＩＣチップ１２と対向する向きに重ねた。（図１８（ｆ））
次に、その上からＩＣチップ１２の厚みに等しい突起を形成した圧着ヘッドを所定の位置に合わせ、圧着ヘッドを降下し、温度１８０℃、荷重４Ｎの条件で２０秒間圧着し、図１７に示す構造のＲＦＩＤインレットを得た。
こうして得た３２０個のＲＦＩＤインレットについて、リーダとの通信特性を測定したところ、すべてのインレットでＩＣチップ１２に記憶されたデータを正常に読み取ることができた。
Figure 2006173190
＜実施例２＞
以下、両面電極素子（以下、本実施例でＩＣチップという。）を使用したＲＦＩＤインレットを作製した実施例２を説明する。
まず、アンテナの作製、ウエハの作製及びＩＣチップの個片化を実施例１と同様にして行った。
次に、第１の配列用支持材としてナイロン及びポリウレタン製のパンティストッキングを用意し、大きさ８０ｍｍ×８０ｍｍに切断した。
次に、パンティストッキングに原材料が多糖類である液状のりをなるべく一様に塗り、温風で１０秒程度乾燥させ、第１の配列用支持材（以下、のり付きストッキングという。）を作製した。
次に、ダイシングされたウエハから縦８０個×横４個の計３２０個のＩＣチップを第１ののり付きストッキングに転写した。
次に第１ののり付きストッキングの周囲４０箇所をクリップで固定し、縦方向のＩＣチップの間隔が伸張前の１．５５倍である０．７８ｍｍに、横方向の間隔が伸張前の３．３倍である１．６５ｍｍになるように調整しながらクリップを引っ張り、第1ののり付きストッキングを伸張させた。
次に第１ののり付きストッキングと同じ材料で、第２ののり付きストッキングを用意した。この際、粘着力が第１ののり付きストッキングより大きくなるように、乾燥条件を調整した。
次に、第１ののり付きストッキングに配列されているＩＣチップを第２ののり付きストッキングに転写した。
次に第２ののり付きストッキングの周囲４０箇所をクリップで固定し、縦方向のＩＣチップの間隔が伸張前の１．５５倍である１．２０ｍｍに、横方向の間隔が伸張前の３．３倍である５．４５ｍｍになるように調整しながらクリップを引っ張り、第２ののり付きストッキングを伸張させた。
この作業を繰り返し、かつ伸張にあわせてのり付きストッキングの大きさを大きくしながら、第４ののり付きストッキングを伸張することによって縦方向のＩＣチップの間隔を６０ｍｍ、横方向の間隔を３．０ｍｍにした。
この際に、のり付きストッキングの粘着力はＩＣチップを確実に転写するために少しずつ大きくなるように液状のりの乾燥条件で調整した。１回目の伸張から４回目の伸張までのＩＣチップの間隔と１回の伸張の倍率を表２にまとめて示す。
以下の工程は実施例１と同様にして図１７に示す構造のＲＦＩＤインレットを得た。
こうして得た３２０個のＲＦＩＤインレットについて、リーダとの通信特性を測定したところ、すべてのインレットでＩＣチップに記憶されたデータを正常に読み取ることができた。
Figure 2006173190
＜実施例３＞
以下、両面電極素子（以下、本実施例でＩＣチップという。）を使用したＲＦＩＤインレットを作製した実施例３を説明する。
まず、アンテナの作製、ウエハの作製及びＩＣチップの個片化を実施例１と同様にして行った。
次に、第１の配列用支持材としてゴム風船を用意した。
次に、ゴム風船の表面に原材料が多糖類である液状のりをなるべく一様に塗り、温風で１０秒程度乾燥させ、第１の配列用支持材（以下、のり付きゴム風船という。）を作製した。
次に、ダイシングされたウエハから縦４個×横４個の計１６個のＩＣチップを第１のゴム風船に転写した。
次に第１のゴム風船に圧縮空気を導入し、縦方向、横方向ともにＩＣチップの間隔が伸張前の５倍である２．５ｍｍになるように調整しながら、第1のゴム風船を伸張させた。
次に第１のゴム風船と同じ材料で、第２のゴム風船を用意した。この際、粘着力が第１のゴム風船より大きくなるように、乾燥条件を調整した。
次に、第１のゴム風船に配列されているＩＣチップを第２のゴム風船に転写した。
次に第２のゴム風船に圧縮空気を導入し、縦方向、横方向ともにＩＣチップの間隔が伸張前の５倍である１２．５ｍｍになるように調整しながら、第２のゴム風船を伸張させた。
第３のゴム風船についても同様の作業を繰り返し、伸張することによって縦方向、横方向のＩＣチップの間隔を６０ｍｍにした。
この際に、ゴム風船の粘着力はＩＣチップを確実に転写するために少しずつ大きくなるように液状のりの乾燥条件で調整した。１回目の伸張から３回目の伸張までのＩＣチップの間隔と１回の伸張の倍率を表３にまとめて示す。
以下の工程は実施例１と同様にして図１７に示す構造のＲＦＩＤインレットを得た。
こうして得た１６個のＲＦＩＤインレットについて、リーダとの通信特性を測定したところ、すべてのインレットでＩＣチップに記憶されたデータを正常に読み取ることができた。
Figure 2006173190
以上のように、実施例１〜実施例３のいずれにおいても、本発明の実現性を確認することができた。
従来工法のロータリータイプを説明するための図である。 従来工法のロボットタイプを説明するための図である。 本発明の半導体装置の製造方法を説明するための工程図である。 本発明の半導体装置の製造方法を説明するための図である。 本発明の半導体装置の製造方法と実装構造を説明するための図である。 本発明の半導体装置の製造方法と実装構造を説明するための図である。 本発明の半導体配列用支持材の伸張方法の一例を示す図である。 本発明の半導体配列用支持材の伸張方法の一例を示す図である。 本発明の半導体配列用支持材の伸張方法の一例を示す図である。 本発明の半導体配列用支持材の構造の一例を示す平面図である。 本発明の半導体配列用支持材の構造の一例を示す断面図である。 本発明の半導体装置の製造方法と実装構造を説明するための図である。 本発明に好適なＲＦＩＤインレットの構造の一例を示す図である。 本発明に好適なＲＦＩＤインレットの構造の一例を示す図である。 本発明に好適なＲＦＩＤインレットの構造の一例を示す図である。 本発明に好適なＲＦＩＤインレットの構造の一例を示す図である。 本発明に好適なＲＦＩＤインレットの構造の一例を示す図である。 本発明の実施例１を説明する工程図である。
符号の説明
１：半導体ウエハ
２：ＩＣチップ
２Ａ：ＩＣチップ外部端子
３：配列用支持材
３Ａ：ベース基材
３Ｂ：繊維状基材
３Ｃ：粘着剤層
４：ダイシングテープ
５：配線基板支持材
６：配線基板
６Ａ：接続端子
７：金属ワイヤ
８：接続材料

Claims (21)

  1. ＩＣチップと配線基板とを含む半導体装置の製造方法であって、複数の前記ＩＣチップと、ほぼ一定の間隔で配列された複数の前記配線基板とを電気的に接続するための位置合わせを行う半導体の製造方法において、
    伸張性を有するＩＣチップ配列用支持材の一方の面に複数の前記ＩＣチップを配列する工程と、
    前記ＩＣチップの間隔が前記配線基板の間隔とほぼ等しくなるように前記ＩＣチップ配列用支持材を伸張する工程と、
    少なくとも１個以上の前記ＩＣチップもしくは１箇所以上の認識マークを用いて位置決めをすることで、複数個の前記ＩＣチップと前記配線基板との位置合わせを同時に行う工程と、
    前記ＩＣチップを前記配線基板に搭載する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 伸張性を有する前記ＩＣチップ配列用支持材の一方の面に複数の前記ＩＣチップを配列する工程が、個片化された半導体ウエハの一部もしくは全体を、前記ＩＣチップ配列用支持材の一方の面に転写することによって行われることを特徴とする請求項１記載の半導体装置の製造方法。
  3. ＩＣチップと配線基板とを含む半導体装置の製造方法であって、複数の前記ＩＣチップと、ほぼ一定の間隔で配列された複数の前記配線基板とを電気的に接続するための位置合わせを行う半導体装置の製造方法において、
    伸張性を有する第１のＩＣチップ配列用支持材の一方の面に複数の前記ＩＣチップを配列する工程と、前記第１のＩＣチップ配列用支持材を伸張する工程と、伸張性を有する第２のＩＣチップ配列用支持材に転写する工程と、前記第２のＩＣチップ配列用支持材を伸張するという工程と、を前記ＩＣチップの間隔が前記配線基板の間隔とほぼ等しくなるまで繰り返す工程と、
    少なくとも１個以上の前記ＩＣチップもしくは１箇所以上の認識マークを用いて位置決めをすることで、複数個の前記ＩＣチップと前記配線基板との位置合わせを同時に行う工程と、
    前記ＩＣチップを前記配線基板に搭載する工程と、
    を有することを特徴とする半導体装置の製造方法。
  4. 伸張性を有する前記ＩＣチップ配列用支持材の一方の面に複数の前記ＩＣチップを配列する工程が、個片化された半導体ウエハの一部もしくは全体を、前記ＩＣチップ配列用支持材の一方の面に転写することによって行われることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 伸張性を有する前記ＩＣチップ配列用支持材の一方の面に複数の前記ＩＣチップを配列する工程が、個片化され、かつ表面に粘着層を形成された半導体ウエハの一部もしくは全体を、前記ＩＣチップ配列用支持材の一方の面に転写することによって行われることを特徴とする請求項２乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. ＩＣチップと配線基板とを含む半導体装置の製造方法において、
    前記配線基板を所定の間隔に整列する工程と、
    複数個の前記ＩＣチップが形成されたウエハの前記ＩＣチップを個片に分割する工程と、
    複数個の前記ＩＣチップの表面に粘着剤層を形成する工程と、
    分割された複数個の前記ＩＣチップのうちの任意の複数個を、伸張性を有するＩＣチップ配列用支持材の一方の面に転写し、前記ＩＣチップの表面に形成された前記粘着剤層を介して仮固定する工程と、
    前記ＩＣチップ配列用支持材を所定の大きさに伸張し複数個の前記ＩＣチップを整列した前記配線基板の間隔にほぼ等しくする工程と、
    複数個の前記ＩＣチップと前記配線基板の相対する電極を少なくとも１個以上の前記ＩＣチップもしくは１箇所以上の認識用マークを用いて位置合せする工程と、
    前記ＩＣチップを前記配線基板に搭載する工程と、
    を有する半導体装置の製造方法。
  7. ＩＣチップと配線基板とを含む半導体装置の製造方法において、
    前記配線基板を所定の間隔に整列する工程と、複数個の前記ＩＣチップが形成されたウエハの前記ＩＣチップを個片に分割する工程と、複数個の前記ＩＣチップの表面に第１の粘着剤層を形成する工程と、分割された複数個の前記ＩＣチップのうちの任意の複数個を、伸張性を有する第１のＩＣチップ配列用支持材の粘着面に転写し、前記ＩＣチップの表面に形成された前記第１の粘着剤層を介して仮固定する工程と、前記ＩＣチップの表面に第２の粘着剤層を形成する工程と、前記第１のＩＣチップ配列用支持材を所定の大きさに伸張する工程と、第１のＩＣチップ配列用支持材上に仮固定された前記ＩＣチップを伸張性を有する前記第２のＩＣチップ配列用支持材に転写し、前記第２の粘着剤層を介して仮固定する工程と、前記第２のＩＣチップ配列用支持材を所定の大きさに伸張する工程と、を前記ＩＣチップの間隔が前記配線基板の間隔とほぼ等しくなるまで繰り返す工程と、
    複数個の前記ＩＣチップと前記配線基板の相対する電極を少なくとも１個以上の前記ＩＣチップもしくは１箇所以上の認識用マークを用いて位置合わせする工程と、
    前記ＩＣチップを前記配線基板に搭載する工程と、
    を有する半導体装置の製造方法。
  8. 請求項１から７のいずれか１項に記載の半導体装置の製造方法において用いられる、
    厚みが０．０１〜０．２ｍｍで、かつ引張破壊伸びが２００％以上の有機樹脂フィルムであることを特徴とするＩＣチップ配列用支持材。
  9. 請求項１から７のいずれか１項に記載の半導体装置の製造方法において用いられる、
    厚みが０．０１〜０．２ｍｍで、かつ引張破壊伸びが２００％以上の天然ゴム又は合成ゴムシートであることを特徴とするＩＣチップ配列用支持材。
  10. 請求項１から７のいずれか１項に記載の半導体装置の製造方法において用いられる、
    弾性繊維又は非弾性繊維又は糸又は糸ゴム又はそれらの組み合わせを編んだもので、厚みが０．０１〜０．２ｍｍで、かつ引張破壊伸びが２００％以上であることを特徴とするＩＣチップ配列用支持材。
  11. 請求項１から４のいずれか１項に記載の半導体装置の製造方法において、
    前記ＩＣチップ配列用支持材が伸張性と少なくとも一方の表面に粘着性を有するＩＣチップ配列用支持材であることを特徴とする半導体装置の製造方法。
  12. ＩＣチップと配線基板とを含む半導体装置の製造方法において、
    前記配線基板を所定の間隔に整列する工程と、
    複数個の前記ＩＣチップが形成されたウエハの前記ＩＣチップを個片に分割する工程と、
    分割された複数個の前記ＩＣチップのうちの任意の複数個を、伸張性及び粘着性を有するＩＣチップ配列用支持材の粘着面に転写し仮固定する工程と、
    前記ＩＣチップ配列用支持材を所定の大きさに伸張し複数個の前記ＩＣチップを整列した前記配線基板の間隔にほぼ等しくする工程と、
    複数個の前記ＩＣチップと前記配線基板の相対する電極を少なくとも１個以上の前記ＩＣチップもしくは１箇所以上の認識用マークを用いて位置合せする工程と、
    前記ＩＣチップを前記配線基板に搭載する工程と、
    を有する半導体装置の製造方法。
  13. ＩＣチップと配線基板とを含む半導体装置の製造方法において、
    前記配線基板を所定の間隔に整列する工程と、複数個の前記ＩＣチップが形成されたウエハの前記ＩＣチップを個片に分割する工程と、分割された複数個の前記ＩＣチップのうちの任意の複数個を、伸張性及び粘着性を有する第１のＩＣチップ配列用支持材の粘着面に転写し仮固定する工程と、前記第１のＩＣチップ配列用支持材を所定の大きさに伸張する工程と、前記第１のＩＣチップ配列用支持材上に仮固定された前記ＩＣチップを伸張性及び粘着性を有する第２のＩＣチップ配列用支持材に転写し仮固定する工程と、前記第２のＩＣチップ配列用支持材を所定の大きさに伸張する工程と、をＩＣチップの間隔が前記配線基板の間隔とほぼ等しくなるまで繰り返す工程と、
    複数個の前記ＩＣチップと前記配線基板の相対する電極を少なくとも１個以上の前記ＩＣチップもしくは１箇所以上の認識用マークを用いて位置合わせする工程と、
    前記ＩＣチップを前記配線基板に搭載する工程と、
    を有する半導体装置の製造方法。
  14. 請求項１１から１３のいずれか１項に記載の半導体装置の製造方法において用いられる、
    厚みが０．０１〜０．２ｍｍで、かつ引張破壊伸びが２００％以上の有機樹脂フィルムからなるベース基材と、前記ベース基材の少なくとも一方の面に粘着剤層が形成された２層フィルムであることを特徴とするＩＣチップ配列用支持材。
  15. 請求項１１から１３のいずれか１項に記載の半導体装置の製造方法において用いられる、
    厚みが０．０１〜０．２ｍｍで、かつ引張破壊伸びが２００％以上の天然ゴム又は合成ゴムシートからなるベース基材と、前記ベース基材の少なくとも一方の面に粘着剤層が形成された２層フィルムであることを特徴とするＩＣチップ配列用支持材。
  16. 請求項１１から１３のいずれか１項に記載の半導体装置の製造方法において用いられる、
    弾性繊維又は非弾性繊維又は糸又は糸ゴム又はそれらの組み合わせを編んだもので、厚みが０．０１〜０．２ｍｍで、かつ引張破壊伸びが２００％以上であるベース基材と、前記ベース基材の少なくとも一方の表面に粘着剤層が形成されたシート状材料であることを特徴とするＩＣチップ配列用支持材。
  17. ＩＣチップと配線基板とを含む半導体装置において、
    複数の前記ＩＣチップを複数の前記配線基板に、請求項１から１６のいずれか１項に記載の方法で搭載する際に、前記ＩＣチップのベース基材面と前記配線基板の前記ＩＣチップを固定する所定の面とを接着剤を介して固定し、前記ＩＣチップの回路面上に形成された外部端子と、前記配線基板上の所定の端子とを、金属ワイヤで電気的に接続することを特徴とする半導体装置の製造方法。
  18. ＩＣチップと配線基板とを含む半導体装置において、
    複数の前記ＩＣチップを複数の前記配線基板に、請求項１から１６のいずれか１項に記載の方法で搭載する際に、前記ＩＣチップの回路面上に形成された外部端子と前記配線基板の前記ＩＣチップを接続固定する端子とを対向させ、導電性材料又は異方導電性材料又は非導電性材料を介して電気的接続かつ固定することを特徴とする半導体装置の製造方法。
  19. 請求項１から７、請求項１１から１３、請求項１７又は１８のいずれか１項に記載の半導体装置の製造方法において、
    前記ＩＣチップが無線通信用のＩＣチップであり、前記配線基板が送受信アンテナであることを特徴とする半導体装置の製造方法。
  20. 請求項１９に記載の半導体装置の製造方法において、
    前記ＩＣチップが、固体識別のための識別情報を記憶し、外部電極が向かい合った１組の各々の面に形成されており、前記配線基板が送受信アンテナであり、前記ＩＣチップの一方の面に形成された外部電極が送受信アンテナの一つの端子に接続され、前記ＩＣチップの他方の面に形成された外部電極が金属ワイヤ又は金属箔または導電性接着剤を介して、前記送受信アンテナの別の端子に接続されることを特徴とする半導体装置の製造方法。
  21. 請求項１９又は２０に記載の半導体装置の製造方法において、
    前記ＩＣチップの１辺の大きさが、０．５ｍｍ以下であることを特徴とする半導体装置の製造方法。
JP2004360184A 2004-12-13 2004-12-13 半導体装置の製造方法及びｉｃチップ配列用支持材 Pending JP2006173190A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004360184A JP2006173190A (ja) 2004-12-13 2004-12-13 半導体装置の製造方法及びｉｃチップ配列用支持材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004360184A JP2006173190A (ja) 2004-12-13 2004-12-13 半導体装置の製造方法及びｉｃチップ配列用支持材

Publications (1)

Publication Number Publication Date
JP2006173190A true JP2006173190A (ja) 2006-06-29

Family

ID=36673631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004360184A Pending JP2006173190A (ja) 2004-12-13 2004-12-13 半導体装置の製造方法及びｉｃチップ配列用支持材

Country Status (1)

Country Link
JP (1) JP2006173190A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281264A (ja) * 2006-04-10 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
JP2012119459A (ja) * 2010-11-30 2012-06-21 Kyocera Kinseki Corp 素子部品搭載装置
KR20190022444A (ko) * 2016-06-30 2019-03-06 린텍 가부시키가이샤 반도체 가공용 시트
JP2019153718A (ja) * 2018-03-05 2019-09-12 株式会社ディスコ デバイスの移設方法
WO2020235535A1 (ja) 2019-05-21 2020-11-26 株式会社ハリーズ 電子部品取付装置、電子装置の製造方法及びストラップの製造方法
US11670526B2 (en) 2017-11-21 2023-06-06 Hallys Corporation Electronic component mounting device for mounting electronic components

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547575A (en) * 1977-06-20 1979-01-20 Tdk Electronics Co Ltd Way of mounting electronic parts
JPS5617385A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPS5731150A (en) * 1980-08-01 1982-02-19 Nippon Telegr & Teleph Corp <Ntt> Supporting method of wafer
JPS5752143A (en) * 1980-09-16 1982-03-27 Toshiba Corp Mounting method and device for semiconductor pellet
JPH0677317A (ja) * 1992-08-26 1994-03-18 Mitsubishi Electric Corp 半導体装置の組立方法
JPH0730209A (ja) * 1993-07-14 1995-01-31 Matsushita Electric Ind Co Ltd 光素子実装体の製造方法
JPH09198481A (ja) * 1996-01-17 1997-07-31 Toshiba Chem Corp 電子タグ
JP2000163543A (ja) * 1998-11-27 2000-06-16 Hitachi Ltd 無線ｉｃカードおよびその製造方法
JP2003085516A (ja) * 2001-09-07 2003-03-20 Nec Tokin Corp 非接触通信媒体及びその製造方法
JP2003142534A (ja) * 2001-11-05 2003-05-16 Toray Eng Co Ltd アライメント方法および装置
JP2004127981A (ja) * 2002-09-30 2004-04-22 Sony Corp ボンディング装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547575A (en) * 1977-06-20 1979-01-20 Tdk Electronics Co Ltd Way of mounting electronic parts
JPS5617385A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPS5731150A (en) * 1980-08-01 1982-02-19 Nippon Telegr & Teleph Corp <Ntt> Supporting method of wafer
JPS5752143A (en) * 1980-09-16 1982-03-27 Toshiba Corp Mounting method and device for semiconductor pellet
JPH0677317A (ja) * 1992-08-26 1994-03-18 Mitsubishi Electric Corp 半導体装置の組立方法
JPH0730209A (ja) * 1993-07-14 1995-01-31 Matsushita Electric Ind Co Ltd 光素子実装体の製造方法
JPH09198481A (ja) * 1996-01-17 1997-07-31 Toshiba Chem Corp 電子タグ
JP2000163543A (ja) * 1998-11-27 2000-06-16 Hitachi Ltd 無線ｉｃカードおよびその製造方法
JP2003085516A (ja) * 2001-09-07 2003-03-20 Nec Tokin Corp 非接触通信媒体及びその製造方法
JP2003142534A (ja) * 2001-11-05 2003-05-16 Toray Eng Co Ltd アライメント方法および装置
JP2004127981A (ja) * 2002-09-30 2004-04-22 Sony Corp ボンディング装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281264A (ja) * 2006-04-10 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
JP2012119459A (ja) * 2010-11-30 2012-06-21 Kyocera Kinseki Corp 素子部品搭載装置
KR20190022444A (ko) * 2016-06-30 2019-03-06 린텍 가부시키가이샤 반도체 가공용 시트
KR102528636B1 (ko) 2016-06-30 2023-05-03 린텍 가부시키가이샤 반도체 가공용 시트
US11670526B2 (en) 2017-11-21 2023-06-06 Hallys Corporation Electronic component mounting device for mounting electronic components
JP2019153718A (ja) * 2018-03-05 2019-09-12 株式会社ディスコ デバイスの移設方法
JP7072977B2 (ja) 2018-03-05 2022-05-23 株式会社ディスコ デバイスの移設方法
WO2020235535A1 (ja) 2019-05-21 2020-11-26 株式会社ハリーズ 電子部品取付装置、電子装置の製造方法及びストラップの製造方法

Similar Documents

Publication Publication Date Title
JP4386023B2 (ja) Ｉｃ実装モジュールの製造方法および製造装置
US8072333B2 (en) RFID device and method of forming
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
US7102520B2 (en) RFID device and method of forming
KR100507300B1 (ko) 멀티칩 모듈 및 그 제조방법
US7560303B2 (en) Method and apparatus for linear die transfer
US20060012020A1 (en) Wafer-level assembly method for semiconductor devices
KR20050029213A (ko) 적층형 마이크로 전자 패키지
US11301739B2 (en) Method of assembly of articles and intermediate created thereby
US10713552B2 (en) RFID tag manufacturing method, RFID tag manufacturing device, and transfer sheet manufacturing method
US10049319B2 (en) Method of assembly using moving substrates, including creating RFID inlays
JP2006173190A (ja) 半導体装置の製造方法及びｉｃチップ配列用支持材
CN100562889C (zh) 电子装置的制造方法
TW200705642A (en) Method of making a stacked die package
JP5717502B2 (ja) 半導体チップ用保持具及びその使用方法
US6429534B1 (en) Interposer tape for semiconductor package
US20090057916A1 (en) Semiconductor package and apparatus using the same
TWI786542B (zh) 無線通訊裝置
US10169697B1 (en) Radio frequency tag having integrated and supplemental antenna elements
TWI336223B (en) Electronic device and method of manufacturing same
JP2021140671A (ja) Ｒｆｉｄインレイ
KR101634765B1 (ko) 집적회로 소자 패키지, 이를 포함하는 와이어 본딩 타입의 집적회로 소자 패키지 및 플립 본딩 타입의 집적회로 소자 패키지
KR20150081604A (ko) 반도체 패키지의 제조 방법
TW202210292A (zh) Ic標籤及其製造方法
CN101295652A (zh) 以软板进行封装的制程方法及供制程用的载具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208