JP2011096929A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2011096929A JP2011096929A JP2009250965A JP2009250965A JP2011096929A JP 2011096929 A JP2011096929 A JP 2011096929A JP 2009250965 A JP2009250965 A JP 2009250965A JP 2009250965 A JP2009250965 A JP 2009250965A JP 2011096929 A JP2011096929 A JP 2011096929A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- manufacturing
- semiconductor
- chip
- mounting table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
- Led Device Packages (AREA)
Abstract
【解決手段】エキスパンドテープを所定の大きさまでエキスパンドするエキスパンド工程と、半導体素子チップを仮載置台に載置する載置工程と、液体供給手段と、前記各半導体素子チップと前記仮載置台との間に氷結層を形成する冷凍工程と、前記各半導体素子チップから前記拡大エキスパンドテープを剥離するエキスパンドテープ剥離工程と、氷結層を解凍する解凍工程とを具備する。
【選択図】図1
Description
この中でLED素子の照明器具への応用では、省電力性や環境保護などの優れた特長で注目を集めているが、本格的な実用化までいくつかの課題が残されている。
そしてその課題とは経済性であり、小形薄型化である。すなわち多くの家庭で使われるためには、まずはLED素子を大量に安く作る製造技術が必要であり、これまでにいくつかの技術が開示されている。
以下、図8を用いて特許文献1に示す従来の製造法について説明する。
図9(a)に示す様に、透光性を有しフィルム各所で導電性を有する第1のフィルム201およびフィルム表面に複数の電極204が形成された第2のフィルム202の間に、所定の平面パターンをもってLEDチップ200を配列し、さらに第1および第2のフィルム201,202の間にLEDチップ200と中間フィルム203を挟み込み、光半導体モジュール205を効率的に製造するものである。
図9(b)に示す様に、エキスパンドテープ305に貼付された半導体チップ302をピックアップコレット301によってエキスパンドテープ305から剥離する際に、半導体チップ302を押し上げる突き上げピン304と、エキスパンドテープ305を冷却装置303によって冷却し、エキスパンドテープ305の粘着力を弱めて半導体チップ302のピックアップを容易にするというものである。
また特許文献2で開示された従来の製造法では、分割されたLEDチップを一度に配列する上で効率的であるが、一方では各LEDチップ200からエキスパンドテープを剥離するという困難な作業についての工夫はなされておらず、工程の効率化が図られているとはいえない。
本発明の目的は上記課題を解決し、半導体素子チップからエキスパンドテープの剥離を容易にし、かつまた多数の半導体素子チップを一括して精度良く実装出来る半導体素子の製造方法を提供することである。
(第1の実施形態)
以下、図1から図4を用いて本発明の半導体素子の製造方法の第1の実施形態を詳述する。
なお第1の実施形態の概要は、凍結による効果を用いて半導体素子からエキスパンドテープの剥離を容易にするものである。
まず図1(a)に示す様に半導体素子ウエハー1にエキスパンドテープ2を貼付したのち、図1(b)に示す様に半導体素子ウエハー1をダイシングによって半導体素子チップ1Aに細断する。
なお図示されていないがX方向と直角のY方向についても同様に、各半導体素子チップ1Aの間隔が所定間隔Cとなる様に、エキスパンドテープ2を引き延ばす。
また図3(c)に示す様に、給水手段4による液体の節約化や給水の効率化を図るため、仮載置台3にダムDを設けても良い。
[第1の実施形態の作用説明:図3]
すなわち、
P1≒6gr/mm2,P2≒25gr/mm2
よってP1<P2であるから、図4に示す様に、拡大エキスパンドテープ2Aを6gr/mm2を超える力、すなわち、
P0>6gr/mm2
で剥離すれば、拡大エキスパンドテープ2Aを半導体素子チップ1Aから剥離することが可能である。
以上の様に本発明の半導体素子の製造方法によれば、半導体素子チップ1Aに貼付した拡大エキスパンドテープ2Aを剥離する作業が極めて容易にかつ短時間で可能になる。すなわち図4に示す様に、拡大エキスパンドテープ2Aと半導体素子チップ1A間の接着強度P1は半導体素子チップ1Aと仮載置台3間の結合強度P2の1/4程度なので、拡大エキスパンドテープ2Aは接着強度P1を僅かに超える剥離力P0で剥離でき、しかも半導体素子チップ1Aと仮載置台3間の結合強度P2は、拡大エキスパンドテープ2Aと半導体素子チップ1A間の接着強度P1の4倍程度の結合強度を有しているので、半導体素子チップ1Aと仮載置台3との結合状態に何ら変化を生じることがない。
(第2の実施形態)
次に図5を用いて本発明の半導体素子の製造方法の第2の実施形態を詳述する。
第2の実施形態は、氷結層50Aの解凍方法が第1の実施形態と異なる。すなわち半導体素子チップ1Aから拡大エキスパンドテープ2Aを剥離したのち、半導体素子チップ1Aと仮載置台3の間の氷結層50Aを、フリーズドライ法で昇華によって解凍するものである。
なお以下の説明において、第1の実施形態と同一の要素は同一の番号を付し、重複する説明は省略する。
また図5(i)および図5(i1)は整列配置工程であり、フリーズドライ法による解凍工程によって、各半導体1Aが仮載置台3の上に整列して配置されている状態を、図5(i)によって断面図で示し、図5(i1)によって平面図で示してある。
p≦1hpa,t=−5℃,h=0%,
[第2の実施形態の作用説明:図5]
まず始めにフリーズドライ工程の作用とその理由を詳述する。
一般に凍結した液体を解凍する方法としては第一の実施形態で用いた通常解凍とフリーズドライ解凍の2種類の方法がある。通常解凍では氷結は溶けて液体になるので、物体と物体とが氷結によって固定されていても、解凍して液体になったときに流動してしまうため、物体と物体との相対位置が変動してしまう。
すなわち図5(i)および図5(i1)の整列配置工程に示す様に、解凍後の各半導体素子チップ1Aの間の相対位置は、X−Yいずれの方向においても図1(c)に示す当初の所定間隔Cの状態が維持される。
以上の様に本発明の半導体素子の製造方法によれば、半導体素子チップ1Aに貼付した拡大エキスパンドテープ2Aを凍結による効果を用いて容易に剥離したのちに、氷結層50Aを昇華によって解凍するので、解凍後の各半導体素子チップ1Aは、相対位置に何ら変動を生じることなく整列配置することが可能となる。
すなわち第1の実施形態においては、図2(h)に示す解凍工程において押さえ板15を使用することによって図2(i1)に示す様な整列配置が可能であり、仮に押さえ板15を使用しなかったりあるいは押さえ方が不十分であれば、図2(i2)の様に半導体素子チップ1Aの相対位置は変動してしまう可能性が高い。本発明では図5(h)に示す様に押さえ板15を使用しなくても、各半導体素子チップ1Aを整列配置させることが可能になるのである。
(第3の実施形態)
次に図6,7を用いて本発明の半導体素子の製造方法の第3の実施形態を詳述する。
図6は本発明の半導体素子の製造方法の工程を示す断面図であり、図7は本発明の半導体素子の製造方法による半導体素子の構造を示す断面図である。
第3の実施形態の概要は、仮載置台3に凍結した半導体素子チップ1Aから拡大エキスパンドテープ2Aを剥離しフリーズドライ法で半導体素子チップ1Aと仮載置台3の間の氷結層50Aを昇華させたのち、仮載置台3に載置された各半導体素子チップ1Aを、そのまま集合回路基板7に整列配置し実装するものであり、例えば多数のLEDチップを同数のパターンを有する集合回路基板に位置を合わせ整列配置し、さらに一括して同時に実装することを可能とする発明である。
なお以下の説明において、第2の実施形態と同一の要素は同一の番号を付し、重複する説明は省略する。
図6(j)に示す様に、半導体素子チップ1Aを仮接着剤8を用いて、仮載置台3から集合回路基板7に移し換える。すなわち仮載置台3に整列配置されている半導体素子チップ1Aを、図6(j)に示す矢印のように集合回路基板7の所定の位置に合わせ、仮接着剤8によって仮接着を行なう。そののち図6(k)に示す様に半導体素子チップ1Aを仮接着した集合回路基板7を上下反転したのち、半導体素子チップ1Aと集合回路基板7とをダイボンド部9によって固着する。
なお図6(k)においてはダイボンド部9の詳細は図示されていないが、図7(a)に示す様にダイボンド部9は、半導体素子チップ1Aに設けたバンプ12と、集合回路基板7の各々の位置に設けられた基板電極14とを、超音波圧着法によって熔着する方法を用いている。なおダイボンド部9としては、他に銀を含むエポキシ系やポリイミド系の接着剤あるいは同種の接着テープなどを用いる方法も可能であることは言うまでもない。
図7(a)は上述した製造方法による半導体素子300の断面図であり、半導体素子チップ1Aと回路基板7Bとの固着は、バンプ12と基板電極14との超音波熔着によってなされている。
なお図7(b)の様に、半導体素子チップ1Aと回路基板7Bとを接着剤または接着テープで固着し、半導体素子チップ1Aの素子電極13と基板電極14をワイヤ11により接続する方法も可能である。
以上の様に本発明の半導体素子の製造方法によれば、拡大エキスパンドテープ2Aを半導体素子チップ1Aから凍結を利用して容易に剥離し、さらにフリーズドライ法によって氷結層50Aを解凍し、各半導体素子チップ1Aを集合回路基板7の各々の所定位置に合わせて配置し実装することができる。
以上の様に本発明の半導体素子の製造方法によれば、拡大エキスパンドテープ2Aの剥離は凍結の利用によって容易になり、さらにフリーズドライ法によって多数の半導体素子チップ1Aを集合回路基板7に一括して整列配置し実装することが可能となるので、微小化した半導体素子チップからのエキスパンドテープの剥離という従来の大きな課題を解決し、かつまた多数の半導体素子チップを一括して精度良く実装出来る半導体素子の製造方法を提供することができる。
以上述べたように本発明の半導体素子の製造方法によれば、多数の半導体素子を一括して精度良く効率的に製造することが可能であるばかりでなく、近年急速に進みつつある半導体素子チップの微小化に対しても、半導体素子チップ破損などの問題を生じることなく対応が可能であり、効率的かつ経済的かつ高品質の半導体素子の製造方法を提供することが出来る。
なお、以上説明した実施形態は、これに限定されるものではなく、本発明の要旨を満たすものであれば任意に変更することができることはいうまでもない。
100,101 半導体素子
1A 半導体素子チップ
2 エキスパンドテープ
2A 拡大エキスパンドテープ
3 仮載置台
4 給水手段
5 冷凍手段
50 液体
50A 氷結層
6 解凍容器
7 集合回路基板
7B 回路基板
8 仮接着剤
9 ダイボンド部
10 樹脂封止材
11 ワイヤ
12 バンプ
13 素子電極
14 基板電極
15 仮押さえ板
200 LEDチップ
201 第1のフィルム
202 第2のフィルム
203 中間フィルム
204 電極
301 ピックアップコレット
302 半導体チップ
303 冷却装置
304 突き上げピン
305 エキスパンドテープ
C (各半導体素子チップ間の)所定間隔
D ダム
P0 拡大エキスパンドテープの剥離強度
P1 拡大エキスパンドテープと1A間の接着強度
P2 半導体素子チップ1Aと仮載置台3間の結合強度
Claims (7)
- エキスパンドテープ上に粘着した半導体素子ウエハーを縦横に細断して各半導体素子チップを形成し、前記エキスパンドテープを所定の大きさまでエキスパンドするエキスパンド工程と、
エキスパンドされた拡大エキスパンドテープ上の前記各半導体素子チップを仮載置台に載置する載置工程と、
液体供給手段を設け、前記液体供給手段によって前記各半導体素子チップと前記仮載置台との間に液体を供給する液体供給工程と、
前記仮載置台を冷凍する冷凍手段を設け、前記冷凍手段によって前記各半導体素子チップと前記仮載置台との間の前記液体を凍結し氷結層を形成する冷凍工程と、
前記冷凍工程によって前記氷結層を形成したのちに、前記各半導体素子チップから前記拡大エキスパンドテープを剥離するエキスパンドテープ剥離工程と、
前記エキスパンドテープ剥離工程によって前記各半導体素子チップから前記エキスパンドテープを剥離したのちに、前記各半導体素子チップと前記仮載置台との間の前記氷結層を解凍する解凍工程と、
を具備することを特徴とする半導体素子の製造方法。 - 前記解凍工程は、前記各半導体素子チップが載置された前記仮載置台を解凍容器に収納し、前記解凍容器内の圧力と温湿度とを制御して前記氷結層を昇華するフリーズドライ法を用いたものであることを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記フリーズドライ法を用いた前記解凍工程によって前記氷結層を昇華したのちに、前記各半導体素子チップを集合回路基板に整列配置する整列配置工程と、
前記整列配置工程ののちに、前記各半導体素子チップを前記集合回路基板に実装する実装工程と、
をさらに具備することを特徴とする請求項2に記載の半導体素子の製造方法。 - 前記各半導体素子チップを前記集合回路基板に実装する前記実装工程は、フリップチップ実装を用いたものであることを特徴とする請求項3に記載の半導体素子の製造方法。
- 前記実装工程によって前記各半導体素子チップを前記集合回路基板に実装したのちに、前記集合回路基板上の前記各半導体全体チップを覆う様に封止樹脂材を形成し、前記集合回路基板と前記封止樹脂材とを縦横に細断して個々の半導体素子に分離する分離工程を有することを特徴とする請求項4に記載の半導体素子の製造方法。
- 前記各半導体素子チップはLED素子チップであることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体素子の製造方法。
- 前記冷凍手段は熱電効果素子を使用したものであることを特徴とする請求項1から請求項6のいずれか1項に記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009250965A JP5414462B2 (ja) | 2009-10-30 | 2009-10-30 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009250965A JP5414462B2 (ja) | 2009-10-30 | 2009-10-30 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011096929A true JP2011096929A (ja) | 2011-05-12 |
JP5414462B2 JP5414462B2 (ja) | 2014-02-12 |
Family
ID=44113528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009250965A Expired - Fee Related JP5414462B2 (ja) | 2009-10-30 | 2009-10-30 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5414462B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135125A (ja) * | 2011-12-27 | 2013-07-08 | Citizen Holdings Co Ltd | 半導体発光素子 |
WO2014002535A1 (ja) * | 2012-06-29 | 2014-01-03 | シャープ株式会社 | 半導体装置の製造方法 |
CN109075048A (zh) * | 2016-06-30 | 2018-12-21 | 琳得科株式会社 | 半导体加工用片 |
CN109906519A (zh) * | 2016-10-28 | 2019-06-18 | 欧司朗光电半导体有限公司 | 用于转移半导体芯片的方法和转移工具 |
CN110741427A (zh) * | 2017-11-10 | 2020-01-31 | 深圳市柔宇科技有限公司 | 柔性面板的制作方法、柔性面板和显示装置 |
CN110870066A (zh) * | 2017-07-10 | 2020-03-06 | 三星电子株式会社 | 微型led显示器及其制造方法 |
WO2020166985A1 (ko) * | 2019-02-14 | 2020-08-20 | 서울바이오시스주식회사 | 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치 |
JP7485972B2 (ja) | 2022-04-26 | 2024-05-17 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07240452A (ja) * | 1994-02-28 | 1995-09-12 | Seiko Seiki Co Ltd | 半導体ウエハ加工装置 |
JPH0846018A (ja) * | 1994-05-25 | 1996-02-16 | Toshiba Corp | 基板保持装置 |
JPH08258035A (ja) * | 1995-03-23 | 1996-10-08 | Nissan Motor Co Ltd | 微小構造を有する装置の製造方法 |
JP2001257222A (ja) * | 2000-03-09 | 2001-09-21 | Hitachi Ltd | 半導体実装装置およびその製造方法 |
JP2004186488A (ja) * | 2002-12-04 | 2004-07-02 | Nichia Chem Ind Ltd | 発光装置、発光装置の製造方法および発光装置の色度調整方法 |
-
2009
- 2009-10-30 JP JP2009250965A patent/JP5414462B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07240452A (ja) * | 1994-02-28 | 1995-09-12 | Seiko Seiki Co Ltd | 半導体ウエハ加工装置 |
JPH0846018A (ja) * | 1994-05-25 | 1996-02-16 | Toshiba Corp | 基板保持装置 |
JPH08258035A (ja) * | 1995-03-23 | 1996-10-08 | Nissan Motor Co Ltd | 微小構造を有する装置の製造方法 |
JP2001257222A (ja) * | 2000-03-09 | 2001-09-21 | Hitachi Ltd | 半導体実装装置およびその製造方法 |
JP2004186488A (ja) * | 2002-12-04 | 2004-07-02 | Nichia Chem Ind Ltd | 発光装置、発光装置の製造方法および発光装置の色度調整方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135125A (ja) * | 2011-12-27 | 2013-07-08 | Citizen Holdings Co Ltd | 半導体発光素子 |
WO2014002535A1 (ja) * | 2012-06-29 | 2014-01-03 | シャープ株式会社 | 半導体装置の製造方法 |
CN109075048A (zh) * | 2016-06-30 | 2018-12-21 | 琳得科株式会社 | 半导体加工用片 |
JP7336548B2 (ja) | 2016-06-30 | 2023-08-31 | リンテック株式会社 | 半導体装置の製造方法 |
JP2022058712A (ja) * | 2016-06-30 | 2022-04-12 | リンテック株式会社 | 半導体加工用シートおよび半導体装置の製造方法 |
US11114411B2 (en) | 2016-10-28 | 2021-09-07 | Osram Oled Gmbh | Semiconductor chip transfer method and transfer tool |
CN109906519B (zh) * | 2016-10-28 | 2021-09-24 | 欧司朗光电半导体有限公司 | 用于转移半导体芯片的方法和转移工具 |
JP2019536264A (ja) * | 2016-10-28 | 2019-12-12 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 半導体チップの転写方法および転写ツール |
CN109906519A (zh) * | 2016-10-28 | 2019-06-18 | 欧司朗光电半导体有限公司 | 用于转移半导体芯片的方法和转移工具 |
CN110870066A (zh) * | 2017-07-10 | 2020-03-06 | 三星电子株式会社 | 微型led显示器及其制造方法 |
US11658162B2 (en) | 2017-07-10 | 2023-05-23 | Samsung Electronics Co., Ltd. | Micro-LED display and manufacturing method therefor |
CN110870066B (zh) * | 2017-07-10 | 2023-12-19 | 三星电子株式会社 | 微型led显示器及其制造方法 |
CN110741427A (zh) * | 2017-11-10 | 2020-01-31 | 深圳市柔宇科技有限公司 | 柔性面板的制作方法、柔性面板和显示装置 |
CN110741427B (zh) * | 2017-11-10 | 2021-10-22 | 深圳市柔宇科技股份有限公司 | 柔性面板的制作方法、柔性面板和显示装置 |
WO2020166985A1 (ko) * | 2019-02-14 | 2020-08-20 | 서울바이오시스주식회사 | 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치 |
US11387383B2 (en) | 2019-02-14 | 2022-07-12 | Seoul Viosys Co., Ltd. | Method of transferring light emitting device for display and display apparatus |
JP7485972B2 (ja) | 2022-04-26 | 2024-05-17 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5414462B2 (ja) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5414462B2 (ja) | 半導体素子の製造方法 | |
US10403538B2 (en) | Expansion method, method for manufacturing semiconductor device, and semiconductor device | |
US7622733B2 (en) | Semiconductor structure with a plastic housing and separable carrier plate | |
KR20200019133A (ko) | 표시 장치의 제조 방법, 칩 부품의 전사 방법, 및 전사 부재 | |
US20050158967A1 (en) | Semiconductor chip singulation method | |
KR20050029110A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
US7820487B2 (en) | Manufacturing method of semiconductor device | |
US7531739B1 (en) | Build-in-place method of manufacturing thermoelectric modules | |
JP2007250598A (ja) | 半導体装置の製造方法 | |
JP2010238731A (ja) | 半導体装置及びその製造方法 | |
JP4595265B2 (ja) | 半導体装置の製造方法 | |
TW200426953A (en) | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device | |
US20060264006A1 (en) | Method and apparatus for RFID device assembly | |
CN107464779A (zh) | 分离具有背层的电子设备的方法和装置 | |
JP2011514686A (ja) | チップをウェハ上にボンディングするための方法 | |
JP2007208129A (ja) | 表面実装型発光素子の製造方法 | |
US20080009095A1 (en) | Advanced Thin Flexible Microelectronic Assemblies and Methods for Making Same | |
JP2008103390A (ja) | 半導体装置の製造方法 | |
JP2003332184A (ja) | 素子の転写方法 | |
JP3719921B2 (ja) | 半導体装置及びその製造方法 | |
JP2009070880A (ja) | 半導体装置の製造方法 | |
JP4691793B2 (ja) | 素子配列型装置の製造方法 | |
JP2003162231A (ja) | 素子の製造方法、素子の配列方法及び画像表示装置の製造方法 | |
KR100990635B1 (ko) | 수직구조 발광다이오드 소자의 제조방법 | |
JP2007311687A (ja) | 半導体接合方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5414462 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |