TW202211394A - 半導體加工用板片及半導體裝置的製造方法 - Google Patents

半導體加工用板片及半導體裝置的製造方法 Download PDF

Info

Publication number
TW202211394A
TW202211394A TW110143967A TW110143967A TW202211394A TW 202211394 A TW202211394 A TW 202211394A TW 110143967 A TW110143967 A TW 110143967A TW 110143967 A TW110143967 A TW 110143967A TW 202211394 A TW202211394 A TW 202211394A
Authority
TW
Taiwan
Prior art keywords
sheet
semiconductor processing
semiconductor
mentioned
semiconductor wafers
Prior art date
Application number
TW110143967A
Other languages
English (en)
Other versions
TWI782802B (zh
Inventor
中村優智
佐伯尚哉
小野義友
Original Assignee
日商琳得科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商琳得科股份有限公司 filed Critical 日商琳得科股份有限公司
Publication of TW202211394A publication Critical patent/TW202211394A/zh
Application granted granted Critical
Publication of TWI782802B publication Critical patent/TWI782802B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/25—Plastics; Metallised plastics based on macromolecular compounds obtained otherwise than by reactions involving only carbon-to-carbon unsaturated bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Laminated Bodies (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Weting (AREA)
  • Wire Bonding (AREA)

Abstract

本發明係一種半導體加工用板片，其係至少具備基材的半導體加工用板片，復原率為70%以上、100%以下；在23℃在基材的MD方向所測定的上述半導體加工用板片的100%應力，對在23℃在基材的CD方向所測定的上述半導體加工用板片的100%應力的比為0.8以上、1.2以下；或者，在23℃在基材的MD方向及CD方向所測定的半導體加工用板片的拉伸彈性模數，分別為10MPa以上、350MPa以下，且在23℃在基材的MD方向及CD方向所測定的半導體加工用板片的100%應力，分別為3MPa以上、20MPa以下，且在23℃在基材的MD方向及CD方向所測定的半導體加工用板片的斷裂伸度，分別為100%以上。該半導體加工用板片，可大幅延伸，可將半導體晶片彼此充分分離。

Description

半導體加工用板片及半導體裝置的製造方法
本發明係關於半導體加工用板片，較佳為關於使用於擴大複數半導體晶片的間隔的半導體加工用板片。
近年，電子機器的小型化、輕量化，及高機能化持續進展。搭載於電子機器的半導體裝置亦被要求小型化、薄型化及高密度化。半導體晶片，有構裝在接近其尺寸的封裝。如此的封裝，有時稱為晶片尺寸封裝(Chip Scale Package, CSP)。作為CSP之一，可列舉晶圓級封裝(Wafer Level Package, WLP)。在WLP中，在藉由切割而個片化之前，在晶圓形成外部電極等，最終將晶圓切 割而個片化。作為WLP，可列舉扇入(Fan-In)型與扇出(Fan-Out)型。在扇出型的WLP (以下，有時簡稱為「FO-WLP」。)中，係以較晶片尺寸大的區域之方式利用密封構件覆蓋半導體晶片，而形成半導體晶片密封體，不只是半導體晶片的電路面、亦在密封構件的表面區域形成再配線層或外部電極。
例如，在專利文獻1，記載關於從半導體晶圓個片化的複數半導體晶片，留下其電路形成面，使用鑄模構件包圍周遭而形成擴張晶圓，在半導體晶片外面的區域使再配線圖案延伸存在而形成的半導體封裝的製造方法。在專利文獻1所述的製造方法中，在將個片化的複數半導體晶片以鑄模構件包圍之前，換貼到擴展用的晶圓黏貼膠帶，使晶圓黏貼膠帶展延而擴大複數半導體晶片之間的距離。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2010/058646號
[發明所欲解決之課題]
在如上所述的FO-WLP的製造方法，為了在半導體晶片外的區域形成上述再配線圖案等，需要使半導體晶片彼此充分分離。
本發明係有鑑於如上所述的實狀所完成者，以提供適於需要使半導體晶片彼此充分分離的用途、可大幅延伸的半導體加工用板片為目標。 [用於解決課題的手段]
為了達成上述目標，第1，本發明提供一種半導體加工用板片，其係至少具備基材的半導體加工用板片，其特徵在於：上述半導體加工用板片的復原率，為70%以上、100%以下，上述復原率，係將上述半導體加工用板片切出150mm×15mm的試驗片以使夾具間的長度成為100mm之方式而以夾具夾住長度方向的兩端，之後，以200mm/min的速度拉伸，直到夾具間的長度成為200mm，以夾具間的長度擴張為200mm的狀態保持1分鐘，之後，以200mm/min的速度沿著長度方向使夾具間的長度恢復到100mm，以夾具間的長度恢復到100mm的狀態保持1分鐘，之後，以60mm/min的速度沿著長度方向拉伸，測定拉伸力的測定值顯示0.1N/15 mm時的夾具間的長度，將該長度減去初期的夾具間的長度100mm的長度上為L2(mm)，將在上述擴張的狀態的夾具間的長度200mm減去初期夾具間的長度100mm的長度(mm)設為L1(mm)時，以下式(I)算出之值： 復原率(%)={1-(L2÷L1)}×100…(I) (發明1)。
根據上述發明(發明1)，藉由使復原率在上述範圍，可大幅延伸。因此，可合適地使用於例如，FO-WLP的製造等的需要使半導體晶片彼此充分分離的用途。
第2，本發明提供一種半導體加工用板片，其係至少具備基材的半導體加工用板片，其特徵在於：在23℃在上述基材的MD方向所測定的上述半導體加工用板片的100%應力，對在23℃在上述基材的CD方向所測定的上述半導體加工用板片的100%應力的比，為0.8以上、1.2以下，上述100%應力，係將上述半導體加工用板片切出150mm×15mm的試驗片，以使夾具間的長度成為100mm之方式而以夾具夾住長度方向的兩端，之後，以200mm/min的速度沿著長度方向拉伸，直到夾具間的長度成為200mm時的拉伸力的測定值，以半導體加工用板片的剖面積商除計算而得之值(發明2)。
根據上述發明(發明2)，藉由使100%應力的比在上述範圍，可大幅延伸。因此，可合適地使用於，例如，FO-WLP的製造等的需要使半導體晶片彼此充分分離的用途。
第3，本發明提供一種半導體加工用板片，其係至少具備基材的半導體加工用板片，其特徵在於：在23℃在上述基材的MD方向及CD方向所測定的上述半導體加工用板片的拉伸彈性模數，分別為10MPa以上、350MPa以下，在23℃在上述基材的MD方向及CD方向所測定的上述半導體加工用板片的100%應力，分別為3MPa以上、20MPa以下，上述100%應力，係將上述半導體加工用板片切出150mm×15mm的試驗片，以使夾具間的長度成為100mm之方式而以夾具夾住長度方向的兩端，之後，以200mm/min的速度沿著長度方向拉伸，直到夾具間的長度成為200mm時的拉伸力的測定值，以半導體加工用板片的剖面積商除計算而得之值，在23℃在上述基材的MD方向及CD方向所測定的上述半導體加工用板片的斷裂伸度，分別為100%以上(發明3)。
根據上述發明(發明3)，藉由使拉伸彈性模數及斷裂伸度在上述範圍，可大幅延伸。因此，可合適地使用於例如，FO-WLP的製造等的需要使半導體晶片彼此充分分離的用途。
在上述發明(發明1~3)，以進一步具備層積在上述基材的至少一方的面的黏著劑層為佳(發明4)。
在上述發明(發明1~4)，上述基材，以含有熱塑性彈性體為佳(發明5)。
在上述發明(發明5)，上述熱塑性彈性體，以胺甲酸乙酯系彈性體為佳(發明6)。
在上述發明(發明1~6)，以使用於將層積於上述半導體加工用板片的一面的複數半導體晶片之相鄰的半導體晶片的相互的間隔，擴張到200μm以上、6000μm以下為佳(發明7)。
在上述發明(發明1~7)，以使用於藉由在互相正交的X軸及Y軸的+X軸方向、-X軸方向、+Y軸方向及-Y軸方向的4方向施加張力，將半導體加工用板片拉伸，而擴展層積在上述半導體加工用板片的一面的複數半導體晶片的間隔為佳(發明8)。
在上述發明(發明1~8)，以使用於具備：在黏著板片的一面，設置個片化的複數半導體晶片的步驟；及拉伸上述黏著板片，擴大上述複數半導體晶片彼此的間隔的步驟的半導體裝置的製造方法，而作為上述黏著板片為佳(發明9)。
在上述發明(發明1~9)，以使用於製造扇出型的半導體晶圓級封裝為佳(發明10)。 [發明的效果]
關於本發明的半導體加工用板片，能夠大幅延伸，而能夠將半導體晶片彼此充分分離。
以下說明關於本發明的實施形態。 關於本實施形態的半導體加工用板片，係至少具備基材而構成。
關於本實施形態的半導體加工用板片的復原率，以70%以上、100%以下為佳。 在本說明書，所謂復原率，係如下計算。首先，將半導體加工用板片切出150mm×15mm，而得到試驗片。該切出，係以半導體加工用板片的基材的MD方向，與試驗片的長度方向一致地進行。接著，以夾具夾住試驗片的長度方向的兩端，使夾具間的長度成為100mm。將此時的夾具間的長度設為初期夾具間的長度L0(mm)。接著，將夾具間以200mm/min的速度沿著長度方向拉伸，使夾具間成為200mm的狀態保持1分鐘。將擴張到200mm之後的夾具間的長度減去初期夾具間的長度L0(mm) (即100mm)的長度設為擴張長度L1(mm) (=100mm)。1分鐘的保持之後，使夾具間的長度以200mm/min的速度恢復，以夾具間成為100mm(即L0(mm))的狀態保持1分鐘。之後，將夾具間以60mm/min的速度沿著長度方向拉伸，記錄拉伸力的測定值顯示0.1N/15mm時的夾具間的長度。將該長度減去初期的夾具間的長度L0(mm)之值設為L2(mm)。藉由將如上所得到的L1及L2之值套入，得到復原率(%) 復原率(%)={1-(L2÷L1)}×100…(I) 再者，在該拉伸試驗，試驗片的厚度，並無特別限制，可與試驗對象的半導體加工用板片的厚度相同。此外，具體的測定方法，係如後述的試驗例所示。
此外，在關於本實施形態的半導體加工用板片，在23℃在基材的MD方向所測定的上述半導體加工用板片的100%應力，對在23℃在基材的CD方向所測定的上述半導體加工用板片的100%應力的比，係以0.8以上、1.2以下為佳。在此，所謂MD方向，係指在基材之製造時的流動方向，所謂CD方向，係指垂直於MD方向的方向。
在本說明書，所謂100%應力，係如下計算。在將上述半導體加工用板片切出150mm×15mm的試驗片，以夾具夾住長度方向的兩端，使夾具間的長度成為100mm，以200mm/min的速度沿著長度方向拉伸，直到夾具間的長度成為200mm時的拉伸力的強度(拉伸力的測定值)所顯示的100%強度，以半導體加工用板片的剖面積商除計算所得到的100%應力(MPa)。該切出，係以半導體加工用板片之製造時的流動方向(MD方向)或與MD方向正交的方向(CD方向)，與試驗片的長度方向一致地進行。再者，在該拉伸試驗，試驗片的厚度，並無特別限制，可與試驗對象的半導體加工用板片的厚度相同。此外，具體的測定方法，係如後述的試驗例所示。
此外，在關於本實施形態的半導體加工用板片，較佳為在23℃在基材的MD方向及CD方向所測定的半導體加工用板片的拉伸彈性模數，分別為10MPa以上、350MPa以下，在23℃在基材的MD方向及CD方向所測定的半導體加工用板片的100%應力，分別為3MPa以上、20MPa以下，且在23℃在基材的MD方向及CD方向所測定的半導體加工用板片的斷裂伸度，分別為100%以上。
關於本實施形態的半導體加工用板片，藉由具有上述物性，可不會發生斷裂而容易延伸，其結果，可大幅延伸。
特別是，上述復原率在上述範圍時，係意味著在將半導體加工用板片大幅延伸之後容易復原。一般而言，若將具有降伏點的板片延伸到降伏點以上，則板片會發生塑性變形，而發生塑性變形的部分，即，極端延伸的部分，係成為分佈不均的狀態。若將如此的狀態的板片進一步延伸，則會從上述極端延伸的部分發生斷裂，即使不發生斷裂，擴展亦變得不均勻。此外，在將應變繪製在x軸、將伸度繪製在y軸而分別繪圖的應力-應變圖，即使是斜率dx/dy並未得到由正值變化成0或負值的應力值，而不顯示明確的降伏點的板片，隨著拉伸量變大，板片仍會發生塑性變形，同樣地發生斷裂，或擴展不均勻。另一方面，並非發生塑性變形，而是發生彈性變形時，藉由去除應力，版片容易復原到原來的形狀。因此，復原率係代表以充分大的拉伸量的100%伸長後可復原到何種程度的指標，藉由使復原率在上述範圍，在將半導體加工用板片大幅延伸時，可將薄膜的塑性變形抑制在最小限度，不容易發生斷裂，且可均勻地擴展。
此外，100%應力的比在上述範圍時，以及拉伸彈性模數、100%應力及斷裂伸度在上述範圍時，將半導體加工用板片，沿著基材的MD方向及CD方向延伸時(以下，有時將如此的延伸稱為「2軸延伸」。)，不容易發生斷裂，而可大幅延伸。
在如上所述的半導體加工用板片，具體而言，可使半導體晶片的相互的間隔分離到200μm以上的距離。如此的半導體加工用板片，可合適地使用於，FO-WLP的製造方法等的要求充分擴大半導體晶片彼此的間隔的半導體裝置的製造方法。
1. 半導體加工用板片的物性 在關於本實施形態的半導體加工用板片，復原率，以70%以上為佳，特別是以80%以上為佳，進一步以85%以上為佳。此外，該復原率，以100%以下為佳。藉由使復原率在上述範圍，如上所述，可大幅延伸半導體加工用板片。
在關於本實施形態的半導體加工用板片，在23℃在基材的MD方向所測定的半導體加工用板片的100%應力，對在23℃在基材的CD方向所測定的半導體加工用板片的100%應力的比，以0.8以上為佳，特別是以0.83以上為佳，進一步以0.85以上為佳。此外，該比，以1.2以下為佳，特別是以1.17以下為佳，進一步以1.15以下為佳。藉由使100%應力的比在上述範圍，如將半導體加工用板片2軸延伸時，即使是容易僅對特定的方向施加應力的情形，亦可抑制半導體加工用板片發生斷裂。其結果，可將半導體加工用板片更大地延伸。
在關於本實施形態的半導體加工用板片，在23℃在基材的CD方向所測定的半導體加工用板片的斷裂伸度，以100%以上為佳，特別是以150%以上為佳，進一步以200%以上為佳。此外，該斷裂伸度，以1200%以下為佳，特別是以1000%以下為佳。藉由使該斷裂伸度在上述範圍，可使半導體加工用板片，在基材的CD方向大幅延伸。再者，CD方向的斷裂伸度的測定方法，係如後述的試驗例所示。
在關於本實施形態的半導體加工用板片，在23℃在基材的MD方向所測定的半導體加工用板片的斷裂伸度，以100%以上為佳，特別是以150%以上為佳，進一步以200%以上為佳。此外，該斷裂伸度，以1200%以下為佳，特別是以1000%以下為佳。藉由使該斷裂伸度在上述範圍，可使半導體加工用板片，在基材的MD方向大幅延伸。再者，MD方向的斷裂伸度的測定方法，係如後述的試驗例所示。
在關於本實施形態的半導體加工用板片，在23℃在基材的CD方向所測定的半導體加工用板片的拉伸彈性模數，以10MPa以上為佳，特別是以20MPa以上為佳，進一步以25MPa以上為佳。此外，該拉伸彈性模數，以350MPa以下為佳，特別是以300MPa以下為佳，進一步以250MPa以下為佳。藉由使上述拉伸彈性模數在10MPa以上，在半導體加工用板片上層積半導體晶片等時，可良好地支持該半導體晶片等。此外，藉由使上述拉伸彈性模數在350MPa以下，可使半導體加工用板片具有適當的柔軟性，可使半導體加工用板片更容易大幅延伸。再者，上述拉伸彈性模數的測定方法，係如後述的試驗例所示。
在關於本實施形態的半導體加工用板片，在23℃在基材的MD方向所測定的半導體加工用板片的拉伸彈性模數，以10MPa以上為佳，特別是以20MPa以上為佳，進一步以25MPa以上為佳。此外，該拉伸彈性模數，以350MPa以下為佳，特別是以300MPa以下為佳，進一步以250MPa以下為佳。藉由使上述拉伸彈性模數在10MPa以上，在半導體加工用板片上層積半導體晶片等時，可良好地支持該半導體晶片等。此外，藉由使上述拉伸彈性模數在350MPa以下，可使半導體加工用板片具有適當的柔軟性，可使半導體加工用板片更容易大幅延伸。再者，上述拉伸彈性模數的測定方法，係如後述的試驗例所示。
在關於本實施形態的半導體加工用板片，在23℃在基材的CD方向所測定的半導體加工用板片的100%應力，以3MPa以上為佳，特別是以5MPa以上為佳，進一步以6MPa以上為佳。藉由使該100%應力在3MPa以上，即使將半導體加工用板片大幅延伸而減低基材的厚度，亦可保持支持分離的狀態的晶片所需的力量。此外，該100%應力，以20MPa以下為佳，特別是以18MPa以下為佳，進一步以16MPa以下為佳。藉由使該100%應力在20MPa以下，不會對擴展裝置施加過度的負荷而可將半導體加工用板片大幅延伸，即使長期連續地使用裝置，亦能夠期待防止裝置的故障。再者，CD方向的100%應力的測定方法，係如後述的試驗例所示。
在關於本實施形態的半導體加工用板片，在23℃在基材的MD方向所測定的半導體加工用板片的100%應力，以3MPa以上為佳，特別是以5MPa以上為佳，進一步以6MPa以上為佳。藉由使該100%應力在3MPa以上，即使將半導體加工用板片大幅延伸而減低基材的厚度，亦可保持支持分離的狀態的晶片所需的力量，可將半導體加工用板片沿著基材的CD方向大幅延伸。此外，該100%應力，以20MPa以下為佳，特別是以18MPa以下為佳，進一步以16MPa以下為佳。藉由使該100%應力在20MPa以下，不會對擴展裝置施加過度的負荷而可將半導體加工用板片大幅延伸，即使長期連續地使用裝置，亦能夠期待防止裝置的故障。再者，MD方向的100%應力的測定方法，係如後述的試驗例所示。
關於本實施形態的半導體加工用板片，以至少一方的面具有黏著性為佳。藉此，可在該面黏貼固定半導體晶片等。再者，在本說明書，有時將在半導體加工用板片具有黏著性而黏貼半導體晶片等的面稱為「黏著面」。關於本實施形態的半導體加工用板片的黏著力，以300mN/25mm以上為佳，特別是以800mN/25mm以上為佳，進一步以1000mN/25mm以上為佳。此外，該黏著力，以30000mN/25mm以下為佳，特別是以15000mN/25mm以下為佳，進一步以10000mN/25mm以下為佳。藉由使該黏著力在300mN/25mm以上，可將半導體晶片等良好地黏貼固定。此外，藉由使該黏著力在30000mN/25mm以下，可良好地進行，將半導體晶片等從關於本實施形態的半導體加工用板片換貼到其他的黏著板片；將半導體晶片等從關於本實施形態的半導體加工用板片轉印到可以吸附保持半導體晶片等的保持構件；將半導體晶片等從關於本實施形態的半導體加工用板片進行拾取等。再者，在本說明書的黏著力，係以矽製的鏡面晶圓作為被著體，遵照JIS Z0237:2009的180°剝撕法測定的黏著力(mN/25mm)。此外，關於本實施形態的半導體加工用板片，係僅由基材所形成時，黏著力係對該基材的一方的面測定；關於本實施形態的半導體加工用板片，係由基材與後述的黏著劑層所形成時，黏著力係對在該黏著劑層之與基材為相反側的面測定。
關於本實施形態的半導體加工用板片，以具有耐熱性為佳。使用關於本實施形態的半導體加工用板片製造晶圓級封裝時，在關於本實施形態的半導體加工用板片上，有時將半導體晶片以密封構件密封。一般而言，使用熱硬化性的材料作為密封構件，密封時該材料會被加熱。藉由使半導體加工用板片具有耐熱性，可抑制該半導體加工用板片因加熱所致之變形。
關於本實施形態的半導體加工用板片的厚度，以30μm以上為佳，特別是以50μm以上為佳。此外，該厚度，以300μm以下為佳，特別密封以250μm以下為佳。
2. 基材 關於本實施形態的半導體加工用板片的基材，只要半導體加工用板片可達成上述物性，其構成材料，並無特別限定，通常係由以樹脂系材料作為主材料的薄膜所構成。特別是，由容易達成上述物性的觀點，作為基材的材料，以使用熱塑性彈性體或橡膠系材料為佳，該等之中，由更容易達成上述物性的觀點，以使用熱塑性彈性體為特佳。此外，由容易達成上述物性的觀點，作為基材的構成材料，以使用玻璃轉移溫度(Tg)相對較低的樹脂為佳，特別是，如此的樹脂的玻璃轉移溫度(Tg)，以90℃以下為佳，特別是以80℃以下為佳，進一步以70℃以下為佳。
作為熱塑性彈性體，可列舉胺甲酸乙酯系彈性體、烯烴系彈性體、氯乙烯系彈性體、聚酯系彈性體、苯乙烯系彈性體、丙烯酸系彈性體、醯胺系彈性體等。該等之中，由更容易達成上述物性的觀點，以使用胺甲酸乙酯系彈性體為佳。
胺甲酸乙酯系彈性體，一般係使長鏈多元醇、鏈延長劑及二異氰酸酯反應而得到者，由具有長鏈多元醇所衍生的構成單位的柔軟鏈段、與鏈延長劑與二異氰酸酯的反應所得到的聚胺甲酸乙酯結構的硬鏈段所組成。
將胺甲酸乙酯系彈性體，按照使用於作為其柔軟鏈段成分的長鏈多元醇的種類分類，則可分為聚酯系聚胺甲酸乙酯彈性體、聚醚系聚胺甲酸乙酯彈性體、聚碳酸酯系聚胺甲酸乙酯彈性體等。在關於本實施形態的半導體加工用板片，該等之中，由容易達成上述物性的觀點，以使用聚醚系聚胺甲酸乙酯彈性體為佳。
作為上述長鏈多元醇之例，可列舉內脂系聚酯多元醇、己二酸酯系聚酯多元醇等的聚酯多元醇；聚丙烯(乙烯)多元醇、聚四亞甲基醚二醇等的聚醚多元醇；聚碳酸酯多元醇等。該等之中，由更容易達成上述物性的觀點，使用己二酸酯系聚酯多元醇為佳。
作為上述二異氰酸酯之例，可列舉2,4-甲苯二異氰酸酯、2,6-甲苯二異氰酸酯、4,4'-二苯甲烷二異氰酸酯、六亞甲基二異氰酸酯等。該等之中，由更容易達成上述物性的觀點，使用六亞甲基二異氰酸酯為佳。
作為上述鏈延長劑，可列舉1,4-丁二醇，1,6-己二醇的低分子多元醇、芳香族二胺。該等之中，從容易達到上述物性的觀點，以使用1,6-己二醇為佳。
作為烯烴系彈性體，可列舉包含選自由乙烯‧α-烯烴共聚物、丙烯‧α-烯烴共聚物、丁烯‧α-烯烴共聚物、乙烯‧丙烯‧α-烯烴共聚物、乙烯‧丁烯‧α-烯烴共聚物、丙烯‧丁烯‧α-烯烴共聚物、乙烯‧丙烯‧丁烯‧α-烯烴共聚物、苯乙烯‧異戊二烯共聚物及苯乙烯‧乙烯‧丁烯共聚物所組成之群之至少1種的樹脂。
烯烴系彈性體的密度，並無特別限定，由更穩定地得到將半導體晶圓黏貼於半導體加工用板片時之凹凸追隨性優良的基材等的觀點，以0.860g/cm3 以上、未滿0.905g/cm3 為佳，以0.862g/cm3 以上、未滿0.900g/cm3 為更佳，以0.864g/cm3 以上、未滿0.895g/cm3 以下為特佳。
烯烴系彈性體，在用於形成該彈性體的全單體之中，由烯烴系化合物組成的單體的質量比率(在本說明書，亦稱為「烯烴含有率」。)，以50~100質量%為佳。烯烴含有率過低時，難以顯現包含來自烯烴的結構單位的彈性體的性質，難以顯示柔軟性或橡膠彈性。由穩定地得到該效果的觀點，烯烴含有率，以50質量%以上為佳，以60質量%以上為更佳。
作為苯乙烯系彈性體，可列舉苯乙烯-共軛二烯共聚物及苯乙烯-烯烴共聚物等。作為苯乙烯-共軛二烯共聚物的具體例，可列舉苯乙烯-丁二烯共聚物、苯乙烯-丁二烯-苯乙烯共聚物(SBS)、苯乙烯-丁二烯-丁烯-苯乙烯共聚物、苯乙烯-異戊二烯共聚物、苯乙烯-異戊二烯-苯乙烯共聚物(SIS)、苯乙烯-乙烯-異戊二烯-苯乙烯共聚物等的未加氫苯乙烯-共軛二烯共聚物；苯乙烯-乙烯/丙烯-苯乙烯共聚物(SEPS，苯乙烯-異戊二烯-苯乙烯共聚物的加氫物)、苯乙烯-乙烯-丁烯-苯乙烯共聚物(SEBS，苯乙烯-丁二烯共聚物的加氫物)等的加氫苯乙烯-共軛二烯共聚物等。此外，工業上，可列舉Tufprene (旭化成公司製)、Kraton (Kraton Polymer Japan公司製)、住友TPE-SB (住友化學公司製)、Epo Friend (Daicel化學工業公司製)、Rabalon (三菱化學公司製)、Septon (Kuraray公司製)、tuftec (旭化成公司製)等的商品名。苯乙烯系彈性體，可為加氫物，亦可為未加氫物。
作為橡膠系材料，可列舉，例如天然橡膠、合成異戊二烯橡膠(IR)、丁二烯橡膠(BR)、苯乙烯-丁二烯橡膠(SBR)、氯丁二烯橡膠(CR)、丙烯腈-丁二烯共聚橡膠(NBR)、丁基橡膠(IIR)、鹵化丁基橡膠、丙烯酸橡膠、胺甲酸乙酯橡膠、多硫橡膠等，該等可以1種單獨或組合2種以上使用。
作為基材，可使用層積複數層如上述材料所形成的薄膜。此外，亦可使用將如上述材料所形成的薄膜與其他的薄膜層積的基材。
層積複數層薄膜時，在達成上述物性上，其構成可將貢獻率高的薄膜，以相對較厚的厚度配置在中央，以上述貢獻率低的、厚度相對較薄的其他薄膜包夾該薄膜。此外，使用玻璃轉移溫度(Tg)相對較低的樹脂，雖在達成上述物性上較佳，但由於如此的樹脂黏著性較高，故將如此的樹脂設在半導體加工用板片的表面時，在半導體加工用板片的製造時或使用時，有使操作變得困難的可能性。因此，可藉由將玻璃轉移溫度(Tg)相對較低的樹脂薄膜，以玻璃轉移溫度(Tg)相對較高的樹脂薄膜包夾，或對玻璃轉移溫度(Tg)相對較低的樹脂薄膜層積玻璃轉移溫度(Tg)相對較高的樹脂薄膜，藉此使上述物性的達成與操作性並存。
關於本實施形態的半導體加工用板片，係僅由基材構成時，以該基材具有黏著性為佳。該黏著性，係可在常態發揮時，作為基材，以使用具有自黏性者為佳。
此外，關於本實施形態的半導體加工用板片，係僅由基材構成，並且該基材為層積複數薄膜而成時，在所層積的複數薄膜之中，可只有位於最外層的薄膜或只有該等的一方為具有黏著性者。例如，藉由對玻璃轉移溫度(Tg)相對較低的樹脂薄膜的一方的面，層積玻璃轉移溫度(Tg)相對較高的樹脂薄膜，可僅在該一方的面發揮黏著性。再者，在本說明書的半導體加工用板片的最外層，係不包含剝離板片等在使用時會被去除之物。
在本實施形態的基材，以上述樹脂系材料作為主材料的薄膜內，亦可包含顏料、染料、難燃劑、塑化劑、抗靜電劑、滑劑、填充劑等的各種添加劑。作為顏料，可列舉，例如二氧化鈦、碳黑等。此外，作為填充劑，可例示如三聚氰胺樹脂等的有機系材料、氣相二氧化矽等的無機系材料及鎳粒子等的金屬系材料。如此的添加劑的含量，並無特別限定，以維持在基材能夠發揮所期望的功能的範圍為佳。
半導體加工用板片具有後述的黏著劑層時，基材，在提升與層積在其表面的黏著劑層的密著性的目的，可根據期望，在一面或兩面，施行氧化法或凹凸化法等的表面處理，或施行形成底漆層的底漆層處理。上述氧化法，可列舉，例如電暈放電處理、電漿放電處理、鉻氧化處理(濕式)、火焰處理、熱風處理、臭氧、紫外線照射處理等，此外，凹凸化法，可列舉，例如，噴砂法、熔射處理法等。
此外，黏著劑層含有能量線硬化性黏著劑時，基材，以具有對能量線的穿透性為佳。特別是，使用紫外線作為能量線時，基材以對紫外線具有穿透性為佳；使用電子線作為能量線時，基材以對電子線具有穿透性為佳。
在關於本實施形態的半導體加工用板片，基材的製造方法，並無特別限制，可使用例如，澆鑄成型法(熔融澆鑄法)、T型模具法或膨脹法等的熔融擠出法、淋幕法等的任何方法。其中，由容易控制厚度的誤差的觀點，以使用澆鑄成型法製造基材為佳。此時，較佳為將成為基材的材料的液狀的調合物(硬化前的樹脂、樹脂的溶液等)，澆鑄在工程板片上成為薄膜狀之後，藉由使塗膜硬化而薄膜化，而製造基材。
基材的厚度，只要半導體加工用板片在所期望的步驟，能夠適當地發揮機能，並無限定。基材的厚度，以20μm以上為佳，特別是以40μm以上為佳。此外，該厚度，以250μm以下為佳，特別是以200μm以下為佳。
此外，以2cm間隔測定厚度時，基材的厚度的標準偏差，以2μm以下為佳，特別是以1.5μm以下為佳，進一步以1μm以下為佳。藉由使該標準偏差在2μm以下，可使半導體加工用板片具有高精度的厚度，可將半導體加工用板片均勻地延伸。
3. 黏著劑層 本實施形態的半導體加工用板片，以進一步具備層積在基材的至少一方的面的黏著劑層為佳。藉此，半導體加工用板片，在該黏著劑層側的面容易發揮所期望的黏著性，可將半導體晶片等良好地黏貼在該面。
黏著劑層，只要能夠在半導體加工用板片達成上述物性，並無特別限定。該黏著劑層，可由非能量線硬化性黏著劑構成，亦可由能量線硬化性黏著劑構成。作為非能量線硬化性黏著劑，以具有所期望的黏著力及再剝離性者為佳，可使用，例如，丙烯酸系黏著劑、橡膠系黏著劑、矽酮系黏著劑、胺甲酸乙酯系黏著劑、聚酯系黏著劑、聚乙烯醚系黏著劑等。該等之中，由能夠有效地抑制半導體晶片等在延伸半導體加工用板片時的脫落，以丙烯酸系黏著劑為佳。
另一方面，能量線硬化性黏著劑，由於藉由能量線照射硬化會使黏著力降低，因此欲使半導體晶片與半導體加工用板片分離時，藉由照射能量線，可容易地使其分離。
構成黏著劑層的能量線硬化性黏著劑，可以是以具有能量線硬化性的聚合物作為主要成分；亦可以是以非能量線硬化性高分子(不具有能量線硬化性的高分子)與具有至少1個以上的能量線硬化性基的單體及/或寡聚物的混合物作為主要成分。此外，可為具有能量線硬化性的聚合物與非能量線硬化性高分子的混合物；亦可為具有能量線硬化性的聚合物與具有至少1個以上的能量線硬化性基的單體及/或寡聚物的混合物；亦可為該等3種的混合物。
首先，能量線硬化性黏著劑係以具有能量線硬化性的聚合物作為主要成分的情形，說明如下。
具有能量線硬化性的聚合物，以側鏈導入具有能量線硬化性的官能基(能量線硬化性基)的(甲基)丙烯酸酯(共)聚合物(A) (以下，有時稱為「能量線硬化型聚合物(A)」。)為佳。該能量線硬化型聚合物(A)，較佳為具有含官能基單體單位的丙烯酸系共聚物(a1)，與具有可與其官能基鍵結的官能基的含不飽和基化合物(a2)反應而獲得者。再者，在本說明書，(甲基)丙烯酸酯，係指丙烯酸酯及甲基丙烯酸酯的雙方。其他的類似用語亦相同。
丙烯酸系共聚物(a1)，較佳為包含由含官能基單體衍生的構成單位、與由(甲基)丙烯酸酯單體或其衍生物所衍生的構成單位。
作為丙烯酸系共聚物(a1)的構成單位的含官能基單體，以在分子內具有可與聚合性雙鍵鍵結的羥基、羧基、胺基、取代胺基、環氧基等的官能基的單體為佳。
作為含羥基單體，可列舉，例如，(甲基)丙烯酸2-羥基乙酯、(甲基)丙烯酸2-羥基丙酯、(甲基)丙烯酸3-羥基丙酯、(甲基)丙烯酸2-羥基丁酯、(甲基)丙烯酸3-羥丁酯、(甲基)丙烯酸4-羥基丁酯等，該等可以單獨或組合2種以上使用。
作為含羧基單體，可使用，例如，丙烯酸、甲基丙烯酸、巴豆酸、馬來酸、伊康酸、檸康酸等的乙烯性不飽和羧酸。該等，可以單獨使用，亦可以組合2種以上使用。
作為含胺基單體或含取代胺基單體，可列舉，例如，(甲基)丙烯酸胺基乙酯、(甲基)丙烯酸正丁基胺基乙酯等。該等，可以單獨使用，亦可組合2種以上使用。
作為構成丙烯酸系共聚物(a1)的(甲基)丙烯酸酯單體，除了烷基的碳數為1~20的(甲基)丙烯酸烷基酯之外，可良好地使用，例如，在分子內具有脂環式結構的單體(含脂環式結構單體)。
作為(甲基)丙烯酸烷基酯，特別是烷基的碳數為1~18的(甲基)丙烯酸烷基酯，可良好地使用，例如，(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸正丁酯、(甲基)丙烯酸2-乙基己酯等。該等，可以單獨使用1種，亦可組合2種以上使用。
作為含脂環式結構單體，可列舉，例如，(甲基)丙烯酸環己酯、(甲基)丙烯酸二環戊酯、(甲基)丙烯酸金剛酯、(甲基)丙烯酸異莰酯、(甲基)丙烯酸二環戊烯酯、(甲基)丙烯酸二環戊烯氧基乙酯等。該等，可以單獨使用1種，亦可組合2種以上使用。
丙烯酸系共聚物(a1)，含有上述含官能基單體所衍生的構成單位的比例，係以1質量%以上為佳，特別是以5質量%以上為佳，進一步以10質量%以上為佳。此外，丙烯酸系共聚物(a1)，含有上述含官能基單體所衍生的構成單位的比例，係以35質量%以下為佳，特別是以30質量%以下為佳，進一步以25質量%以下為佳。
再者，丙烯酸系共聚物(a1)，含有(甲基)丙烯酸酯單體或其衍生物所衍生的構成單位的比例，係以50質量%以上為佳，特別是以60質量%以上為佳，進一步以70質量%以上為佳。此外，丙烯酸系共聚物(a1)，含有(甲基)丙烯酸酯單體或其衍生物所衍生的構成單位的比例，係以99質量%以下為佳，特別是以95質量%以下為佳，進一步以90質量%以下為佳。
丙烯酸系共聚物(a1)，係由如上所述的含官能基單體，與(甲基)丙烯酸酯單體或其衍生物，以常法共聚合而獲得，而在該等單體之外，亦可與二甲基丙烯醯胺、甲酸乙烯酯、醋酸乙烯酯、苯乙烯等共聚合。
藉由使具有上述含官能基單體單位的丙烯酸系共聚物(a1)，與具有與該官能基鍵結的官能基的含不飽和基化合物(a2)反應，可得到能量線硬化型聚合物(A)。
含不飽和基化合物(a2)所具有的官能基，可按照丙烯酸系共聚物(a1)所具有的含官能基單體單位的官能基的種類，適宜選擇。例如，丙烯酸系共聚物(a1)所具有的官能基為羥基、胺基或取代胺基時，含不飽和基化合物(a2)所具有的官能基，以異氰酸酯基或環氧基為佳，丙烯酸系共聚物(a1)所具有的官能基為環氧基時，含不飽和基化合物(a2)所具有的官能基，以胺基、羧基或氮丙啶基為佳。
此外，在上述含不飽和基化合物(a2)，在分子中至少包含1個能量線聚合性的碳-碳雙鍵，以包含1~6個為佳，進一步以包含1~4個為佳。作為如此的含不飽和基化合物(a2)的具體例，可列舉，例如，2-甲基丙烯醯氧乙基異氰酸酯、間-異丙烯基-α,α-二甲基苄基異氰酸酯、甲基丙烯醯基異氰酸酯、烯丙基異氰酸酯、1,1-(雙丙烯醯氧甲基)乙基異氰酸酯；藉由二異氰酸酯化合物或聚異氰酸酯化合物、與(甲基)丙烯酸羥基乙酯的反應而得到的丙烯醯基單異氰酸酯化合物；藉由二異氰酸酯化合物或聚異氰酸酯化合物、多元醇化合物、與(甲基)丙烯酸羥基乙酯的反應而得到的丙烯醯基單異氰酸酯化合物；縮水甘油(甲基)丙烯酸酯；(甲基)丙烯酸、(甲基)丙烯酸2-(1-氮丙啶基)乙酯、2-乙烯基-2-㗁唑啉、2-異丙烯基-2-㗁唑啉等。
相對上述丙烯酸系共聚物(a1)的含官能基單體莫耳數，上述含不飽和基化合物(a2)使用的比例，以50莫耳%以上為佳，特別是以60莫耳%以上為佳，進一步以70莫耳%以上為佳。此外，對上述丙烯酸系共聚物(a1)的含官能基單體莫耳數，上述含不飽和基化合物(a2)使用的比例，以95莫耳%以下為佳，特別是以93莫耳%以下為佳，進一步以90莫耳%以下為佳。
在丙烯酸系共聚物(a1)與含不飽和基化合物(a2)的反應，係可按照丙烯酸系共聚物(a1)所具有的官能基與含不飽和基化合物(a2)所具有的官能基的組合，適宜選擇反應的溫度、壓力、溶劑、時間，觸媒的有無、觸媒的種類。藉此，存在於丙烯酸系共聚物(a1)中的官能基與存在於含不飽和基化合物(a2)中的官能基進行反應，對丙烯酸系共聚物(a1)中的側鏈導入不飽和基，而得到能量線硬化型聚合物(A)。
如此所得到的能量線硬化型聚合物(A)的重量平均分子量(Mw)，以1萬以上為佳，特別是以15萬以上為佳，進一步以20萬以上為佳。此外，該重量平均分子量(Mw)，以150萬以下為佳，特別是以100萬以下為佳。再者，在本說明書的重量平均分子量(Mw)，係以凝膠滲透層析法(GPC法)測定的標準聚苯乙烯換算之值。
即使是能量線硬化性黏著劑係以具有能量線硬化性之能量線硬化型聚合物(A)等的聚合物作為主要成分的情形，能量線硬化性黏著劑，亦可進一步含有能量線硬化性的單體及/或寡聚物(B)。
作為能量線硬化性的單體及/或寡聚物(B)，可使用，例如，多元醇與(甲基)丙烯酸的酯等。
作為該能量線硬化性的單體及/或寡聚物(B)，可列舉，例如，(甲基)丙烯酸環己酯、(甲基)丙烯酸異莰酯等的單官能性丙烯酸酯類、三羥甲基丙烷三(甲基)丙烯酸酯、新戊四醇三(甲基)丙烯酸酯、新戊四醇四(甲基)丙烯酸酯、二新戊四醇六(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯、1,6-己二醇二(甲基)丙烯酸酯、聚乙二醇二(甲基)丙烯酸酯、二羥甲基三環癸烷二(甲基)丙烯酸酯等的多官能性丙烯酸酯類、聚酯寡聚(甲基)丙烯酸酯、聚胺甲酸乙酯寡聚(甲基)丙烯酸酯等。
對能量線硬化型聚合物(A)調配能量線硬化性的單體及/或寡聚物(B)時，在能量線硬化性黏著劑中之能量線硬化性的單體及/或寡聚物(B)的含量，相對於能量線硬化性聚合物(A)100質量份，以超過0質量份為佳，特別是以60質量份以上為佳。此外，該含量，相對於能量線硬化型聚合物(A)100質量份，以250質量份以下為佳，特別是以200質量份以下為佳。
在此，使用紫外線作為使能量線硬化性黏著劑硬化的能量線時，以添加光聚合起始劑(C)為佳，藉由使用該光聚合起始劑(C)，可減少聚合硬化時間及光線照射量。
作為光聚合起始劑(C)，具體可列舉，二苯甲酮、苯乙酮、安息香，安息香甲醚、安息香乙醚、安息香異丙醚、安息香異丁醚、安息香安息香酸、安息香安息香酸甲酯、安息香二甲縮酮、2,4-二乙基噻噸酮、1-羥基環己基苯基酮、苄基二苯基硫醚、四甲胺硫甲醯基單硫化物、偶氮雙異丁腈、苄基、聯苄、聯乙醯、β-氯蒽醌、(2,4,6-三甲基苄基二苯基)氧化膦、2-苯並噻唑-N,N-二乙基二硫代胺基甲酸酯、寡聚{2-羥基-2-甲基-1-[4-(1-丙烯基)苯基]丙酮}、2,2-二甲氧基-1,2-二苯基乙烷-1-酮。該等可以單獨使用，亦可併用2種以上。
光聚合起始劑(C)的使用量，相對於能量線硬化型共聚物(A) (調配能量線硬化性的單體及/或寡聚物(B)時，係指能量線硬化型共聚物(A)及能量線硬化性的單體及/或寡聚物(B)的合計量100質量份)100質量份， 為0.1質量份以上，特別是以0.5質量份以上為佳。此外，光聚合起始劑(C)的使用量，相對於能量線硬化型共聚物(A) (調配能量線硬化性的單體及/或寡聚物(B)時，係指能量線硬化型共聚物(A)及能量線硬化性的單體及/或寡聚物(B)的合計量100質量份)100質量份，為10質量份以下，特別是以6質量份以下為佳。
在能量線硬化性黏著劑，除了上述成分之外，亦可適宜調配其他成分。作為其他成分，可列舉，例如，非能量線硬化性高分子成分或寡聚物成分(D)、架橋劑(E)等。
作為非能量線硬化性高分子成分或寡聚物成分(D)，可列舉，例如，聚丙烯酸酯、聚酯、聚胺甲酸乙酯、聚碳酸酯、聚烯烴等，重量平均分子量(Mw)為3000~250萬的高分子或寡聚物為佳。藉由將該成分(D)調配在能量線硬化性黏著劑，可改善在硬化前的黏著性及剝離性、硬化後的強度，與其他層的接著性、儲存穩定性等。該成分(D)的調配量，並無特別限定，相對於能量線硬化型共聚物(A)100質量份，可在超過0質量份、50質量份以下的範圍適宜決定。
作為架橋劑(E)，可使用具有可與能量線硬化型共聚物(A)等所具有的官能基的反應性的多官能性化合物。作為如此的多官能性化合物之例，可列舉異氰酸酯化合物、環氧化合物、胺化合物、三聚氰胺化合物、氮丙啶化合物、聯胺化合物、醛化合物、㗁唑啉化合物、金屬烷氧化合物、金屬螯合物化合物、金屬鹽、銨鹽、反應性酚樹脂等。
架橋劑(E)的調配量，相對於能量線硬化型共聚物(A)100質量份，以0.01質量份以上為佳，特別是以0.03質量份以上為佳，進一步以0.04質量份以上為佳。此外，架橋劑(E)的調配量，相對於能量線硬化型共聚物(A)100質量份，以8質量份以下為佳，特別是以5質量份以下為佳，進一步以3.5質量份以下為佳。
接著，針對能量線硬化性黏著劑係以非能量線硬化性高分子成分與具有至少1個以上的能量線硬化性基的單體及/或寡聚物的混合物作為主要成分的情形，說明如下。
作為非能量線硬化性高分子成分，可使用，例如，與上述的丙烯酸系共聚物(a1)同樣的成分。
具有至少1個以上的能量線硬化性基的單體及/或寡聚物，可選擇與上述成分(B)同樣者。非能量線硬化性高分子成分，與具有至少1個以上的能量線硬化性基的單體及/或寡聚物的調配比，相對於非能量線硬化性高分子成分100質量份，具有至少1個以上的能量線硬化性基的單體及/或寡聚物，以1質量份以上為佳，特別是以60質量份以上為佳。此外，該調配比，相對於非能量線硬化性高分子成分100質量份，具有至少1個以上的能量線硬化性基的單體及/或寡聚物，以200質量份以下為佳，特別是以160質量份以下為佳。
此時，與上述同樣地，可適宜調配光聚合起始劑(C)、架橋劑(E)。
黏著劑層的厚度，並無特別限定，例如，以3μm以上為佳，特別是以5μm以上為佳。此外，該厚度，以50μm以下為佳，特別是以40μm以下為佳。
4. 剝離板片 關於本實施形態的半導體加工用板片，在直到將其黏著面黏貼於半導體晶片等的被著體之前，以保護黏著面的目的，可在該面層積剝離板片。剝離板片的構成為任意，可例示以剝離劑等進行剝離處理的塑膠薄膜。作為塑膠薄膜的具體例，可列舉聚對苯二甲酸乙二醇酯、聚對苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯等的聚酯薄膜、及聚丙烯或聚乙烯的聚烯烴薄膜。作為剝離劑，可使用矽酮系、氟系、長鏈烷基系等，該等之中，以廉價而可得到穩定的性能的矽酮系為佳。關於剝離板片的厚度，並無特別限制，通常為20~250μm左右。
5. 半導體加工用板片的製造方法 關於本實施形態的半導體加工用板片，可與先前的半導體加工用板片同樣地製造。特別是，作為由基材與黏著劑層所形成的半導體加工用板片的製造方法，只要是在基材的一方的面層積由上述的黏著性組合物所形成的黏著劑層，其詳細方法，並無特別限定。若舉一例，則可例示調製含有構成黏著劑層的黏著性組合物、及根據期望而進一步含有溶劑或分散劑的塗佈液，在基材的一面上，以模具塗佈機、淋幕塗佈機、噴霧塗佈機、狹縫塗佈機、刮刀塗佈機等塗佈該塗佈液而形成塗膜，將該塗膜乾燥，藉此形成黏著劑層。塗佈液，只要可進行塗佈，其性狀並無特別限定，有含有用於形成黏著劑層的成分作為溶質時，亦有以作為分散質而含有的情形。
此外，作為半導體加工用板片的製造方法的另一例，係在上述剝離板片的剝離面上塗佈塗佈液而形成塗膜，使其乾燥而形成黏著劑層與剝離板片所組成的層積體，將該層積體的在黏著劑層之與剝離板片側的面為相反側的面黏貼到基材，而得到半導體加工用板片與剝離板片的層積體。在該層積體的剝離板片，可作為工程材料而剝離，以可在直到黏貼半導體晶片、半導體晶圓等的被著體之前，保護黏著劑層。
塗佈液含有架橋劑時，可藉由改變上述的乾燥條件(溫度、時間等)，或另外設定加熱處理，使塗膜內的非能量線硬化性丙烯酸系黏著劑(N)或能量線硬化性黏著劑(A)進行與架橋劑的架橋反應，在黏著劑層內以所期望的存在密度形成架橋結構即可。為了使該架橋反應充分進行，以上述方法等在基材層積黏著劑層之後，亦可將所得到的半導體加工用板片，例如，在23℃、相對濕度50%的環境靜置數日而進行熟成。
6. 半導體加工用板片的使用方法 關於本實施形態的半導體加工用板片，例如，能夠使用於擴大層積在半導體加工用板片的一面的複數半導體晶片的間隔。
特別是，較佳為使用於將層積在半導體加工用板片的一面的複數半導體晶片之相鄰的半導體晶片的相互的間隔，擴大到200μm以上。再者，該間隔的上限，並無特別限制，可為，例如，6000μm。
此外，關於本實施形態的半導體加工用板片，能夠使用於至少以2軸延伸，擴大層積在半導體加工用板片的一面的複數半導體晶片的間隔之情形。此時，半導體加工用板片，例如，在互相正交的X軸及Y軸的+X軸方向、-X軸方向、+Y軸方向及-Y軸方向的4方向施加張力而拉伸，更具體而言，係分別沿著基材的MD方向及CD方向拉伸。
如上所述的2軸延伸，例如，可使用在X軸方向及Y軸方向施加張力的分離裝置進行。在此，X軸及Y軸為正交，與X軸平行的方向之中之一為+X軸方向，與該+X軸方向相反的方向為-X軸方向，與Y軸平行的方向之中之一為+Y軸方向，與該+Y軸方向相反的方向為-Y軸方向。
上述分離裝置，較佳為對半導體加工用板片，向+X軸方向、-X軸方向、+Y軸方向及-Y軸方向的4方向施加張力，在該4方向分別具有複數保持手段、及對應該等的複數張力施加手段。在各方向，保持手段及張力施加手段的數量，可依半導體加工用板片的尺寸而決定，可為，例如，3個以上、10個以下左右。
在此，例如，在為了向+X軸方向施加張力所具備的包含複數保持手段與複數張力施加手段的群中，較佳為各個保持手段，係具備保持半導體加工用板片的保持構件，各個張力施加手段，係使對應於該張力施加手段的保持構件向+X軸方向移動而對半導體加工用板片施加張力。然後，較佳為複數張力施加手段，以分別獨立地使保持手段向+X軸方向移動之方式設置。此外，較佳為在分別向-X軸方向、+Y軸方向及-Y軸方向施加張力所具備之包含複數保持手段與複數張力施加手段的三個群，亦具有同樣的構成。藉此，上述分離裝置，可對正交於各方向的方向的每個區域，對半導體加工用板片施加不同大小的張力。
一般而言，使用4個保持構件，將半導體加工用板片，從+X軸方向、-X軸方向、+Y軸方向及-Y軸方向的4方向分別保持，向該4方向延伸時，對半導體加工用板片，除了該等4方向之外，對該等的合成方向(例如，+X軸方向與+Y軸方向的合成方向、+Y軸方向與-X軸方向的合成方向、-X軸方向與-Y軸方向的合成方向、及-Y軸方向與+X軸方向的合成方向)亦施加張力。結果，有時在半導體加工用板片的內側的半導體晶片的間隔與在外側的半導體晶片的間隔發生差異。
但是，在上述分離裝置，由於複數張力施加手段能夠在+X軸方向、-X軸方向、+Y軸方向及-Y軸方向的各個方向，分別獨立地對半導體加工用板片施加張力，因此能夠以消除如上述的半導體加工用板片的內側與外側的間隔的差異之方式而延伸半導體加工用板片。結果，可正確地調整半導體晶片的間隔。
上述分離裝置，以進一步具備測定半導體晶片的相互間隔的測定手段為佳。在此，上述張力施加手段，較佳為基於測定手段的測定結果，以可個別地移動複數保持構件之方式而設置。藉此，基於上述測定手段的半導體晶片的間隔的測定結果，可進一步調整該間隔，其結果，可以更正確地調整半導體晶片的間隔。
再者，在上述分離裝置，保持手段，可為機械夾頭、夾持筒等的夾頭手段、減壓幫浦、真空抽氣器等的減壓手段，或，亦可為以接合劑、磁力等支持半導體加工用板片的構成。此外，作為在夾頭手段的保持構件，亦可使用，例如，具有以下構成者：具備將半導體加工用板片由下支持的下支持構件、以下支持構件支持的驅動機器、與以驅動機器的輸出軸支持之可藉由驅動機器驅動而將將半導體加工板片由上壓住的上支持構件。作為該驅動機器，可列舉，例如，轉動馬達、平移馬達、線性馬達、單軸機器人、多關節機器人等的電動機器、氣缸、油壓缸、無桿缸及旋轉缸等的致動器等。
此外，在上述分離裝置，張力施加手段，亦可為具備驅動機器、藉由該驅動機器使保持構件移動者。作為該驅動機器，可使用作為上述者。例如，張力施加手段，可為以下的構成：具備作為驅動機器的平移馬達、及介於平移馬達與保持構件之間的輸出軸，驅動的平移馬達經由輸出軸而使保持構件移動。
使用關於本實施形態的半導體加工用板片擴大半導體晶片的間隔時，可從半導體晶片彼此接觸的狀態、或半導體晶片的間隔幾乎沒有被擴大的狀態，擴大其間隔，或者，亦可從半導體晶片彼此的間隔已被擴展到既定的間隔的狀態，進一步擴大其間隔。
從半導體晶片相互接觸的狀態、或半導體晶片的間隔幾乎沒有被擴大的狀態，擴大其間隔時，例如，藉由在切割板片上分割半導體晶圓而得到複數半導體晶片之後，將複數半導體晶片從該切割板片轉印到關於本實施形態的半導體加工用板片，接著，將該半導體晶片的間隔擴大。或者，亦可在關於本實施形態的半導體加工用板片上將半導體晶圓分割而得到複數半導體晶片之後，將該半導體晶片的間隔擴大。
從半導體晶片彼此的間隔已被擴展到既定的間隔的狀態，進一步擴大其間隔時，使用其他的半導體加工用板片，較佳的是關於本實施形態的半導體加工用板片，將半導體晶片彼此的間隔擴展到既定的間隔之後，再將半導體晶片從該板片轉印到關於本實施形態的半導體加工用板片，接著，藉由將關於本實施形態的半導體加工用板片延伸，能夠進一步擴大半導體晶片的間隔。再者，如此的半導體晶片的轉印與半導體加工用板片的延伸，可重覆進行複數次，直到半導體晶片的間隔成為所期望的距離。
再者，關於本實施形態的半導體加工用板片，以使用於要求將半導體晶片的間隔分離相對較大的用途為佳，作為如此的用途之例，較佳可列舉扇出型的半導體晶圓級封裝(FO-WLP)的製造方法。作為如此的FO-WLP的製造方法之例，可列舉以下所說明的第1態樣及第2態樣。
(1)第1態樣 以下說明關於本實施形態的半導體加工用板片的FO-WLP的製造方法的第1態樣。再者，在該第1態樣，關於本實施形態的半導體加工用板片，係被使用於作為後述的第二黏著板片20。
在第1(A)圖，顯示黏著在第一黏著板片10的半導體晶圓W。半導體晶圓W具有電路面W1，在電路面W1形成有電路W2。第一黏著板片10，係黏貼於與半導體晶圓W的電路面W1為相反側的背面W3。第一黏著板片10，具有第一基材薄膜11與第一黏著劑層12。第一黏著劑層12，係層積於第一基材薄膜11。
[切割步驟] 在第1(B)圖，顯示保持在第一黏著板片10的複數半導體晶片CP。
保持在第一黏著板片10的半導體晶圓W，係藉由切割而個片化，形成複數半導體晶片CP。切割，使用切割鋸等的切斷手段。切割時的切斷深度，係設定為半導體晶圓W的厚度與第一黏著劑層12的合計，以及加入切割鋸的磨耗部分的深度。藉由切割，第一黏著劑層12亦被切斷成與半導體晶片CP相同的尺寸。再者，亦有藉由切割而在第一基材薄膜11形成切口的情形。
再者，切割，亦可對半導體晶圓W照射雷射而進行，以取代上述使用之切割鋸等的切斷手段。例如，可藉由照射雷射，將半導體晶圓W完全截斷，而個片化為複數半導體晶片CP。或者，亦可藉由雷射光的照射，在半導體晶圓W內部形成改質層之後，在後述的第一擴展步驟，藉由拉伸第一黏著板片10，使半導體晶圓W在改質層的位置斷裂，將半導體晶片CP個片化(隱形切割)。隱形切割之情形，係雷射光的照射，例如，將紅外光域的雷射光，以聚焦在半導體晶圓W的內部所設定的焦點而照射。此外，在該等方法，雷射光的照射，可從半導體晶圓W的任一側進行。
[第一擴展步驟] 在第1(C)圖，顯示說明將保持複數半導體晶片CP的第一黏著板片10拉伸的步驟(以下，有時稱為「第一擴展步驟」。)的圖。
藉由切割將複數半導體晶片CP個片化之後，將第一黏著板片10拉伸，擴大複數半導體晶片CP之間的間隔。此外，進行隱形切割時，藉由將第一黏著板片10拉伸，使半導體晶圓W在改質層的位置斷裂，而個片化複數半導體晶片CP，同時擴大複數半導體晶片CP之間的間隔。在第一擴展步驟，作為第一黏著板片10的拉伸方法，並無特別限定。作為拉伸第一黏著板片10的方法，可列舉，例如，將環狀或圓狀的擴張器抵住而拉伸第一黏著板片10的方法；或使用把持構件等將第一黏著板片的外周部抓住而拉伸的方法等。
第一黏著板片10，較佳為以具有適於上述切割步驟、同時適於第一擴展步驟的拉伸彈性模數。由此觀點，第一黏著板片10，以拉伸彈性模數較後述的第二黏著板片20大為佳。藉此，第一黏著板片10，不會損及切割時的性能，而能夠發揮既定的擴展性，第二黏著板片20，則能夠發揮更優良的擴展性。
再者，如第1(C)圖所示，使半導體晶片CP之間的距離為D1。作為距離D1，例如，以15μm以上、110μm以下為佳。
[轉印步驟] 在第2(A)圖，顯示說明在第一擴展步驟之後，將複數半導體晶片CP轉印到第二黏著板片20的步驟(以下，有時稱為「轉印步驟」。)的圖。將第一黏著板片10拉伸而擴大複數半導體晶片CP間的距離D1之後，將第二黏著板片20黏貼在半導體晶片CP的電路面W1。在此，係使用關於本實施形態的半導體加工用板片作為該第二黏著板片20。
第二黏著板片20，具有第二基材薄膜21與第二黏著劑層22。第二黏著板片20，較佳為以第二黏著劑層22覆蓋電路面W1之方式而黏貼。
第二黏著劑層22的黏著力，以較第一黏著劑層12的黏著力大為佳。若第二黏著劑層22的黏著力較大，則將複數半導體晶片CP轉印到第二黏著板片20之後，容易將第一黏著板片10剝離。
第二黏著板片20，可與複數半導體晶片CP一起，黏貼於第二環狀框架。此時，在第二黏著板片20的第二黏著劑層22上，載置第二環狀框架，將其輕輕地按壓、固定。之後，將在第二環狀框架的環形狀的內側露出的第二黏著劑層22抵住半導體晶片CP的電路面W1，將複數半導體晶片CP固定在第二黏著板片20。
將第二黏著板片20黏貼之後，將第一黏著板片10剝離，使複數半導體晶片CP的背面W3露出。在剝離第一黏著板片10之後，較佳為維持在第一擴展步驟擴張的複數半導體晶片CP之間的距離D1。
[第二擴展步驟] 在第2(B)圖，顯示說明保持複數半導體晶片CP的第二黏著板片20的拉伸步驟(以下，有時稱為「第二擴展步驟」。)的圖。
在第二擴展步驟，進一步擴大複數半導體晶片CP之間的間隔。在第二擴展步驟，將第二黏著板片20拉伸的方法，並無特別限定。作為拉伸第二黏著板片20的方法，可列舉，例如，將環狀或圓狀的擴張器抵住而拉伸第二黏著板片20的方法；或使用把持構件等將第二黏著板片的外周部抓住而拉伸的方法。作為後者的方法，可列舉，例如，使用上述分離裝置等而2軸延伸方法。該等之中，由可更大幅擴大半導體晶片CP之間的間隔的觀點，以2軸延伸的方法為佳。
再者，如第2(B)圖所示，使第二擴展步驟後的半導體晶片CP間的間隔成為D2。距離D2較距離D1大。作為距離D2，例如，以200μm以上、6000μm以下為佳。
[密封步驟] 在第2(C)圖，顯示說明使用密封構件60，密封複數半導體晶片CP的步驟(以下，有時稱為「密封步驟」。)的圖。
密封步驟，係在第二擴展步驟之後實施。留下電路面W1，將複數半導體晶片CP以密封構件60覆蓋，藉此形成密封體3。在複數半導體晶片CP之間亦填充密封構件60。在此，由於藉由第二黏著板片20覆蓋電路面W1及電路W2，因此能夠防止電路面W1被密封構件60覆蓋。
藉由密封步驟，得到將各自分離既定距離的複數半導體晶片CP埋進密封構件60的密封體3。在密封步驟，較佳為複數半導體晶片CP，係以維持距離D2的狀態而被密封構件60覆蓋。
密封步驟之後，將第二黏著板片20剝離，露出半導體晶片CP的電路面W1、及密封體3之與第二黏著板片20接觸的面3A。
[再配線形成步驟、及外部端子電極的連接步驟] 在第3(A)圖，顯示剝離第二黏著板片20之後的密封體3的剖面圖。對該密封體3，依序進行：形成再配線層的再配線層形成步驟；及對形成的再配線層連接外部端子電極的步驟。再者，在第3(A)圖，顯示更詳細表示第2(C)圖所示的電路W2的內部端子電極W4。
藉由再配線層形成步驟及與外部端子電極的連接步驟，如第3(B)圖所示，形成連接於內部端子電極W4的再配線層5，及連接於再配線層5的外部端子電極6。具體而言，係如下形成。首先，在半導體晶片CP的電路面W1及密封體3的面3A形成第一絕緣層4A。接著，將再配線層5，以與內部端子電極W4電性連接之方式而形成。再者，形成覆蓋再配線層5的第二絕緣層4B。此時，再配線層5，留下外部電極墊5A，而被第二絕緣層4B覆蓋。最後，在外部電極墊5A，載置焊錫球等的外部端子電極6，藉由焊接等，將外部端子電極6與外部電極墊5A電性連接。
[第二切割步驟] 在第3(C)圖，顯示說明將連接外部端子電極6的密封體3個片化的步驟(以下，有時稱為「第二切割步驟」。)的剖面圖。在第二切割步驟，以半導體晶片CP為單位兒個片化密封體3。將密封體3個片化的方法，並無特別限定。例如，可採用與上述切割半導體晶圓W的方法同樣的方法，將密封體3個片化。將密封體3個片化的步驟，可將密封體黏貼在切割板片等的黏著板片而實施。
藉由將密封體3個片化，製造半導體晶片CP單位的半導體封裝1。如上所述在半導體晶片CP的區域外扇出的外部電極墊5A連接外部端子電極6的半導體封裝1，係被製造而作為扇出型的晶圓級封裝(FO-WLP)。
[變形例] 關於上述第1態樣的FO-WLP的製造方法，亦可變更一部分的步驟，或省略一部分的步驟。
(2)第2態樣 以下說明關於本實施形態的半導體加工用板片的FO-WLP的製造方法的第2態樣。再者，在第2態樣，關於本實施形態的半導體加工用板片，係被使用於作為後述的第二黏著板片20。
在第4(A)圖，顯示黏貼於作為第三黏著板片的保護板片30的半導體晶圓W。半導體晶圓W具有作為第一面的電路面W1，在電路面W1形成有電路W2。保護板片30，係黏貼於半導體晶圓W的電路面W1。保護板片30，係保護電路面W1及電路W2。
保護板片30具有第三基材薄膜31與第三黏著劑層32。第三黏著劑層32，係層積於第三基材薄膜31。
[溝形成步驟] 在第4(B)圖，顯示說明從半導體晶圓W的電路面W1側形成既定深度的溝的步驟(以下，有時稱為「溝形成步驟」。)的圖。
在溝形成步驟，從保護板片30側，使用切割裝置的切割刀等對半導體晶圓W切入切口。此時，將保護板片30完全切斷，且從半導體晶圓W的電路面W1，切入較半導體晶圓W的厚度淺的深度的切口，形成溝W5。溝W5，係以劃分形成在半導體晶圓W的電路面W1的複數電路W2之方式而被形成。溝W5的深度，只要較目的的半導體晶片的厚度稍微深的程度，並無特別限定。形成溝W5時，會發生來自半導體晶圓W的切削屑。在第2態樣的製造方法，以電路面W1受到保護板片30保護的狀態，而進行溝W5的形成，因此能夠防止因切削屑所致之電路面W1、電路W2的污染或破損。
[研削步驟] 在第4(C)圖，顯示說明形成溝W5之後，研削作為半導體晶圓W的第二面的背面W6的步驟(以下，有時稱為「研削步驟」。)的圖。
在關於第2態樣的製造方法，係在研削前，在保護板片30側，黏貼第一黏著板片10。黏貼第一黏著板片10之後，使用研磨機50，從背面W6側研削半導體晶圓W。藉由研削，使半導體晶圓W的厚度變薄，最終分割成複數半導體晶片CP。從背面W6側進行研削，直到溝W5的底部被去除，將半導體晶圓W個片化成每個電路W2。之後，視需要進一步進行背面研削，得到既定厚度的半導體晶片CP。在關於第2態樣的製造方法，研削直到作為第三面的背面W3露出。
在第4(D)圖，顯示所分割的複數半導體晶片CP被保持在保護板片30及第一黏著板片10的狀態。再者，在本說明書，如上所述，先設置溝W5，之後進行背面研削，將半導體晶圓W分割成半導體晶片CP的方法，有時稱為「先切割法」。
[黏貼步驟(第二黏著板片)] 在第5(A)圖，顯示說明研削步驟之後，將第二黏著板片20，黏貼在複數半導體晶片CP的步驟(以下，有時稱為「黏貼步驟」。)的圖。
第二黏著板片20，係黏貼於半導體晶片CP的背面W3。第二黏著板片20具有第二基材薄膜21與第二黏著劑層22。在此，使用關於本實施形態的半導體加工用板片作為該第二黏著板片20。
第二黏著劑層22對半導體晶圓W的黏著力，以較第三黏著劑層32對半導體晶圓W的黏著力大為佳。若第二黏著劑層22的黏著力較大，則容易剝離第一黏著板片10及保護板片30。
第二黏著板片20，可與複數半導體晶片CP一起，黏貼於環狀框架。此時，在第二黏著板片20的第二黏著劑層22上，載置環狀框架，將其輕輕地按壓、固定。之後，將在環狀框架的環形狀的內側露出的第二黏著劑層22抵住半導體晶片CP的電路面W1，將複數半導體晶片CP固定在第二黏著板片20。
[剝離步驟(第一黏著板片)] 在第5(B)圖，顯示說明在黏貼第二黏著板片20之後，將第一黏著板片10及保護板片30剝離的步驟(以下，有時稱為「剝離步驟」。)的圖。
在剝離步驟，剝離第一黏著板片10時，將被切斷的保護板片30一起剝離。剝離保護板片30，露出複數半導體晶片CP的電路面W1。在此，如第5(B)圖所示，使藉由先切割法分割的半導體晶片CP之間的距離為D1。作為距離D1，例如，以15μm以上、110μm以下為佳。
[擴展步驟] 在第5(C)圖，顯示說明將保持複數半導體晶片CP的第二黏著板片20拉伸的步驟(以下，有時稱為「擴展步驟」。)的圖。
在擴展步驟，進一步擴大複數半導體晶片CP之間的間隔。在擴展步驟，將第二黏著板片20拉伸的方法，並無特別限定。作為拉伸第二黏著板片20的方法，可列舉，例如，將環狀或圓狀的擴張器抵住而拉伸第二黏著板片20的方法；使用把持構件等將第二黏著板片的外周部抓住而拉伸的方法等。作為後者的方法，可列舉，例如，使用上述分離裝置等而2軸延伸的方法。該等之中，由可更大幅擴大半導體晶片CP之間的間隔的觀點，以2軸延伸的方法為佳。
在關於第2態樣的製造方法，如第5(C)圖所示，使擴展步驟後的半導體晶片CP之間的距離成為D2。距離D2較距離D1大。作為距離D2，例如，以200μm以上、6000μm以下為佳。
[密封步驟] 在第6圖，顯示說明使用密封構件60密封複數半導體晶片CP的步驟(以下，有時稱為「密封步驟」。)的圖。
在第6(A)圖，顯示說明在擴展步驟之後，將作為第四黏著板片的表面保護板片40黏貼在複數半導體晶片CP的步驟的圖。
將第二黏著板片20拉伸，而將複數半導體晶片CP之間的間隔擴展到距離D2之後，對半導體晶片CP的電路面W1黏貼表面保護板片40。表面保護板片40具有第四基材薄膜41與第四黏著劑層42。表面保護板片40，較佳為以第四黏著劑層42覆蓋電路面W1之方式而黏貼。
在黏貼表面保護板片40之後，將第二黏著板片20剝離，露出複數半導體晶片CP的背面W3。在剝離第二黏著板片20之後，較佳為以維持在擴展步驟所擴張的複數半導體晶片CP之間的距離D2。在第二黏著劑層22調配能量線聚合性化合物時，較佳為以從第二基材薄膜21側對第二黏著劑層22照射能量線，使能量線聚合性化合物硬化，再將第二黏著板片20剝離。
在第6(B)圖，顯示說明將以表面保護板片40保持的複數半導體晶片CP密封的步驟的圖。
留下電路面W1，將複數半導體晶片CP以密封構件60覆蓋，藉此形成密封體3。在複數半導體晶片CP之間亦以密封構件60填充。在此，由於以表面保護板片40覆蓋電路面W1及電路W2，因此能夠防止電路面W1被密封構件60覆蓋。
藉由密封步驟，得到將各自分離既定距離的複數半導體晶片CP埋進密封構件的密封體3。在密封步驟，較佳為複數半導體晶片CP，係以維持距離D2的狀態而被密封構件60覆蓋為佳。
密封步驟之後，將表面保護板片40剝離，露出半導體晶片CP的電路面W1、及密封體3之與表面保護板片40接觸的面3S(參照第3(A)圖)。
[再配線層形成步驟、與外部端子電極的連接步驟及第二切割步驟] 在密封步驟之後，進行再配線層形成步驟、與外部端子電極的連接步驟及第二切割步驟。該等步驟，可與第1態樣的製造方法同樣地進行(參照第3(B)圖及第3(C)圖)。經由該等步驟，可得到FO-WLP。
[變形例] 關於上述第2態樣的FO-WLP的製造方法，亦可變更一部分的步驟、省略一部分的步驟。將如此的變形例說明如下。
作為關於第2態樣的製造方法的第1變形例，在第二黏著板片20的黏貼步驟之後，亦可進行僅將第一黏著板片10剝離的步驟。即，在上述第2態樣，將第一黏著板片10剝離時，係與切斷的保護板片30一起剝離；相對於此，在本變形例，係將保護板片30留在半導體晶片CP的電路面W1，而將第一黏著板片10剝離。藉由第一黏著板片10的剝離，如第7(A)圖所示，被切斷的黏貼有保護板片30的複數半導體晶片CP，成為層積在第二黏著板片20上的狀態。
接著，如第7(B)圖所示，進行上述擴展步驟。即，以保護板片30黏貼在被切斷的半導體晶片CP的電路面W1的狀態，將第二黏著板片20拉伸，使複數半導體晶片CP間擴展到距離D2。
擴展步驟之後，如第7(C)圖所示，進行將複數半導體晶片CP密封的步驟。在上述第2態樣，係如第6(B)圖所示，在表面保護板片40上密封半導體晶片CP；相對於此，在本變形例，係如第7(C)圖所示，在第二黏著板片20上，使用密封構件60而密封半導體晶片CP。在此，由於在電路面W1黏貼有保護板片30，因此能夠不黏貼表面保護板片40，以第二黏著板片黏貼在半導體晶片CP的背面W3的狀態直接密封。留下電路面W1，將複數半導體晶片CP以密封構件60覆蓋，藉此形成密封體3。密封體3的面3S與半導體晶片CP的電路面W1以同一面為佳。
密封步驟之後，將保護板片30及第二黏著板片20剝離。之後，藉由進行上述的再配線層形成步驟、外部端子電極的連接步驟及第二切割步驟，得到FO-WLP。
關於本實施形態的半導體加工用板片，由於能夠大幅延伸，故如上所說明，能夠良好地適用於需要將半導體晶片的間隔擴大的用途。
以上所說明的實施形態，係為容易理解本發明所記載，而並非用於限定本發明而記載。因此，揭示於上述實施形態的各要素，係包含屬於本發明的技術範圍的全部設計變更或均等物在內的主旨。
例如，半導體加工用板片係具有基材與黏著劑層的構成時，在基材與黏著劑層之間，亦可介在其他的層。 [實施例]
以下，藉由實施例等更具體地說明本發明，惟本發明的範圍並非限定於該等實施例等。
[實施例1] (1)黏著性組合物的調製 使丙烯酸丁酯/丙烯酸2-羥基乙酯=85/15(質量比)反應而得到的丙烯酸系共聚物，與相對於其2-羥基乙酯80莫耳%的甲基丙烯醯氧乙基異氰酸酯(MOI)反應，以得到能量線硬化型聚合物。該能量線硬化型聚合物的重量平均分子量(Mw)為60萬。
將100質量份所得到的能量線硬化型聚合物、3質量份作為光聚合起始劑的1-羥基環己基苯基酮(BASF公司製，產品名「IRGACURE184」)、與0.45質量份作為架橋劑的甲苯二異氰酸酯系架橋劑(TOSOH公司製，產品名「CORONATE L」)，在溶劑中混合，以得到黏著性組合物。
(2)半導體加工用板片的製作 對聚對苯二甲酸乙二醇酯(PET)薄膜的一面形成矽酮系的剝離層而得到的剝離薄膜(LINTEC公司製，產品名「SP-PET3811」)的剝離面，塗佈上述黏著性組合物，藉由加熱乾燥，在剝離薄膜上，形成厚度10μm的黏著劑層。之後，將作為基材的聚酯系聚胺甲酸乙酯彈性體板片(Sheedom公司製，產品名「Higress DUS202」，厚度50μm)的一面黏貼在該黏著劑層的露出面，以對黏著劑層黏貼剝離薄膜的狀態而得到半導體加工用板片。
[比較例1] 將100質量份聚氯乙烯樹脂(PVC，平均聚合度︰1050)、42質量份己二酸系聚酯可塑劑、與少量的穩定劑混煉，使用淋幕塗佈裝置成形為薄膜狀而得到之厚度80μm的氯乙烯薄膜，除了將該氯乙烯薄膜使用作為基材以外，與實施例1同樣地製作半導體加工用板片。
[比較例2] 除了使用厚度80μm的聚丙烯薄膜(PP，DiaPlus Film公司製，產品名「LT01-06051」)作為基材以外，與實施例1同樣地製作半導體加工用板片。
[試驗例1] (拉伸試驗) 將在實施例及比較例所製造的半導體加工用板片，裁切成15mmx140mm，剝離剝離板片而作為試驗片。關於該試驗片，遵照JIS K7161:2014及JIS K7127:1999，測定在23℃的斷裂伸度及拉伸彈性模數。具體而言，將上述試驗片，以拉伸試驗機(島津製造所製，產品名「Autograph AG-IS 500N」)，夾具間距離設定為100mm之後，以200mm/min的速度進行拉伸試驗，測定斷裂伸度(%)及拉伸彈性模數(MPa)。再者，測定係在基材的製造時的流動方向(MD)及與此成直角的方向(CD)的雙方進行。將結果顯示於表1。
[試驗例2] (100%應力及復原率的測定) 將在實施例及比較例所製造的半導體加工用板片，裁切成150mm×15mm，剝離剝離板片而作為試驗片。再者，以使半導體加工用板片在製造時的流動方向(MD方向)作為試驗片的長度方向之方式而裁切。之後，將試驗片的長度方向的兩端，以拉伸試驗機(島津製造所製，產品名「Autograph AG-IS 50N」)的夾具固定。此時，以夾具間的長度為100mm之方式，用夾具將試驗片把持。將該長度設為初期夾具間的長度L0(mm)。然後，以200mm/min的速度沿著長度方向拉伸100mm，使夾具間的長度成為200mm。將該長度減去初期夾具間的長度L0(mm) (即100mm)的長度設為擴張長度L1(mm)。測定此時的試驗力，求取拉伸試驗的100%強度(N)作為MD方向的100%強度(N)。然後，藉由將MD方向的100%強度(N)，以半導體加工用板片的剖面積商除計算，求取MD方向的100%應力(MPa)。再者，以夾具間的長度擴張為200mm的狀態保持1分鐘之後，以200mm/min的速度使夾具恢復到夾具間的長度為L0(mm)，以夾具間的長度為L0(mm)的狀態保持1分鐘。之後，以60mm/min的速度沿著長度方向拉伸，記錄拉伸力的測定值顯示0.1N/15 mm時的夾具間的長度。將該長度減去初期的夾具間的長度L0(mm)之值設為L2(mm)。
對下式(I)套入上述L1及L2的值，算出復原率(%)。將結果顯示於表1。 復原率(%)={1-(L2÷L1)}×100…(I)
此外，將在實施例及比較例所製造的半導體加工用板片，以使其與製造時的流動方向成正交的方向(CD方向)作為試驗片的長度方向之方式，裁切成150mm×15mm，剝離剝離板片而作為試驗片，與上述同樣地進行100%強度(N)及100%應力(MPa)的測定，而作為各自之CD方向的100%強度(N)及CD方向的100%應力(MPa)。將結果顯示於表1。再者，算出MD方向的100%應力(MPa)對CD方向的100%應力(MPa)的比。其結果亦顯示於表1。
[試驗例3] (擴展試驗) 將切割膠帶(LINTEC公司製，產品名「ADWILL D-675」)的剝離板片剝離，將露出的黏著面，黏貼於環狀框架及6吋矽鏡面晶圓(直徑︰150mm，厚度︰350μm，研削面#2000)的研削面。接著，使用切割機(DISCO公司製，產品名「DFD-651」)，依照如下條件，將矽鏡面晶圓以全切割之方式切割。藉此，在切割膠帶上，得到個片化的複數矽晶片。之後，對切割膠帶，使用UV照射裝置(LINTEC公司製，產品名「RAD-2000m/12」)，進行UV照射 (照度︰120mW/cm2 ，光量︰70mJ/cm2 )。 ‧切割刀片︰DISCO公司製，產品名「NBC-ZH205O 27HECC」 ‧轉數︰30,000rpm ‧高度︰0.06mm ‧切割速度︰60mm/sec ‧晶片尺寸︰3mm×3mm
接著，將在實施例及比較例所得到的半導體加工用板片，裁切成210mm×210mm的四角形的尺寸。此時，以裁切後的板片的各邊係與半導體加工用板片的基材的MD方向平行或垂直之方式而裁切。接著，將剝離板片剝離，將上述切割所得到的所有矽晶片轉印到露出的黏著面。此時，以使矽晶片的一群係位於半導體加工用板片的中央部之方式而轉印。此外，以使矽晶圓個片化時的切割線係與半導體加工用板片的各邊平行或垂直之方式而轉印。
接著，將轉印有矽晶片的半導體加工用板片，設置於可2軸延伸的擴展裝置(分離裝置)。在第8圖，顯示說明該擴展裝置100的平面圖。第8圖中，X軸及Y軸，係為互相正交的關係，使該X軸之正的方向為+X軸方向，該X軸之負的方向為-X軸方向，使該Y軸之正的方向為+Y軸方向，該Y軸之負的方向為-Y軸方向。半導體加工用板片200，係以各邊與X軸或Y軸平行之方式而設置在擴展裝置100。其結果，在半導體加工用板片200的基材的MD方向，係與X軸或Y軸平行。再者，第8圖中，矽晶片係被省略。
如第8圖所示，擴展裝置100，在+X軸方向、-X軸方向、+Y軸方向及-Y軸方向，分別具備五個保持手段101 (總計20個保持手段101)。在各方向的5個保持手段100之中，將位於兩端者設為保持手段101A，位於中央者設為保持手段101C，位於保持手段101A與保持手段101C之間者設為保持手段101B。將半導體加工用板片200的各邊，藉由該等保持手段101把持。
在此，如第8圖所示，半導體加工用板片200的一邊為210mm。此外，在各邊的保持手段101彼此的間隔為40mm。此外，在半導體加工用板片200的一邊的端部(板片的頂點)，與存在於該邊之與該端部最近的保持手段101A的間隔為25mm。
接著，驅動未圖示的分別對應於保持手段101的複數張力施加手段，使保持手段101分別獨立移動。此時，針對把持半導體加工用板片200的+X軸方向側的一邊的5個保持手段101，係向+X軸方向，以延伸速度︰2.5mm/sec移動40秒。與此同時，該等的5個保持手段101之中，使保持手段101A及保持手段101B，向遠離保持手段101C的方向(即，+Y軸方向或-Y軸方向)移動。此時，保持手段101A，係以延伸速度︰2.5mm/sec的2/3的速度移動，使保持手段101B，以延伸速度︰2.5mm/sec的1/3的速度移動。再者，保持手段101C，並沒有向+Y軸方向及-Y軸方向移動。在半導體加工用板片200，對位於+X軸方向以外的三方向側的保持手段101，亦與+X軸方向同樣地進行向各方向移動，且使保持手段101A及保持手段101B，以向遠離保持手段101C的方向移動。
如上所述地使各保持手段101移動的結果，半導體加工用板片200，分別向+X軸方向及-X軸方向各延伸100mm，同時分別在+Y軸方向及-Y軸方向各延伸100mm。即，半導體加工用板片200，各邊各延伸200mm。結果，延伸後的半導體加工用板片200的各邊的長度成為410mm。
對如上所述地延伸的狀態的半導體加工用板片200，以如下基準，評價有無發生斷裂。將結果顯示於表1。 ○：沒發生斷裂，良好地延伸。 ×：發生斷裂。
此外，對有無斷裂的評價為「○」的半導體加工用板片200，以經過延伸的半導體加工用板片200的狀態，測定以複數矽晶片構成的略圓形的形狀的外徑(對應於進行切割及延伸前的矽晶圓的外徑的長度)，作為晶圓外徑對應長度(mm)。將結果顯示於表1。
再者，將測定的晶圓外徑對應長度(mm)套入以下計算式(II)，算出晶片間隔(mm)。將結果顯示於表1。 晶片間隔(mm)={晶圓外徑對應長度(mm)-150mm(矽晶圓直徑)}÷49(切割線數)…(II)
再者，在上述式(II)，切割線數為49，係基於將直徑150mm的矽晶圓切割為3mm×3mm的晶片尺寸時，矽晶圓係在一方向及與該方向正交的方向分別，以3mm的間隔切割，在各方向最大作成50等份，此時切割線數在各個方向為49條。
[表1]
  拉伸試驗 100%應力 復原率(%) 擴展試驗
  斷裂伸度 (%) 拉伸彈性模數 (MPa) 100%強度 (N) 100%應力 (MPa) 100%應力之比 有無 斷裂 晶圓外徑對應長度(mm) 晶片間隔(mm)
  MD方向 CD方向 MD方向 CD方向 MD方向 CD方向 MD方向 CD方向
實施例1 ＞600 ＞600 39 38 6.8 6.7 7.6 7.4 1.03 91 ○ 260 2.24
比較例1 230 250 229 204 30.8 24.4 22.1 18.1 1.26 50 × - -
比較例2 ＞600 ＞600 385 336 11.4 9.3 8.4 6.9 1.22 45 × - -
由表1可知，實施例的半導體加工用板片，能夠無斷裂地大幅延伸。 [產業上的可利性]
關於本發明的半導體加工用板片，可良好地使用於例如FO-WLP的製造。
W:半導體晶圓 W1:電路面 W2:電路 W3:背面 W4:內部端子電極 W5:溝 W6:背面 CP:半導體晶片 1:半導體封裝 3:密封體 4A:第一絕緣層 4B:第二絕緣層 5:再配線層 5A:外部電極墊 6:外部端子電極 10:第一黏著板片 11:第一基材薄膜 12:第一黏著劑層 20:第二黏著板片 21:第二基材薄膜 22:第二黏著劑層 30:保護板片 40:表面保護板片 41:第四基材薄膜 42:第四黏著劑層 50:研磨機 60:密封構件 100:擴展裝置 101,101A,101B,101C:保持手段 200:半導體加工用板片
第1圖係說明關於本發明的一實施形態的半導體加工用板片的使用方法的第1態樣的剖面圖。 第2圖係說明關於本發明的一實施形態的半導體加工用板片的使用方法的第1態樣的剖面圖。 第3圖係說明關於本發明的一實施形態的半導體加工用板片的使用方法的第1態樣的剖面圖。 第4圖係說明關於本發明的一實施形態的半導體加工用板片的使用方法的第2態樣的剖面圖。 第5圖係說明關於本發明的一實施形態的半導體加工用板片的使用方法的第2態樣的剖面圖。 第6圖係說明關於本發明的一實施形態的半導體加工用板片的使用方法的第2態樣的剖面圖。 第7圖係說明關於本發明的一實施形態的半導體加工用板片的使用方法的第2態樣的剖面圖。 第8圖係說明使用於實施例的2軸延伸擴展裝置的平面圖。
W:半導體晶圓
W1:電路面
W2:電路
W3:背面
CP:半導體晶片
10:第一黏著板片
11:第一基材薄膜
12:第一黏著劑層

Claims (11)

  1. 一種半導體加工用板片，其係至少具備基材的半導體加工用板片，其特徵在於： 在23℃在上述基材的MD方向所測定的上述半導體加工用板片的100%應力，對在23℃在上述基材的CD方向所測定的上述半導體加工用板片的100%應力的比，為0.8以上、1.2以下， 上述100%應力，係將上述半導體加工用板片切出150mm×15mm的試驗片，以使夾具間的長度成為100mm之方式而以夾具夾住長度方向的兩端，之後，以200mm/min的速度沿著長度方向拉伸，用夾具間的長度成為200mm時的拉伸力的測定值除以半導體加工用板片的在與長度方向垂直的面切斷時的剖面積而計算得到之值。
  2. 一種半導體加工用板片，其係至少具備基材的半導體加工用板片，其特徵在於： 在23℃在上述基材的MD方向及CD方向所測定的上述半導體加工用板片的拉伸彈性模數，分別為10MPa以上、350MPa以下， 在23℃在上述基材的MD方向及CD方向所測定的上述半導體加工用板片的100%應力，分別為3MPa以上、20MPa以下， 上述100%應力，係將上述半導體加工用板片切出150mm×15mm的試驗片，以使夾具間的長度成為100mm之方式而以夾具夾住長度方向的兩端，之後，以200mm/min的速度沿著長度方向拉伸，用夾具間的長度成為200mm時的拉伸力的測定值除以半導體加工用板片的在與長度方向垂直的面切斷時的剖面積而計算得到之值， 在23℃在上述基材的MD方向及CD方向所測定的上述半導體加工用板片的斷裂伸度，分別為100%以上。
  3. 如請求項1或請求項2之半導體加工用板片，其中進一步具備層積在上述基材的至少一方的面的黏著劑層。
  4. 如請求項1或請求項2之半導體加工用板片，其中上述基材含有熱塑性彈性體。
  5. 如請求項4之半導體加工用板片，其中上述熱塑性彈性體為胺甲酸乙酯系彈性體。
  6. 如請求項1或請求項2之半導體加工用板片，其係使用於將層積於上述半導體加工用板片的一面的複數半導體晶片之相鄰的半導體晶片的相互的間隔，擴張到200μm以上、6000μm以下。
  7. 如請求項1或請求項2之半導體加工用板片，其係使用於藉由在互相正交的X軸及Y軸的+X軸方向、-X軸方向、+Y軸方向及-Y軸方向的4方向施加張力，將半導體加工用板片拉伸，而擴展層積在上述半導體加工用板片的一面的複數半導體晶片的間隔。
  8. 如請求項1或請求項2之半導體加工用板片，其係使用於半導體裝置的製造方法，上述製造方法具備： 在上述半導體加工用板片的一面設置個片化的複數半導體晶片的步驟；及 拉伸上述半導體加工用板片，擴大上述複數半導體晶片彼此的間隔的步驟。
  9. 如請求項1或請求項2之半導體加工用板片，其係使用於製造扇出型的半導體晶圓級封裝。
  10. 一種半導體裝置的製造方法，其特徵在於：具備： 在切割板片上分割半導體晶圓而得到複數半導體晶片的步驟； 將上述複數半導體晶片從上述切割板片轉印到如請求項1至請求項3中任一項之半導體加工用板片的步驟；以及 拉伸上述半導體加工用板片，擴大上述複數半導體晶片彼此的間隔的步驟。
  11. 一種半導體裝置的製造方法，其特徵在於：具備： 在切割板片上分割半導體晶圓而得到複數半導體晶片的步驟； 將上述複數半導體晶片從上述切割板片轉印到第一半導體加工用板片的步驟； 拉伸上述第一半導體加工用板片，擴大上述複數半導體晶片彼此的間隔的步驟； 將上述複數半導體晶片從上述第一半導體加工用板片轉印到第二半導體加工用板片的步驟；以及 拉伸上述第二半導體加工用板片，更擴大上述複數半導體晶片彼此的間隔的步驟， 其中上述第一半導體加工用板片及上述第二半導體加工用板片分別為如請求項1或請求項2之半導體加工用板片。
TW110143967A 2016-06-30 2017-05-17 半導體加工用板片及半導體裝置的製造方法 TWI782802B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016131131 2016-06-30
JP2016-131131 2016-06-30

Publications (2)

Publication Number Publication Date
TW202211394A true TW202211394A (zh) 2022-03-16
TWI782802B TWI782802B (zh) 2022-11-01

Family

ID=60785966

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110143967A TWI782802B (zh) 2016-06-30 2017-05-17 半導體加工用板片及半導體裝置的製造方法
TW106116272A TWI750171B (zh) 2016-06-30 2017-05-17 半導體加工用板片及半導體裝置的製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106116272A TWI750171B (zh) 2016-06-30 2017-05-17 半導體加工用板片及半導體裝置的製造方法

Country Status (5)

Country Link
JP (2) JPWO2018003312A1 (zh)
KR (2) KR20230066116A (zh)
CN (1) CN109075048A (zh)
TW (2) TWI782802B (zh)
WO (1) WO2018003312A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820938B (zh) * 2022-09-29 2023-11-01 強茂股份有限公司 晶粒吸取輔助裝置

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7256787B2 (ja) * 2018-03-07 2023-04-12 リンテック株式会社 粘着シート
WO2019172218A1 (ja) * 2018-03-07 2019-09-12 リンテック株式会社 粘着シート
WO2019172220A1 (ja) * 2018-03-07 2019-09-12 リンテック株式会社 粘着シート
JP7134564B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
JP7139040B2 (ja) * 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7134562B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
JP7139041B2 (ja) * 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7139038B2 (ja) * 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7134563B2 (ja) * 2018-05-14 2022-09-12 株式会社ディスコ ウェーハの加工方法
JP7139042B2 (ja) * 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7139039B2 (ja) * 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP2019212787A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7201342B2 (ja) * 2018-06-06 2023-01-10 株式会社ディスコ ウエーハの加工方法
JP2019212814A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212817A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212816A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212785A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212813A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212788A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212815A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212786A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7039135B2 (ja) * 2018-06-06 2022-03-22 株式会社ディスコ ウェーハの加工方法
JP2019212818A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
WO2019235217A1 (ja) * 2018-06-08 2019-12-12 リンテック株式会社 硬化封止体の製造方法
JP2020009895A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009890A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009896A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009897A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009892A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009894A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009893A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP7139048B2 (ja) * 2018-07-06 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP2020009891A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
KR102152459B1 (ko) * 2018-07-24 2020-09-07 한국기계연구원 마이크로 소자의 간격 조절 전사방법
JP7181020B2 (ja) * 2018-07-26 2022-11-30 株式会社ディスコ ウエーハの加工方法
JP2020024969A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024970A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024971A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024967A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020043117A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP2020043144A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP2020043145A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP2020043143A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP7166721B2 (ja) * 2018-10-17 2022-11-08 株式会社ディスコ ウェーハの加工方法
JP7166723B2 (ja) * 2018-10-17 2022-11-08 株式会社ディスコ ウェーハの加工方法
JP7175569B2 (ja) * 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7166722B2 (ja) * 2018-10-17 2022-11-08 株式会社ディスコ ウェーハの加工方法
JP7175568B2 (ja) * 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7175570B2 (ja) * 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
KR102123419B1 (ko) * 2018-10-29 2020-06-17 한국기계연구원 소자 간격 제어가 가능한 시트 및 이를 이용한 소자 간격 제어방법
CN111128982B (zh) * 2018-10-30 2021-08-24 联嘉光电股份有限公司 扇出型晶圆级发光二极管封装方法及其结构
JP7199786B2 (ja) * 2018-11-06 2023-01-06 株式会社ディスコ ウェーハの加工方法
KR20210118080A (ko) * 2019-01-31 2021-09-29 린텍 가부시키가이샤 익스팬드 방법 및 반도체 장치의 제조 방법
WO2020158768A1 (ja) * 2019-01-31 2020-08-06 リンテック株式会社 エキスパンド方法及び半導体装置の製造方法
JP7305261B2 (ja) * 2019-03-05 2023-07-10 株式会社ディスコ ウェーハの加工方法
JP7305259B2 (ja) * 2019-03-05 2023-07-10 株式会社ディスコ ウェーハの加工方法
JP7305260B2 (ja) * 2019-03-05 2023-07-10 株式会社ディスコ ウェーハの加工方法
TWM592597U (zh) * 2019-03-26 2020-03-21 新加坡商Ｐｅｐ創新私人有限公司 面板組件、晶圓封裝體以及晶片封裝體
CN110098131A (zh) * 2019-04-18 2019-08-06 电子科技大学 一种功率mos型器件与集成电路晶圆级重构封装方法
JP7334063B2 (ja) * 2019-05-24 2023-08-28 株式会社ディスコ モールドチップの製造方法
JP2021024950A (ja) * 2019-08-05 2021-02-22 日東電工株式会社 粘着シート
JP2021024949A (ja) * 2019-08-05 2021-02-22 日東電工株式会社 粘着シート
CN114502679A (zh) 2019-10-04 2022-05-13 琳得科株式会社 粘合片及粘合片的制造方法
JP2021119592A (ja) * 2020-01-30 2021-08-12 リンテック株式会社 ワーク加工用シートおよび加工済みワークの製造方法
WO2021200786A1 (ja) * 2020-03-30 2021-10-07 リンテック株式会社 粘着シート
CN112687767B9 (zh) * 2020-12-01 2021-12-03 华灿光电(苏州）有限公司 芯片扩膜方法
CN113571461A (zh) * 2021-07-02 2021-10-29 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法
WO2023047592A1 (ja) * 2021-09-27 2023-03-30 株式会社レゾナック 半導体装置の製造方法
WO2024024852A1 (ja) * 2022-07-29 2024-02-01 株式会社レゾナック 半導体装置の製造方法及びエキスパンドテープ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1530994A (en) * 1974-10-08 1978-11-01 Raychem Ltd Composite structures of heat-recoverable articles
US4536445A (en) * 1981-12-28 1985-08-20 Raychem Corporation Elastomer based adhesive compositions
JPH068403B2 (ja) * 1985-11-21 1994-02-02 三井石油化学工業株式会社 ウエハダイシング用接着シ−ト
JP4540150B2 (ja) * 1998-09-30 2010-09-08 日東電工株式会社 熱剥離型粘着シート
JP2003137350A (ja) 2001-11-02 2003-05-14 Kondo Machinery Co 包装体とそれを使用した包装用容器及び包装体を備えた構造体
JP2005322858A (ja) * 2004-05-11 2005-11-17 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2006095185A (ja) 2004-09-30 2006-04-13 Seed Co Ltd 香気成分持続揮散性シート、それを用いた匂い袋及び虫除け袋
JP2006173190A (ja) 2004-12-13 2006-06-29 Hitachi Chem Co Ltd 半導体装置の製造方法及びｉｃチップ配列用支持材
JP5140910B2 (ja) * 2005-08-30 2013-02-13 住友ベークライト株式会社 フィルム基材および半導体ウエハ加工用粘着テープ
JP4256866B2 (ja) 2005-09-01 2009-04-22 ポリマテック株式会社 キーシート及びキーシートの製造方法
JP5059559B2 (ja) * 2006-12-05 2012-10-24 リンテック株式会社 レーザーダイシングシートおよびチップ体の製造方法
JP5009659B2 (ja) * 2007-03-23 2012-08-22 リンテック株式会社 ダイシングシートおよびチップ体の製造方法
WO2010058646A1 (ja) 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
JP5414462B2 (ja) * 2009-10-30 2014-02-12 シチズン電子株式会社 半導体素子の製造方法
JP5027321B2 (ja) * 2010-09-24 2012-09-19 古河電気工業株式会社 半導体加工用テープ
JP2011119767A (ja) * 2011-03-07 2011-06-16 Sony Chemical & Information Device Corp ウエハのダイシング方法、実装方法、接着剤層付きチップの製造方法、実装体
KR101604822B1 (ko) * 2013-07-24 2016-03-18 주식회사 엘지화학 반도체 웨이퍼 다이싱 필름, 및 다이싱 다이본딩 필름
JP2016062986A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置と半導体装置の製造方法
KR101648313B1 (ko) * 2014-11-01 2016-08-16 삼성에스디아이 주식회사 점착제 조성물, 이로부터 형성된 점착필름 및 이를 포함하는 디스플레이 부재

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820938B (zh) * 2022-09-29 2023-11-01 強茂股份有限公司 晶粒吸取輔助裝置

Also Published As

Publication number Publication date
CN109075048A (zh) 2018-12-21
KR20230066116A (ko) 2023-05-12
TWI750171B (zh) 2021-12-21
JP2022058712A (ja) 2022-04-12
TW201803042A (zh) 2018-01-16
KR20190022444A (ko) 2019-03-06
JPWO2018003312A1 (ja) 2019-04-18
WO2018003312A1 (ja) 2018-01-04
JP7336548B2 (ja) 2023-08-31
KR102528636B1 (ko) 2023-05-03
TWI782802B (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
TWI750171B (zh) 半導體加工用板片及半導體裝置的製造方法
TWI794436B (zh) 黏著薄板
TWI814786B (zh) 黏著薄板
TWI814785B (zh) 擴張方法、半導體裝置的製造方法及黏著薄板
WO2021065072A1 (ja) 粘着シート
JP7256786B2 (ja) 粘着シート
JP7438990B2 (ja) エキスパンド方法及び半導体装置の製造方法
TWI837291B (zh) 擴展方法及半導體裝置之製造方法
TWI838454B (zh) 擴展方法及半導體裝置之製造方法
WO2020158770A1 (ja) エキスパンド方法及び半導体装置の製造方法
WO2020158767A1 (ja) エキスパンド方法及び半導体装置の製造方法
TW202105483A (zh) 擴展方法、半導體裝置之製造方法及層合型黏著薄片
TW202336852A (zh) 工件加工用保護片及工件個別化物的製造方法