JP4970845B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP4970845B2
JP4970845B2 JP2006136093A JP2006136093A JP4970845B2 JP 4970845 B2 JP4970845 B2 JP 4970845B2 JP 2006136093 A JP2006136093 A JP 2006136093A JP 2006136093 A JP2006136093 A JP 2006136093A JP 4970845 B2 JP4970845 B2 JP 4970845B2
Authority
JP
Japan
Prior art keywords
solid
state imaging
imaging device
chip
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006136093A
Other languages
English (en)
Other versions
JP2007311386A (ja
Inventor
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006136093A priority Critical patent/JP4970845B2/ja
Priority to US11/798,222 priority patent/US8508007B2/en
Priority to CNA2008101859233A priority patent/CN101459187A/zh
Priority to CNB2007101041066A priority patent/CN100524788C/zh
Publication of JP2007311386A publication Critical patent/JP2007311386A/ja
Application granted granted Critical
Publication of JP4970845B2 publication Critical patent/JP4970845B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Image Input (AREA)

Description

本発明は、固体撮像装置に関する。
非特許文献1には、半導体チップの実装技術の一つであるフリップチップ実装技術が開示されている。同文献に記載の実装手順によれば、まず、ウエハ表面のバンプランドに、アンダーバンプメタルと呼ばれる半田のランドを設ける。そして、内部接続用の半田バンプをペースト印刷した後、ダイシングによってウエハからチップを切り出す。切り出したチップを、上記半田バンプを介して配線基板に接続する。その接続部にアンダーフィル樹脂を注入する。
なお、本発明に関連する先行技術文献としては、非特許文献1の他に、特許文献1,2が挙げられる。
特開2005−38406号公報 特開2002−33469号公報 「日経エレクトロニクス(2005年1月3日号)」、pp. 113-120
ところで、上述のフリップチップ実装技術は、固体撮像装置にも適用することができる。すなわち、配線基板上に指紋センサ等の固体撮像チップがフリップチップ実装された固体撮像装置が考えられる。
しかしながら、かかる固体撮像装置には次の課題があることを本発明者は発見した。すなわち、上記固体撮像装置においては、アンダーフィル樹脂を通じて固体撮像チップ内に迷光が入り込むおそれがある。迷光が入り込んだ場合、偽信号が発生し、それにより撮像画像が劣化してしまう。
本発明による固体撮像装置は、表面側に受光部を備え、上記配線基板上に、表面が上記配線基板と対向するように実装され、上記表面と反対側の面である裏面から入射した光を光電変換することにより被撮像体を撮像する固体撮像チップと、上記配線基板と上記固体撮像チップとの間の間隙に充填され、性を有するアンダーフィル樹脂と、上記固体撮像チップの側面と上記アンダーフィル樹脂の側面とを覆うように形成され、遮光性を有するサイドフィル樹脂と、を備えることを特徴とする。
この固体撮像装置においては、遮光性のアンダーフィル樹脂が用いられている。これにより、迷光がアンダーフィル樹脂を通じて固体撮像チップ内に入り込むのを防ぐことができる。
本発明によれば、良好な撮像画像を得ることが可能な固体撮像装置が実現される。
以下、図面を参照しつつ、本発明による固体撮像装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
(第1実施形態)
図1は、本発明による固体撮像装置の第1実施形態を示す断面図である。固体撮像装置1は、配線基板10、固体撮像チップ20、およびアンダーフィル樹脂30を備えている。配線基板10は、例えばプリント配線基板である。
配線基板10上には、固体撮像チップ20がフリップチップ実装されている。すなわち、固体撮像チップ20は、半田バンプ22を介して配線基板10に接続されている。また、固体撮像チップ20は、その上面すなわち回路形成面を配線基板10に向けている。この固体撮像チップ20は、例えば指紋センサであり、裏面S1に入射した光を光電変換することにより被撮像体を撮像する。
図2は、固体撮像チップ20の一例を示す断面図である。同図の固体撮像チップ20は、半導体基板210および受光部220を備えている。半導体基板210は、例えばP型シリコン基板である。半導体基板210の裏面(後述する配線層230と反対側の面)が上記裏面S1に相当する。固体撮像チップ20においては、裏面S1に接触した被撮像体を透過した光が半導体基板210の内部で光電変換され、その光電変換により発生した電荷が受光部220に集められる。
半導体基板210中には、複数の受光部220が形成されている。具体的には、受光部220は、半導体基板210の上面側の表層中に設けられている。受光部220は、例えばN型不純物拡散層である。受光部220は、隣接する半導体基板210と共にフォトダイオードを構成している。
半導体基板210中には、MOSFET240も形成されている。すなわち、固体撮像チップ20には、受光部220等により構成されるMOSイメージセンサ部と、MOSFET240等により構成されるロジック回路部とが混載されている。MOSFET240は、ソース・ドレイン領域として機能するN型不純物拡散層242、ゲート絶縁膜243およびゲート電極244を含んでいる。半導体基板210の上面上には、配線層(絶縁層中に配線が設けられている層)230が設けられている。
図1に戻って、配線基板10と固体撮像チップ20との間の間隙には、アンダーフィル樹脂30が充填されている。アンダーフィル樹脂30は、遮光性材料によって構成されており、固体撮像チップ20による撮像に用いられる光を遮光する。アンダーフィル樹脂30は、上記光に対して不透過性を示す粒子を含んでいることが好ましい。このアンダーフィル樹脂30としては、例えば顔料または染料等が混入した、エポキシ樹脂、シリコーン樹脂またはアクリル樹脂をアンダーフィル樹脂30として用いることができる。本実施形態において、アンダーフィル樹脂30は、固体撮像チップ20の上面だけでなく側面をも覆っている。
また、配線基板10の裏面(固体撮像チップ20と反対側の面)には、固体撮像装置1の外部電極端子として機能する半田ボール50が接続されている。
図3を参照しつつ、固体撮像装置1の動作の一例を説明する。ここでは、固体撮像チップ20が指紋センサである場合を例にとって説明する。固体撮像チップ20の裏面S1に被撮像体である指90を接触させた状態で、蛍光灯やLED等の光源からの光を指90に入射させると、その透過光が裏面S1に入射する。このとき、その透過光は、指90の指紋92の形状についての情報を含んだものとなる。裏面S1に入射した上記透過光は、半導体基板210(図2参照)の内部で光電変換される。その光電変換により発生した信号電荷を受光部220が受けることにより、指紋92の像が撮像される。
本実施形態の効果を説明する。固体撮像装置1においては、遮光性のアンダーフィル樹脂30が用いられている。これにより、迷光がアンダーフィル樹脂30を通じて固体撮像チップ20内に入り込むのを防ぐことができる。よって、良好な撮像画像を得ることが可能な固体撮像装置1が実現されている。
さらに、固体撮像チップ20の側面がアンダーフィル樹脂30によって覆われている。これにより、固体撮像チップ20の側面から迷光が入り込むのを防ぐことができる。なお、本実施形態においては固体撮像チップ20の側面全体がアンダーフィル樹脂30で覆われた例を示したが、固体撮像チップ20の側面の一部がアンダーフィル樹脂30で覆われていてもよい。その場合も、固体撮像チップ20の側面が全く覆われていない場合に比べると、迷光の影響を小さく抑えることができる。ただし、アンダーフィル樹脂30が固体撮像チップ20の側面の一部または全部を覆っていることは必須ではない。アンダーフィル樹脂30は、少なくとも、固体撮像チップ20の上面を覆っていればよい。
なお、配線基板10が薄い場合には、配線基板10を通過してくる迷光も問題となる。この点、本実施形態のように固体撮像チップ20の少なくとも上面に遮光性のアンダーフィル樹脂30を設けることによって、配線基板10を通過してくる迷光も遮断することができる。
ところで、特許文献1には、配線基板上に表面入射型の固体撮像チップが実装された指紋撮像装置が開示されている。このように固体撮像チップが表面入射型である場合、固体撮像チップの上面側(配線層側)に被撮像体を接触させなければならないため、固体撮像チップの破損、特性劣化および静電破壊等の発生が懸念される。特に、被撮像体が指である場合、指による過大な静電気が固体撮像チップ中に設けられた素子(受光部やトランジスタ等)に印加されてしまうおそれがある。このため、同文献の指紋撮像装置においては、固体撮像チップの破損等を防ぐために、固体撮像チップ上に保護部材が設けられている。しかしながら、このことは、装置構成の複雑化、および製造工程数の増大を招いてしまう。
これに対して、固体撮像チップ20は、裏面入射型である。このため、固体撮像チップ20の上面側に被撮像体を接触させる必要がない。したがって、本実施形態によれば、装置構成の複雑化や製造工程数の増大を招くことなしに、固体撮像チップ20の破損、特性劣化および静電破壊等の発生を抑えることができる。
(第2実施形態)
図4は、本発明による固体撮像装置の第2実施形態を示す断面図である。固体撮像装置2は、配線基板10、固体撮像チップ20、アンダーフィル樹脂30、およびサイドフィル樹脂40を備えている。配線基板10および固体撮像チップ20の構成は、図1で説明したとおりである。本実施形態においても、固体撮像チップ20が配線基板10にフリップチップ実装されている。
本実施形態においては、固体撮像チップ20の側面を覆うようにサイドフィル樹脂40が設けられている。サイドフィル樹脂40は、アンダーフィル樹脂30と同様に、固体撮像チップ20による撮像に用いられる光を遮光する。すなわち、サイドフィル樹脂40も、遮光性材料によって構成されている。
本実施形態の効果を説明する。固体撮像装置2においては、遮光性のサイドフィル樹脂40が用いられている。これにより、迷光がサイドフィル樹脂40を通じて固体撮像チップ20内に入り込むのを防ぐことができる。したがって、固体撮像装置2においては、迷光が固体撮像チップ20の上面から入り込むのをアンダーフィル樹脂30によって防ぐとともに、固体撮像チップ20の側面から入り込むのをサイドフィル樹脂40によって防ぐことができる。このため、迷光の影響を特に効果的に抑えることができる。なお、固体撮像装置2のその他の効果は、固体撮像装置1と同様である。
本発明による固体撮像装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、図2においては固体撮像チップにNチャネルMOSFET(MOSFET240)が設けられた例を示したが、さらにPチャネルMOSFETが設けられていてもよい。また、P型の半導体基板およびN型の受光部を例示したが、N型の半導体基板およびP型の受光部であってもよい。さらに、本発明は、CCD(Charge Coupled Device)型の固体撮像装置に適用してもよい。
本発明による固体撮像装置の第1実施形態を示す断面図である。 固体撮像チップの一例を示す断面図である。 図1の固体撮像装置の動作の一例を説明するための断面図である。 本発明による固体撮像装置の第2実施形態を示す断面図である。
符号の説明
1 固体撮像装置
2 固体撮像装置
10 配線基板
20 固体撮像チップ
22 半田バンプ
30 アンダーフィル樹脂
40 サイドフィル樹脂
50 半田ボール
90 指
92 指紋
210 半導体基板
220 受光部
230 配線層
240 MOSFET
242 N型不純物拡散層
243 ゲート絶縁膜
244 ゲート電極
S1 裏面

Claims (9)

  1. 配線基板と、
    表面側に受光部を備え、前記配線基板上に、表面が前記配線基板と対向するように実装され、前記表面と反対側の面である裏面から入射した光を光電変換することにより被撮像体を撮像する固体撮像チップと、
    前記配線基板と前記固体撮像チップとの間の間隙に充填され、性を有するアンダーフィル樹脂と、
    前記固体撮像チップの側面と前記アンダーフィル樹脂の側面とを覆うように形成され、遮光性を有するサイドフィル樹脂と、
    を備えることを特徴とする固体撮像装置。
  2. 請求項1に記載の固体撮像装置において、
    前記被撮像体は指であり、前記固体撮像チップは当該指の指紋画像を撮像する固体撮像装置。
  3. 請求項1又は2に記載の固体撮像装置において、
    前記アンダーフィル樹脂は、平面視において、前記固体撮像チップの周縁から延伸した延伸領域を備えており、
    平面視における前記延伸領域の幅が、前記配線基板の表面に対する垂直方向に向かって小さくなる固体撮像装置。
  4. 請求項3に記載の固体撮像装置において、
    前記延伸領域が前記サイドフィル樹脂で覆われている固体撮像装置。
  5. 請求項1乃至4いずれか一項に記載の固体撮像装置において、
    前記配線基板の前記固体撮像チップが実装された面の反対側の面に、さらに外部電極端子を備える固体撮像装置。
  6. 請求項1乃至5いずれか一項に記載の固体撮像装置において、
    前記固体撮像チップは、前記受光部により構成されるMOSイメージセンサ部と、MOSFETにより構成されるロジック回路部とが混載されている固体撮像装置。
  7. 請求項1乃至6いずれか一項に記載の固体撮像装置において、
    前記固体撮像チップは、P型半導体基板を備え、前記受光部は前記P型半導体基板中に形成されたN型不純物拡散層である固体撮像装置。
  8. 請求項1乃至7いずれか一項に記載の固体撮像装置において、
    前記固体撮像チップは、N型半導体基板を備え、前記受光部は前記N型半導体基板中に形成されたP型不純物拡散層である固体撮像装置。
  9. 請求項1乃至8いずれか一項に記載の固体撮像装置において、
    CCD型の固体撮像装置である固体撮像装置。
JP2006136093A 2006-05-16 2006-05-16 固体撮像装置 Expired - Fee Related JP4970845B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006136093A JP4970845B2 (ja) 2006-05-16 2006-05-16 固体撮像装置
US11/798,222 US8508007B2 (en) 2006-05-16 2007-05-11 Solid-state image sensing device
CNA2008101859233A CN101459187A (zh) 2006-05-16 2007-05-16 固态图像传感装置
CNB2007101041066A CN100524788C (zh) 2006-05-16 2007-05-16 固态图像传感装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006136093A JP4970845B2 (ja) 2006-05-16 2006-05-16 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2007311386A JP2007311386A (ja) 2007-11-29
JP4970845B2 true JP4970845B2 (ja) 2012-07-11

Family

ID=38789600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006136093A Expired - Fee Related JP4970845B2 (ja) 2006-05-16 2006-05-16 固体撮像装置

Country Status (3)

Country Link
US (1) US8508007B2 (ja)
JP (1) JP4970845B2 (ja)
CN (2) CN100524788C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205317A (ja) * 2007-02-21 2008-09-04 Nec Electronics Corp 固体撮像装置及びその製造方法及びそれを用いた電子機器
JP5326420B2 (ja) * 2008-08-12 2013-10-30 Jsr株式会社 遮光膜形成用感放射線性組成物、固体撮像素子用遮光膜及び固体撮像素子
WO2012124183A1 (ja) * 2011-03-11 2012-09-20 富士フイルム株式会社 撮像装置およびその動作制御方法
KR101942141B1 (ko) 2015-05-12 2019-01-24 앰코테크놀로지코리아(주) 지문센서 패키지
CN105489588B (zh) * 2015-12-04 2019-05-31 苏州迈瑞微电子有限公司 传感器封装结构及其制备方法
CN107644202B (zh) * 2017-09-08 2021-01-08 维沃移动通信有限公司 一种光学指纹模组及移动终端

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226080A (ja) * 1988-07-14 1990-01-29 Olympus Optical Co Ltd 半導体素子
JP2797941B2 (ja) * 1993-12-27 1998-09-17 日本電気株式会社 光電変換素子とその駆動方法
US6512381B2 (en) * 1999-12-30 2003-01-28 Stmicroelectronics, Inc. Enhanced fingerprint detection
JP3530466B2 (ja) 2000-07-17 2004-05-24 Necエレクトロニクス株式会社 固体撮像装置
JP4562875B2 (ja) 2000-07-17 2010-10-13 浜松ホトニクス株式会社 半導体装置
US6963437B2 (en) * 2000-10-03 2005-11-08 Gentex Corporation Devices incorporating electrochromic elements and optical sensors
JP2003233805A (ja) * 2001-12-04 2003-08-22 Canon Inc 画像入力装置
JP2003198897A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 光モジュール、回路基板及び電子機器
JP3684233B2 (ja) 2002-05-14 2005-08-17 キヤノン株式会社 指紋入力装置及びその製造方法
US6906403B2 (en) * 2002-06-04 2005-06-14 Micron Technology, Inc. Sealed electronic device packages with transparent coverings
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
JP2004296687A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 撮像素子及びその製造方法、撮像モジュール並びに電子機器
JP2004363380A (ja) 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2005038406A (ja) 2003-06-27 2005-02-10 Canon Inc 指紋入力装置及びこれを用いた個人認証システム
JP2005110896A (ja) * 2003-10-07 2005-04-28 Canon Inc 指センサ
JP2005286888A (ja) * 2004-03-30 2005-10-13 Fuji Photo Film Co Ltd 固体撮像装置
JP2005327842A (ja) 2004-05-13 2005-11-24 Citizen Electronics Co Ltd 固体撮像装置及びその製造方法
JP4838501B2 (ja) * 2004-06-15 2011-12-14 富士通セミコンダクター株式会社 撮像装置及びその製造方法
JP4365743B2 (ja) * 2004-07-27 2009-11-18 富士通マイクロエレクトロニクス株式会社 撮像装置
JP4762627B2 (ja) * 2005-07-25 2011-08-31 オリンパス株式会社 撮像装置および撮像装置の製造方法
JP2007142058A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法
JP4980665B2 (ja) * 2006-07-10 2012-07-18 ルネサスエレクトロニクス株式会社 固体撮像装置
KR100794660B1 (ko) * 2006-07-14 2008-01-14 삼성전자주식회사 이미지 센서 패키지 및 그 제조 방법
JP2009099591A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP5489543B2 (ja) * 2009-06-09 2014-05-14 キヤノン株式会社 固体撮像装置

Also Published As

Publication number Publication date
CN101075627A (zh) 2007-11-21
CN100524788C (zh) 2009-08-05
CN101459187A (zh) 2009-06-17
US20070279504A1 (en) 2007-12-06
JP2007311386A (ja) 2007-11-29
US8508007B2 (en) 2013-08-13

Similar Documents

Publication Publication Date Title
US8039914B2 (en) Solid-state imaging device, method of making the same, and imaging apparatus
KR101411800B1 (ko) 고체 촬상 장치 및 촬상 시스템
US10192919B2 (en) Imaging systems with backside isolation trenches
US20180342558A1 (en) Solid state image sensor, method for manufacturing the same, and electronic device
US7214921B2 (en) Photoelectric converting layer lamination type solid-state image pick-up device
WO2015125611A1 (ja) 固体撮像素子および製造方法、並びに電子機器
JP4970845B2 (ja) 固体撮像装置
JP2010161321A (ja) 光学デバイスおよびその製造方法
JP3530466B2 (ja) 固体撮像装置
JP5131309B2 (ja) 固体撮像装置、その製造方法および撮像装置
JP2015082510A (ja) 固体撮像素子および製造方法、並びに電子機器
US20100214464A1 (en) Solid-state imaging apparatus
KR100671102B1 (ko) 고체촬상장치
US9368535B2 (en) Imaging systems with flip chip ball grid arrays
JP5263219B2 (ja) 固体撮像装置、その製造方法および撮像装置
WO2015198876A1 (ja) 撮像素子、電子機器
JP5006581B2 (ja) 固体撮像装置
JP2011233589A (ja) 固体撮像デバイス及び電子機器
JP4980665B2 (ja) 固体撮像装置
CN105185801B (zh) 固态图像拾取装置和图像拾取系统
CN101110440B (zh) 固态成像装置
WO2023188891A1 (ja) 光検出装置及び電子機器
JP2010166094A (ja) 固体撮像装置、その製造方法および撮像装置
JP5711323B2 (ja) 固体撮像装置
TW202125793A (zh) 攝像元件及攝像裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees