CN101355092B - 用于光电装置的封装结构 - Google Patents

用于光电装置的封装结构 Download PDF

Info

Publication number
CN101355092B
CN101355092B CN2007101369691A CN200710136969A CN101355092B CN 101355092 B CN101355092 B CN 101355092B CN 2007101369691 A CN2007101369691 A CN 2007101369691A CN 200710136969 A CN200710136969 A CN 200710136969A CN 101355092 B CN101355092 B CN 101355092B
Authority
CN
China
Prior art keywords
transparency carrier
semiconductor substrate
encapsulating structure
electrooptical device
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101369691A
Other languages
English (en)
Other versions
CN101355092A (zh
Inventor
王凯芝
刘芳昌
周益邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VisEra Technologies Co Ltd
Original Assignee
VisEra Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VisEra Technologies Co Ltd filed Critical VisEra Technologies Co Ltd
Priority to CN2007101369691A priority Critical patent/CN101355092B/zh
Publication of CN101355092A publication Critical patent/CN101355092A/zh
Application granted granted Critical
Publication of CN101355092B publication Critical patent/CN101355092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明揭示一种用于光电装置的封装结构,其包括:下透明基板及上透明基板、装置芯片、多条金属线、及多个锡球。装置芯片位于下透明基板与上透明基板之间,包括:半导体基板及介电层。半导体基板包括装置区及围绕该装置区的焊盘区,其中焊盘区包括多个凹口,其分别沿着半导体基板的边缘排列。介电层位于半导体基板与上透明基板之间,且包括多个焊盘,形成于介电层内且大体对准各个凹口。金属线设置于下透明基板的下表面,而锡球分别设置于金属线的下方。本发明可以避免或改善切割晶圆期间发生焊盘剥离,还可防止装置发生短路。

Description

用于光电装置的封装结构
技术领域
本发明涉及一种半导体封装技术,特别涉及一种适用于光电装置的晶圆级芯片尺寸封装(wafer-level chip scale package,WLCSP)结构。
背景技术
数字图像器件广泛运用于诸如数字相机、数字图像记录器、具有图像拍摄功能的手机、以及监视器。而数字图像感测器通常包括光电装置芯片,例如电荷耦合装置(charge-coupled device,CCD)图像感测芯片及CMOS图像感测芯片。数字图像感测器可将一部分的光学图像转换成电子信号。该电子信号用于在显示器上重新产生该光学图像。
上述图像感测芯片可通过一种称作WLCSP的先进封装技术来完成封装。在传统的封装技术中,先将具有如电子装置、微机电装置、或是光电装置等微装置的晶圆切割成多个芯片之后,再将其封装。而不同于传统的封装方式,WLCSP技术中,微装置的封装在晶圆切割成多个芯片之前进行。WLCSP技术之所以可以制作图像感测芯片是因为图像感测芯片的有源区位于图像感测芯片接合至玻璃基板的一侧,而作为内连接的球栅阵列(ball gridarray,BGA)则设置于芯片的另一侧。
发明内容
本发明的目的在于改变支撑焊盘的方式,降低切割晶圆期间所产生的应力及振动,进而防止焊盘发生剥离。
根据上述目的,本发明提供一种用于光电装置的封装结构,其包括:下透明基板及上透明基板、装置芯片、多条金属线、及多个锡球。装置芯片位于下透明基板与上透明基板之间,包括:半导体基板及介电层。半导体基板包括装置区及围绕该装置区的焊盘区,其中焊盘区包括多个凹口,其分别沿着半导体基板的边缘排列。介电层位于半导体基板与上透明基板之间,且包括多个焊盘,形成于介电层内且大体对准各个凹口。金属线设置于下透明基板的下表面,而锡球分别设置于金属线的下方。
如上所述的用于光电装置的封装结构,还包括围堰,设置于该上透明基板与该介电层之间,以在其间形成空腔。
如上所述的用于光电装置的封装结构,还包括光电装置,设置于该空腔中的介电层上,且对应于该装置区。
如上所述的用于光电装置的封装结构,其中该光电装置包括CCD或CMOS图像感测阵列。
如上所述的用于光电装置的封装结构,还包括保护层,覆盖下方具有所述锡球以外的所述金属线。
如上所述的用于光电装置的封装结构,其中每一焊盘的宽度大于每一凹口的宽度。
如上所述的用于光电装置的封装结构,还包括粘着材料,设置于该下透明基板与该半导体基板之间,且填入所述凹口。
如上所述的用于光电装置的封装结构,其中该下透明基板与该上透明基板由玻璃所构成。
如上所述的用于光电装置的封装结构,其中该半导体基板由硅所构成。
如上所述的用于光电装置的封装结构,其中每一焊盘还包括延伸部,对应于该装置区。本发明可以避免或改善切割晶圆期间发生焊盘剥离,还可防止装置发生短路。
根据上述目的,本发明提供一种用于光电装置的封装结构,包括:下透明基板及上透明基板;多条金属线,设置于该下透明基板的下表面;多个锡球,分别设置于所述金属线的下方;粘着材料,设置于该下透明基板上;装置芯片,位于该下透明基板与该上透明基板之间,包括:半导体基板,设置于该粘着材料上,包括装置区及围绕该装置区的一焊盘区,其中该焊盘区包括多个凹口,其分别沿着该半导体基板的边缘排列,该粘着材料填入所述凹口;以及介电层,位于该半导体基板与该上透明基板之间,且包括形成于该介电层内且大体对准所述凹口的多个焊盘,其中每一焊盘的宽度大于每一凹口的宽度。
如上所述的用于光电装置的封装结构,还包括保护层,覆盖所述金属线的下方具有所述锡球以外的部分。
附图说明
图1描绘了具有多个光电装置的晶圆的平面示意图;
图2A描绘出实施例中切割图1中晶圆100之后用于光电装置的封装结构的局部平面示意图;
图2B描绘出图2A中封装结构中的半导体基板的局部平面示意图;
图3A描绘出沿图2A中3A-3A’线的剖面示意图;
图3B描绘出沿图2A中3B-3B’线的剖面示意图;
图4A描绘出实施例中切割图1中晶圆100之后用于光电装置的封装结构的局部平面示意图;
图4B描绘出图4A中封装结构中的半导体基板的局部平面示意图;
图5A描绘出沿图4A中5A-5A’线的剖面示意图;以及
图5B描绘出沿图4A中5B-5B’线的剖面示意图。
其中,附图标记说明如下:
100~半导体晶圆;        100a~光电装置芯片;
200、400~半导体基板;   200a、400a~装置区;
202~介电层;            204~焊盘;
204a~延伸部;           206~光电装置;
300~下透明基板;        302~粘着材料;
304~围堰;              306a、306b~粘着层;
310~上透明基板;        312~缓冲层;
314~金属线;            316~保护层;
316a~开口;             318~锡球;
400b~焊盘区;           400c~凹口;
L1、L2~切割道。
具体实施方式
以下说明本发明的实施例。此说明的目的在于提供本发明的总体概念而并非用以限制本发明的范围。本发明的保护范围当视后附的权利要求书所界定的范围为准。
本发明有关于一种用于光电装置的封装结构。图1描绘出具有多个光电装置的半导体晶圆100的平面示意图。在本实施例中,利用WLCSP技术对晶圆100进行封装。因此,在完成光电装置制作并沿着多个切割道L1及L2切割晶圆100以形成多个光电装置芯片100a之后,每一光电装置芯片100a已封装完毕。图2A描绘出切割图1中晶圆之后用于光电装置的封装结构的局部平面示意图。再者,图3A和图3B分别描绘出沿图2A中3A-3A’线及3B-3B’线的剖面示意图。
请参照图3A,封装结构包括下透明基板300、上透明基板310、以及位于下透明基板300与上透明基板310之间的光电装置芯片100a(如图2A所示)。下透明基板300与上透明基板310可由玻璃、石英、或其它透明材料所构成。
请参照图2B,光电装置芯片100a(如图2A所示)包括半导体基板200及形成于半导体基板200前表面上的介电层202。此处,″前表面″所指的是作为有源区的表面(active surface)。在本实施例中,半导体基板200可由硅或其它半导体材料所构成。半导体基板200具有装置区200a,其中可具有不同元件,例如晶体管、电阻、及其他公知的半导体元件。半导体基板200亦可具有导电层、绝缘层或隔离结构。导电层通常为金属层,例如铜,常于半导体工业中使用于连接基板上或基板内分离的装置。为了简化附图,此处仅描绘出平整的半导体基板。
请参照图3A,半导体基板200上的介电层202可由氧化硅或其它低介电常数(low k)材料所构成,例如氟硅玻璃(fluorinated silicate glass,FSG)、掺杂碳的氧化物(carbon doped oxide)、含甲基的硅酸盐(methyl silsesquioxane,MSQ)、含氢的硅酸盐(hydrogen silsesquioxane,HSQ)、或含氟的四乙基硅烷(fluorine tetra-ethyl-orthosilicate,FTEOS)。另外,在其它实施例中,介电层202可由多重的介电层所构成。多个焊盘204嵌入于介电层202中。在本实施例中,每一焊盘204可由金属所构成,例如铜或铝。再者,每一焊盘204可具有延伸部204a,其电连接至半导体基板200内部或上方的装置(未示出)。通常焊盘204与形成于半导体基板侧壁的部分的金属线314作侧向接触。然而,一旦半导体基板200与金属线314直接接触的话,将会造成短路。为了避免因半导体基板200与金属线314直接接触所引发的短路情形,半导体基板200必须自介电层202的边缘往内缩,如图2B所示。
请参照图3A,半导体基板200经由粘着材料302而与下透明基板300接合。再者,粘着材料302进一步填入由介电层202、内缩的半导体基板200及下透明基板300所形成的空间。而填入上述空间的粘着材料302作为半导体基板200与形成于半导体基板200侧壁的一部分的金属线314之间的绝缘层,以避免装置发生短路。
围堰(dam)304设置于介电层202与上透明基板310之间,以在其间形成空腔,而得以在空腔内对应于装置区200a的介电层202上设置光电装置206,例如电荷耦合装置(CCD)或CMOS图像感测阵列。围堰304经由粘着层306a及306b而分别与介电层202及上透明基板310接合。
请参照图3A,多个缓冲层312设置于下透明基板300的底部表面且在其上对应覆盖多条金属线314。保护层316,例如氮化硅层,覆盖金属线314以及下透明基板300的底部表面。保护层316具有多个开口316a对应于缓冲层312而露出所对应的金属线314。锡球318对应设置于保护层316的开口316a内。
请参照图2A,在本实施例中,焊盘204自半导体基板200边缘突出,使焊盘204大体上由粘着材料302作为支撑,而非半导体基板200。通常粘着材料302由低机械强度的绝缘胶所构成。因此,当切割晶圆时,会产生应力及振动,造成焊盘204的剥离而降低装置的可靠度。
为了避免上述问题的产生,在此提供光电装置的封装结构的另一实施例。图4A描绘了出实施例中切割图1中晶圆100之后用于光电装置的封装结构的局部平面示意图。再者,图5A及图5B分别描绘出沿图4A中5A-5A’线及5B-5B’线的剖面示意图。其中,图4A、图5A及图5B中的与图2A、图3A及图3B中相同的部件标示相同的标号并省略其说明。在本实施例中,半导体基板400包括装置区400a及围绕装置区400a的焊盘区400b。特别的是焊盘区400a具有多个凹口400c,其分别沿着半导体基板400的边缘排列。请参照图5A,多个焊盘204形成于介电层202中且大体对准于各个凹口400c。在半导体基板400与下透明基板300接合之后,粘着材料302填入于凹口400c中,以作为半导体基板400与形成于半导体基板400侧壁的一部分的金属线314之间的绝缘层,防止装置发生短路。因此,形成于半导体基板400侧壁的金属线314的宽度必须小于凹口400c的宽度。然而,在本实施例中,每一焊盘204的宽度大体大于凹口400c,使焊盘204不仅可利用粘着材料302作为支撑,还可利用半导体基板400作为支撑。由于每一凹口400c两侧的半导体基板400可提供优于低机械强度的粘着材料302的支撑力,故可避免或改善切割晶圆100期间发生焊盘204剥离的情形。
根据本实施例的封装结构,由于焊盘204可同时以粘着材料302及凹口400c两侧的半导体基板400作为支撑,故可避免或改善焊盘204发生剥离的情形,进而提高装置的可靠度。再者,填入于凹口400c中的粘着材料302可作为金属线314与半导体基板400之间的绝缘层,因此也可防止装置发生短路的情形。
虽然本发明已以优选实施例公开如上,然其并非用以限制本发明,本领域技术人员在不脱离本发明的精神和范围内,当可作变更与修饰,因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (8)

1.一种用于光电装置的封装结构,包括:
下透明基板及上透明基板;
多条金属线,设置于该下透明基板的下表面;
多个锡球,分别设置于所述金属线的下方;
粘着材料,设置于该下透明基板上;
装置芯片,位于该下透明基板与该上透明基板之间,包括:
半导体基板,设置于该粘着材料上,包括装置区及围绕该装置区的一焊盘区,其中该焊盘区包括多个凹口,其分别沿着该半导体基板的边缘排列,该粘着材料填入所述凹口;以及
介电层,位于该半导体基板与该上透明基板之间,且包括形成于该介电层内且大体对准所述凹口的多个焊盘,其中每一焊盘的宽度大于每一凹口的宽度。
2.如权利要求1所述的用于光电装置的封装结构,还包括围堰,设置于该上透明基板与该介电层之间,以在其间形成空腔。
3.如权利要求2所述的用于光电装置的封装结构,还包括光电装置,设置于该空腔中的介电层上,且对应于该装置区。
4.如权利要求3所述的用于光电装置的封装结构,其中该光电装置包括CCD或CMOS图像感测阵列。
5.如权利要求1所述的用于光电装置的封装结构,还包括保护层,覆盖所述金属线的下方具有所述锡球以外的部分。
6.如权利要求1所述的用于光电装置的封装结构,其中该下透明基板与该上透明基板由玻璃所构成。
7.如权利要求1所述的用于光电装置的封装结构,其中该半导体基板由硅所构成。
8.如权利要求1所述的用于光电装置的封装结构,其中每一焊盘还包括延伸部,对应于该装置区。
CN2007101369691A 2007-07-26 2007-07-26 用于光电装置的封装结构 Active CN101355092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101369691A CN101355092B (zh) 2007-07-26 2007-07-26 用于光电装置的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101369691A CN101355092B (zh) 2007-07-26 2007-07-26 用于光电装置的封装结构

Publications (2)

Publication Number Publication Date
CN101355092A CN101355092A (zh) 2009-01-28
CN101355092B true CN101355092B (zh) 2011-12-07

Family

ID=40307790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101369691A Active CN101355092B (zh) 2007-07-26 2007-07-26 用于光电装置的封装结构

Country Status (1)

Country Link
CN (1) CN101355092B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111082306B (zh) * 2019-11-13 2021-10-22 海南师范大学 一种半导体激光阵列及其封装方法
CN111724741A (zh) * 2020-06-09 2020-09-29 武汉华星光电半导体显示技术有限公司 覆晶薄膜及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949527A (zh) * 2005-10-10 2007-04-18 三星电机株式会社 图像传感器的晶片级芯片规模封装件及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949527A (zh) * 2005-10-10 2007-04-18 三星电机株式会社 图像传感器的晶片级芯片规模封装件及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2005-33061A 2005.02.03
JP特开2006-237472A 2006.09.07

Also Published As

Publication number Publication date
CN101355092A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
US7824964B2 (en) Method for fabricating package structures for optoelectronic devices
CN101312200B (zh) 影像感测装置及其制造方法
KR102605617B1 (ko) 적층 반도체 패키지
US7679187B2 (en) Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
US11296252B2 (en) Method and apparatus for CMOS sensor packaging
CN102856336B (zh) 晶片封装体及其形成方法
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
CN101060088B (zh) 半导体封装结构及其制造方法
US20150340399A1 (en) Package of finger print sensor and fabricating method thereof
US20110227226A1 (en) Multi-chip stack structure having through silicon via
US20120235305A1 (en) Semiconductor device and method of manufacturing the same
CN104904006A (zh) 半导体器件以及其制造方法
US20090224344A1 (en) Packaging method of image sensing device
US20210143109A1 (en) Semiconductor device and method for fabricating the same
CN101355092B (zh) 用于光电装置的封装结构
US6710448B2 (en) Bonding pad structure
US7719118B2 (en) Semiconductor chip scale package incorporating through-vias electrically connected to a substrate and other vias that are isolated from the substrate, and method of forming the package
US7411228B2 (en) Integrated circuit chip and manufacturing process thereof
TWI231580B (en) Semiconductor integrate device and the manufacturing method thereof
US20090026562A1 (en) Package structure for optoelectronic device
TWI358823B (en) Package structure for optoelectronic device
US20230187463A1 (en) Image sensor substrate and image sensor including the same
US20220052097A1 (en) Semiconductor package and method of fabricating the same
KR20090072010A (ko) 크랙 방지를 위한 반도체 칩 패키지 및 그 제조 방법
KR101025087B1 (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant