JP2007036061A

JP2007036061A - 半導体装置及びその製造方法

Info

Publication number: JP2007036061A
Application number: JP2005219589A
Authority: JP
Inventors: Akira Suzuki; 彰鈴木; Eiichi Mitsusaka; 栄一三坂
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2005-07-28
Filing date: 2005-07-28
Publication date: 2007-02-08

Abstract

【課題】高い歩留りを確保するとともに、信頼性の高い半導体装置を提供する。
【解決手段】半導体基板１の表面に凹部６が形成され、この凹部６に対応する凸部８がガラス等から成る絶縁性基板７上に形成されている。凹部６と凸部８とを嵌合し、接着層１４を介して半導体基板１と絶縁性基板７とが接合されている。半導体基板１の表面に形成されたパッド電極３と、その裏面に形成された導電端子２０とを、半導体基板１と絶縁性基板７との接合面に沿って形成された配線層（第１の配線層９＋第２の配線層１６）を介して電気的に接続する。
【選択図】図５

Description

本発明は加工性に優れ、信頼性の高い半導体装置及びその製造方法に関するものである。

近年、三次元実装技術として、また新たなＣＳＰ（Chip Size Package）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。

従来より、ＣＳＰの一種として、ＢＧＡ（Ball Grid Array）型の半導体装置が知られている。このＢＧＡ型の半導体装置は、ハンダ等の金属部材から成るボール状の導電端子をパッケージの一主面上に格子上に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。

そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに実装することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。

このようなＢＧＡ型の電子装置は、側部に突出したリードピンを有するＳＯＰ（Small Outline Package）やＱＦＰ（Quad Flat Package）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有するため、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップ等として幅広く用いられている。

図７は、従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図７（Ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図７（Ｂ）はこのＢＧＡ型の裏面側の斜視図である。

このＢＧＡ型の半導体装置１０１は、第１及び第２のガラス基板１０２,１０３の間に半導体チップ１０４がエポキシ樹脂層１０５ａ,１０５ｂを介して封止されている。第２のガラス基板１０３の一主面上、すなわちＢＧＡ型の半導体装置１０１の裏面上には、導電端子１０６が格子上に複数配置されている。この導電端子１０６は、第２の配線１１０を介して半導体チップ１０４へと接続される。複数の第２の配線１０９には、それぞれ半導体チップ１０４の内部から引き出されたアルミニウム配線が接続されており、各導電端子１０６と半導体チップ１０４との電気的接続が成されている。

このＢＧＡ型の半導体装置１０１の断面構造について図８を参照してさらに詳しく説明する。図８はダイシングラインＤＬに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１０１の断面図を示している。

半導体チップ１０４の表面に形成された絶縁層１０８上に第１の配線１０７が設けられている。この半導体チップ１０４の表面は、エポキシ樹脂などの樹脂層１０５ａによって第１のガラス基板１０２と接着されている。また、この半導体チップ１０４の裏面は、エポキシ樹脂などの樹脂層１０５ｂによって第２のガラス基板１０３と接着されている。

また、第１の配線１０７の一端は第２の配線１０９と接続されている。この第２の配線１０９は、第１の配線１０７の一端から第２のガラス基板１０３の表面に延在している。そして、第２のガラス基板１０３上に延在した第２の配線１０９上には、ボール状の導電端子１０６が形成されている。また、第２の配線１０９の表面にはソルダーレジスト等から成る保護膜１１０が形成されている。

上述した技術は、以下の特許文献１に記載されている。
特許公表２００２−５１２４３６号公報特開２００３−３０９２２１号公報

しかしながら、上述した従来のＢＧＡ型の半導体装置では、特にそのチップ端１１２における加工の困難性から、半導体装置の信頼性が劣化するという問題があった。具体的には例えば、チップ端１１２において保護膜１１０が十分被覆されていない場合には、水・薬液等の腐食物質が配線（第１の配線１０７,第２の配線１０９）に浸入する問題がある。

また、ダイシング工程におけるダイシングラインの僅かなぶれや、その際に生じる衝撃によって、同時に保護膜１１０が剥離し、配線（第２の配線１０９）が露出したり、内部に形成された配線（第１の配線１０７），パッド電極などの素子が損傷してしまう問題がある。なお、この問題を防止するためにダイシングラインとチップ端との距離を広くとった場合には、ウェハー１枚辺りに対するチップ数が減少し、コスト高になってしまう問題もある。

また、温度変化によって半導体チップ１０４と支持基板（例えば、第１のガラス基板１０２）との接点で温度サイクル（膨張係数の相違）によって歪みが生じ、当該部分から機械的損傷が生じたり、腐食物質の浸入に至るという問題がある。

このように、従来の構成では、半導体装置に生じる様々な応力、衝撃、温度変化により、破損や変形等の損傷が生じ、信頼性が劣化する問題があった。なお、このような問題はいわゆる貫通型の半導体装置（特許文献２参照）についても同様に生じる。

そこで、本発明は、チップサイズパッケージ型の半導体装置及びその製造方法において、信頼性の飛躍的向上を図る。

本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明に係る半導体装置は、半導体基板と、前記半導体基板の表面に形成されたパッド電極と、前記半導体基板の表面及び側面に接着層を介して接合された絶縁性基板と、前記半導体基板の裏面から、前記半導体基板と前記絶縁性基板との接合面に沿って前記パッド電極に至るまで形成された、前記パッド電極と電気的に接続する配線層と、前記半導体基板の裏面に形成された、前記配線層と電気的に接続する導電端子と、を備えることを特徴とするものである。

また、本発明に係る絶縁性基板は凸部を有し、前記配線層は前記凸部の側壁に沿って形成されていることを特徴とする。

本発明に係る半導体装置の製造方法は、主に以下の特徴を有する。すなわち、本発明に係る半導体装置の製造方法は、表面にパッド電極が形成された半導体基板を準備し、前記半導体基板の表面から裏面の方向に所定の凹部を形成する工程と、絶縁性基板に前記凹部に対応する凸部を形成する工程と、前記絶縁性基板の表面に第１の配線層を形成する工程と、前記第１の配線層上に第１の導電端子を形成する工程と、その後、前記凹部と前記凸部とを接着層を介して嵌合させて、前記半導体基板と前記絶縁性基板とを接合する工程とを備えることを特徴とする。以後の工程では、絶縁性基板が半導体基板の支持体としての役割を有するため、工程作業時の強度対策・汚染対策が図られる。

また、本発明に係る半導体装置の製造方法は、前記半導体基板と前記絶縁性基板とを接合する工程の後に、前記半導体基板の裏面を研磨する工程と、前記半導体基板の裏面に前記第１の配線層と電気的に接続される第２の導電端子を形成する工程と、を備えることを特徴とする。

さらにまた、本発明に係る半導体装置の製造方法は、前記第２の導電端子を形成する工程の前に、前記半導体基板の裏面及び前記凸部上に保護膜を形成する工程を備えることを特徴とする。また、前記第２の導電端子を形成する工程の後に、前記凸部に設けたダイシングラインに沿ってダイシング工程を行うことを特徴とする。

本発明に係る半導体装置及びその製造方法では、製造工程の途中の段階から半導体基板の表面及び側面を強度の高い絶縁性基板（ガラスなど）で被覆（保護）している。これによれば、熱処理，エッチング，ダイシング等の製造工程や、使用状態における外部環境の変化（腐食物質の浸入・応力・衝撃など）に対しての耐久性・安定性が向上する。

また、チップ端を平坦化した場合には、当該部位で膜質の良い保護膜、配線層、絶縁膜を形成することができる。従って、従来例のようなチップ端における各層の剥離や損傷が低減される。

さらにまた、本発明では、半導体基板と絶縁性基板との接合面に沿って配線層を形成させているため、半導体基板に貫通電極を形成する複雑なプロセスをとることなく半導体装置を製造することができる。

また、絶縁性基板の凸部においてダイシングをした場合には、主として絶縁性基板（ガラスなど）をダイシングするだけでよく、従来のダイシング工程のように各層（半導体層、絶縁層など）から成る積層をダイシングするものではないのでその制御が容易となる。さらに、ダイシングラインが多少ぶれたとしても絶縁性基板が保護するため、歩留りに影響が少ない。

結果として、高い歩留まりを確保するとともに信頼性の高いチップサイズパッケージ型の半導体装置を得ることができる。

次に、本発明の実施形態について図面を参照しながら詳細に説明する。図１乃至図５はそれぞれ、製造工程順に示した断面図である。なお、図２乃至図５は図１のＹ部分の拡大図である。また、図６は本発明に係る半導体装置を裏面方向から見た平面図であり、図２乃至図５は図６のＸ−Ｘ線に沿った断面図である。なお、半導体基板上にはＭＯＳトランジスタ、複数の配線、配線間を接続するプラグなどの素子や、シリコン酸化膜より成る素子分離が適宜形成されているがその図示は省略している。

まず、図１に示すように、シリコン（Ｓｉ）等から成る半導体基板１の表面に第１の絶縁膜２（例えば、熱酸化法やＣＶＤ法等によるシリコン酸化膜）を例えば、２μｍの膜厚に形成する。次に、スパッタリング法やメッキ法、その他の成膜方法によりパッド電極３となるアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成し、その後不図示のマスクを用いて当該金属層をエッチングし、絶縁膜２上にパッド電極３を例えば、１μｍの膜厚に形成する。パッド電極３は半導体基板１上の不図示の電子デバイスと接続された外部接続用電極である。

そして、パッド電極３の表面に第１の開口部４を有するパッシベーション膜５（例えば、プラズマＣＶＤ法によるシリコン窒化膜（ＳｉＮ膜））を、例えば２μｍの膜厚に形成する。

その後、半導体基板１の表面から裏面の方向に所定の凹部６を形成する。凹部６は後述する絶縁性基板７と貼り合わせる際に必要な接合部位である。この凹部６は、エッチングやレーザービーム照射等の方法により形成する。ここで、凹部６の高さは例えば２００μｍ程度、幅は５０μｍ程度であるが、これには限定されない。以上の工程により、所定の凹部６が形成された半導体基板１が形成される。

一方で、図１に示すように、ガラス、プラスチック、セラミック、石英等から成る絶縁性基板７を準備し、半導体基板１に形成された凹部６に対応する凸部８を形成する。凸部８は、上述したようにパターニングされた半導体基板１と貼り合わせる際に必要な接合部位である。また、後述する第１の配線層９は当該凸部８の側壁に沿って形成される。この凸部８は、凹部６と同様に、エッチングやレーザービーム照射などの方法により形成する。以上の工程により、所定の凸部８が形成された絶縁性基板７が形成される。

なお、図面上において凸部８はテーパー形状に加工されている。テーパー形状とは、その表面から裏面にかけて幅が狭く（あるいは広く）なっている形状である。これにより、後述するように第１の配線層９をスパッタリング法で形成することができる利点がある。なお、設計に応じて凸部８をストレート形状に加工してもよい。凹部６についても同様である。

次に、スパッタリング法やメッキ法、その他の成膜方法により第１の配線層９となるアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成する。その後、図２に示すように不図示のマスクを用いて当該金属層をエッチングし、絶縁性基板７上に第１の配線層９を例えば、１μｍの膜厚に形成する。

次に、第１の配線層９上にソルダーレジストのようなレジスト材料から成る第１の保護膜１０を形成し、露光・現像を施すことにより、第２及び第３の開口部１１，１２を形成する。ここで、第２の開口部１１はパッド電極３に対応する第１の導電端子１３形成領域に設けられ、第３の開口部１２は、後述する第２の配線層１６との接続部位に設けられる。

次に、第２の開口部１１で露出する第１の配線層９の所定の領域上に、ハンダをスクリーン印刷し、このハンダを熱処理でリフローさせることで、ボール状の第１の導電端子１３を形成する。なお、当然に第１の導電端子１３は金（Ａｕ）などでもよく、特にその材料は限定されない。

次に、凸部８の側壁を含めた絶縁性基板７の表面（あるいは凹部６の内壁を含めた半導体基板１の表面）に、例えばエポキシ樹脂から成る接着剤をスプレー塗布法を用いて塗布する。そして、図３（Ｂ）に示すように、この接着剤（接着層１４）を介して半導体基板１の表面と絶縁性基板７とが接合される。このとき、凹部６と対応する凸部８とが嵌合しており、また、パッド電極３の表面と第１の導電端子１３の表面とが電気的に接続される。

なお、半導体基板１と絶縁性基板７とを接合する方法として、陽極接合法（Anodic bonding）を用いてもよい。この場合、半導体基板１と絶縁性基板７との間に大きな静電引力（接着層１４）が発生し、界面で化学結合することで両者が接着される。当該方法によれば、接合が固相で行われるので高精度の接合が可能であること、必要部分にのみ加熱を行うので、歪みが少なく接合できること等のメリットがある。尚、接着剤と陽極接合法とを併用するものでも良い。

次に、この絶縁性基板７が接着された状態で、図３（Ｃ）に示すように半導体基板１のみの裏面エッチング、いわゆるバックグラインド（ＢＧ）を行う。このバックグラインドは、例えば研磨法、エッチング法もしくは研磨とエッチング法との併用等で行い、少なくとも半導体基板１の凹部６（凸部８上の半導体基板１）が消失されるまで行うことが、以後の工程を容易にし、信頼性の高い半導体装置を製造する上で好ましい。本実施形態においては、絶縁性基板７の凸部８上に半導体基板１を残す必要性が乏しく、ダイシングも容易となるからである。従って、本実施形態では、このバックグラインドによって、凹部６が消失し、凸部８の高さが半導体基板１の裏面の高さと同程度になる。なお、凸部８上の接着層１４が除去され、第２の開口部１２は露出される。尚、接着層１４の除去工程は、上記バックグラインド（ＢＧ）と同一工程であっても、同一工程でなくても良い。

以後の工程では、絶縁性基板７が半導体基板１の強力な支持体としての役割を有するため、工程作業時の強度対策・汚染対策が図られている。

次に、図４（Ａ）に示すように、半導体基板１の裏面上及び第１の保護膜１０上に第２の絶縁膜１５（例えば、ＣＶＤ法によるシリコン酸化膜）を、例えば１μｍの膜厚に形成する。

次に、第３の開口部１２から露出された第１の配線層９上及び半導体基板１の裏面に、スパッタリング法やメッキ法、その他の成膜方法により第２の配線層１６となるアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成する。その後、図４（Ｂ）に示すように不図示のマスクを用いて当該金属層をパターニングし、第２の絶縁膜１５上に第２の配線層１６を例えば、１μｍの膜厚に形成する。第２の配線層１６は第２の開口部１２の底部において第１の配線層９と電気的に接続される。

次に、図４（Ｃ）に示すように、第１の配線層１６上にソルダーレジストのようなレジスト材料から成る第２の保護膜１７を形成し、露光・現像を施すことにより、第４の開口部１８を形成する。ここで、第４の開口部１８は第２の導電端子２０の形成領域である。

次に、図５に示すように、第４の開口部１８で露出する第２の配線層１６の所定の領域上に、ハンダをスクリーン印刷し、このハンダを熱処理でリフローさせることで、ボール状の第２の導電端子２０を形成する。これにより、半導体基板１の裏面に形成された第２の導電端子２０が、半導体基板１と絶縁性基板７との接合面に沿って形成された連続した配線層（第１の配線層９＋第２の配線層１６）を介してパッド電極３と電気的に接続され、ＢＧＡ型の半導体装置５０がそれぞれ完成する。尚、本実施形態では、ボール状の導電端子を有するＢＧＡ型の半導体装置への適用例について説明したが、本発明はＬＧＡ（Land Grid Array）型の半導体装置に適用するものであっても構わない。

以上の工程はウェハー工程により行われるため、１枚のウェハーには多数の半導体装置５０が同時に形成されることになる。そこで、多数の半導体装置５０の境界であるダイシングラインＤＬに沿ってダイシングを行うことにより、個々の半導体装置５０に切断分離する。ここで、ダイシングラインＤＬは半導体装置５０の境界、すなわち、絶縁性基板７の凸部８に設定する。このとき絶縁性基板７は半導体装置５０への衝撃を緩和し、保護している。また、半導体装置５０の裏面はそのチップ端１９においても保護膜１７で被覆されている。従って、従来問題となっていたダイシング工程に起因する機械的損傷（半導体装置５０の各層の剥離やクラック等）は軽減される。

また、ダイシングラインＤＬを凸部８の中点付近とすることが、ダイシング工程に起因する機械的損傷から半導体装置５０を保護するとともに、歩留りを向上させる上で好ましい。

図６は本実施形態に係るダイシング後の半導体装置５０を裏面方向から見た平面図であり、図５は図６のＸ−Ｘ線に沿った断面図である。なお、図６においては便宜上保護膜１７の図示を省略している。

このように本実施形態に係る半導体装置５０では、その表面及び側面が絶縁性基板７で被覆され、裏面が第２の保護膜１７で被覆されている。そのため、製造工程時及び使用状態における外部環境の変化（腐食物質の浸入・応力・衝撃など）に対しての耐久性、信頼性が従来の半導体装置に比して飛躍的に向上している。

本発明の半導体装置及びその製造方法を説明する断面図である。本発明の半導体装置及びその製造方法を説明する断面図である。本発明の半導体装置及びその製造方法を説明する断面図である。本発明の半導体装置及びその製造方法を説明する断面図である。本発明の半導体装置及びその製造方法を説明する断面図である。本発明の半導体装置及びその製造方法を説明する平面図である。従来の半導体装置を説明する斜視図である。従来の半導体装置を説明する断面図である。

符号の説明

１半導体基板２第１の絶縁膜３パッド電極４第１の開口部
５パッシベーション膜６（半導体基板の）凹部７絶縁性基板
８（絶縁性基板の）凸部９第１の配線層１０第１の保護膜
１１第２の開口部１２第３の開口部１３第１の導電端子
１４接着層１５第２の絶縁膜１６第２の配線層
１７第２の保護膜１８第４の開口部１９チップ端
２０第２の導電端子
５０半導体装置
１０１半導体装置１０２第１のガラス基板１０３第２のガラス基板
１０４半導体チップ１０５ａ,１０５ｂ樹脂層１０６導電端子
１０７第１の配線１０８絶縁層１０９第２の配線
１１０保護膜
ＤＬダイシングライン

Claims

半導体基板と、
前記半導体基板の表面に形成されたパッド電極と、
前記半導体基板の表面及び側面に接着層を介して接合された絶縁性基板と、
前記半導体基板の裏面から、前記半導体基板と前記絶縁性基板との接合面に沿って前記パッド電極に至るまで形成された、前記パッド電極と電気的に接続する配線層と、
前記半導体基板の裏面に形成された、前記配線層と電気的に接続する導電端子と、を備えることを特徴とする半導体装置。
前記絶縁性基板は凸部を有し、前記配線層は前記凸部の側壁に沿って形成されていることを特徴とする請求項１に記載の半導体装置。
前記接着層は接着剤であることを特徴とする請求項１または請求項２に記載の半導体装置。
前記絶縁性基板は、ガラス、プラスチック、セラミックまたは石英のいずれかであることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
表面にパッド電極が形成された半導体基板を準備し、
前記半導体基板の表面から裏面の方向に所定の凹部を形成する工程と、
絶縁性基板に前記凹部に対応する凸部を形成する工程と、
前記絶縁性基板の表面に第１の配線層を形成する工程と、
前記第１の配線層上に第１の導電端子を形成する工程と、
その後、前記凹部と前記凸部とを接着層を介して嵌合させて、前記半導体基板と前記絶縁性基板とを接合する工程とを備えることを特徴とする半導体装置の製造方法。
前記第１の配線層は前記半導体基板と前記絶縁性基板との接合面に沿って形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
前記半導体基板と前記絶縁性基板とを接合する工程は、前記パッド電極と前記第１の導電端子とが接合するように前記半導体基板と前記絶縁性基板とを接合することを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。
前記半導体基板と前記絶縁性基板とを接合する工程は、陽極接合法を利用することを特徴とする請求項５乃至請求項７のいずれかに記載の半導体装置の製造方法。
前記半導体基板と前記絶縁性基板とを接合する工程の後に、
前記半導体基板の裏面を研磨する工程と、
前記半導体基板の裏面に前記第１の配線層と電気的に接続される第２の導電端子を形成する工程と、を備えることを特徴とする請求項５乃至請求項８のいずれかに記載の半導体装置の製造方法。
前記半導体基板の裏面を研磨する工程は、前記半導体基板の凹部を消失させる工程であることを特徴とする請求項９に記載の半導体装置の製造方法。
前記第２の導電端子を形成する工程は、前記半導体基板の裏面に前記第１の配線層と電気的に接続される第２の配線層を形成する工程と、
前記第２の配線層に電気的に接続される第２の導電端子を形成する工程とから成ることを特徴とする請求項９または請求項１０に記載の半導体装置の製造方法。
前記第２の導電端子を形成する工程の前に、
前記半導体基板の裏面及び前記凸部上に保護膜を形成する工程を備えることを特徴とする請求項９乃至請求項１１のいずれかに記載の半導体装置の製造方法。
前記第２の導電端子を形成する工程の後に、
前記凸部に設けたダイシングラインに沿ってダイシング工程を行うことを特徴とする請求項１２に記載の半導体装置の製造方法。