JPH11251475A - バンプグリッドアレイ半導体パッケ―ジ及びその製造方法 - Google Patents
バンプグリッドアレイ半導体パッケ―ジ及びその製造方法Info
- Publication number
- JPH11251475A JPH11251475A JP10370327A JP37032798A JPH11251475A JP H11251475 A JPH11251475 A JP H11251475A JP 10370327 A JP10370327 A JP 10370327A JP 37032798 A JP37032798 A JP 37032798A JP H11251475 A JPH11251475 A JP H11251475A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bump
- frame
- substrate
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 バンプグリッドアレーパッケージ及びその
製造方法を提供する。 【解決手段】 金属フレームに多数のバンプと、バン
プを支持するブリッジを形成し、バンプに液状ハンダを
塗布し、パターンが形成された半導体基板に対してバン
プがパターンの位置にくるようにフレームを整合配置
し、バンプをパターンにハンダ付けした後バンプとブリ
ッジの連結部を破断してバンプをフレームから分離す
る。これにより、フレームを用いて一度に多数のバンプ
をパターンに付着することができる。また、基板に対し
てフレームを容易に整合できるだけでなくバンプがフレ
ームに支持された状態でハンダ付けにより付着されるの
で、バンプの整合不良や、離脱の恐れがなくなり、製造
工程が単純化し、半導体パッケージの信頼性が高めるこ
とができる。
製造方法を提供する。 【解決手段】 金属フレームに多数のバンプと、バン
プを支持するブリッジを形成し、バンプに液状ハンダを
塗布し、パターンが形成された半導体基板に対してバン
プがパターンの位置にくるようにフレームを整合配置
し、バンプをパターンにハンダ付けした後バンプとブリ
ッジの連結部を破断してバンプをフレームから分離す
る。これにより、フレームを用いて一度に多数のバンプ
をパターンに付着することができる。また、基板に対し
てフレームを容易に整合できるだけでなくバンプがフレ
ームに支持された状態でハンダ付けにより付着されるの
で、バンプの整合不良や、離脱の恐れがなくなり、製造
工程が単純化し、半導体パッケージの信頼性が高めるこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージに
係り、特にボールグリッドアレイパッケージを改善した
バンプグリッドアレイパッケージ（ＢＧＡＰ；Ｂｕｍｐ
Ｇｒｉｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）及びその製
造方法に関する。
係り、特にボールグリッドアレイパッケージを改善した
バンプグリッドアレイパッケージ（ＢＧＡＰ；Ｂｕｍｐ
Ｇｒｉｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）及びその製
造方法に関する。
【０００２】
【従来の技術】通常の半導体パッケージは、パッドまた
は基板の上面に半導体チップを装着し、前記基板の下面
に外部回路基板と電気的に接続する接続手段を備えた形
態で、樹脂などを使用して半導体チップをモールディン
グすることにより製造される。
は基板の上面に半導体チップを装着し、前記基板の下面
に外部回路基板と電気的に接続する接続手段を備えた形
態で、樹脂などを使用して半導体チップをモールディン
グすることにより製造される。
【０００３】図１は半導体パッケージの一種のボールグ
リッドアレイパッケージ１０を示す図である。図面を参
照すれば、前記パッケージ１０の基板１３の上面に、接
着剤１２により半導体チップ１１が付着されている。前
記基板１３の上面及び下面にはパターン１４、１４ａが
各々形成されており、これらパターン１４、１４ａは基
板１３を貫通するように形成された貫通孔（１６）を通
して電気的に接続されている。また、前記上面パターン
１４はボンディングワイヤー１５により半導体チップ１
１とワイヤーボンディングされ、前記下面パターン１４
ａにはハンダボール１７が備えられている。
リッドアレイパッケージ１０を示す図である。図面を参
照すれば、前記パッケージ１０の基板１３の上面に、接
着剤１２により半導体チップ１１が付着されている。前
記基板１３の上面及び下面にはパターン１４、１４ａが
各々形成されており、これらパターン１４、１４ａは基
板１３を貫通するように形成された貫通孔（１６）を通
して電気的に接続されている。また、前記上面パターン
１４はボンディングワイヤー１５により半導体チップ１
１とワイヤーボンディングされ、前記下面パターン１４
ａにはハンダボール１７が備えられている。
【０００４】また、前記半導体チップ１１及びボンディ
ングワイヤー１５を保護するためにエポキシ樹脂１８を
使用して半導体チップ１１とボンディングワイヤー１５
をモールディングする。この際、前記エポキシ樹脂１８
が基板１３の上面で過度に広がらないように前記基板１
３の所定位置にはダム１９が形成される。
ングワイヤー１５を保護するためにエポキシ樹脂１８を
使用して半導体チップ１１とボンディングワイヤー１５
をモールディングする。この際、前記エポキシ樹脂１８
が基板１３の上面で過度に広がらないように前記基板１
３の所定位置にはダム１９が形成される。
【０００５】前記ボールグリッドアレイパッケージ１０
の組立において、０．７５ｍｍ以下の直径を有する前記
ハンダボール１７は基板１３の下面パターン１４ａ上に
置かれた後、高温でハンダ付けすることでパターン１４
ａに接着される。
の組立において、０．７５ｍｍ以下の直径を有する前記
ハンダボール１７は基板１３の下面パターン１４ａ上に
置かれた後、高温でハンダ付けすることでパターン１４
ａに接着される。
【０００６】しかし、前記ハンダボール１７接着のため
にハンダボール１７をパターン１４ａ上に位置整合させ
て配置しようとする時、ハンダボール１７が動く可能性
が高く、ハンダボール１７の整合不良、隣接ハンダボー
ルとの接合によるダブルボールの発生及びハンダボール
の離脱などの問題点が発生することがある。
にハンダボール１７をパターン１４ａ上に位置整合させ
て配置しようとする時、ハンダボール１７が動く可能性
が高く、ハンダボール１７の整合不良、隣接ハンダボー
ルとの接合によるダブルボールの発生及びハンダボール
の離脱などの問題点が発生することがある。
【０００７】
【発明が解決しようとする課題】本発明は前記問題点を
解決するためになされたものであって、円筒形または断
面形状が一定のバンプと、これを支持するフレームを用
いることにより安定に半導体パッケージを製造する方法
及びその方法により製造された半導体パッケージを提供
することをその目的とする。
解決するためになされたものであって、円筒形または断
面形状が一定のバンプと、これを支持するフレームを用
いることにより安定に半導体パッケージを製造する方法
及びその方法により製造された半導体パッケージを提供
することをその目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、本発明によれば、（ａ）多数のバンプと前記バンプ
を連結して支持するブリッジを金属フレームに形成する
段階と、（ｂ）前記バンプに液状ハンダを塗布する段階
と、（ｃ）パターンが形成された半導体基板に対して前
記バンプが前記パターンの位置にくるように前記フレー
ムを配置させる段階と、（ｄ）前記バンプを前記パター
ンにハンダ付けする段階と、（ｅ）前記バンプとブリッ
ジの連結部を破断して前記バンプを前記フレームから分
離する段階とを含むことを特徴とする半導体パッケージ
の製造方法が提供される。
に、本発明によれば、（ａ）多数のバンプと前記バンプ
を連結して支持するブリッジを金属フレームに形成する
段階と、（ｂ）前記バンプに液状ハンダを塗布する段階
と、（ｃ）パターンが形成された半導体基板に対して前
記バンプが前記パターンの位置にくるように前記フレー
ムを配置させる段階と、（ｄ）前記バンプを前記パター
ンにハンダ付けする段階と、（ｅ）前記バンプとブリッ
ジの連結部を破断して前記バンプを前記フレームから分
離する段階とを含むことを特徴とする半導体パッケージ
の製造方法が提供される。
【０００９】或る実施例では、前記段階（ａ）が、前記
金属フレームに感光物質を塗布する段階と、前記バンプ
とブリッジに対応するパターンが形成されたマスクを用
いて前記金属フレームを露光する段階と、前記金属フレ
ームを現像する段階と、前記金属フレームをエッチング
して前記バンプ及びブリッジを形成する段階とを含む。
金属フレームに感光物質を塗布する段階と、前記バンプ
とブリッジに対応するパターンが形成されたマスクを用
いて前記金属フレームを露光する段階と、前記金属フレ
ームを現像する段階と、前記金属フレームをエッチング
して前記バンプ及びブリッジを形成する段階とを含む。
【００１０】或る実施例では、前記バンプと連結するブ
リッジの端部にノッチを形成する段階をさらに含む。
リッジの端部にノッチを形成する段階をさらに含む。
【００１１】別の実施例では、前記バンプと連結するブ
リッジの端部に破断部が形成されるように、ブリッジの
端部をハーフエッチングする段階をさらに含まれる。
リッジの端部に破断部が形成されるように、ブリッジの
端部をハーフエッチングする段階をさらに含まれる。
【００１２】本発明の他の態様によれば、基板と、前記
基板の上面に装着された半導体チップと、前記半導体チ
ップと電気的に接続するように前記基板の上面に形成さ
れた第１パターンと、前記基板を貫通する貫通孔を通し
て前記第１パターンと電気的に接続するように、前記基
板の下面に形成された第２パターンと、前記第２パター
ンに付着された円筒形、または断面の形状が一定のバン
プとを含む半導体パッケージが提供される。
基板の上面に装着された半導体チップと、前記半導体チ
ップと電気的に接続するように前記基板の上面に形成さ
れた第１パターンと、前記基板を貫通する貫通孔を通し
て前記第１パターンと電気的に接続するように、前記基
板の下面に形成された第２パターンと、前記第２パター
ンに付着された円筒形、または断面の形状が一定のバン
プとを含む半導体パッケージが提供される。
【００１３】
【発明の実施の形態】以下、添付された図面に基づき本
発明の実施例を詳細に説明する。
発明の実施例を詳細に説明する。
【００１４】図２は本発明によるバンプグリッドアレイ
パッケージ２０を示す図である。
パッケージ２０を示す図である。
【００１５】図面を参照すれば、半導体チップ２１が接
着剤２２により基板２３面に面に取着され、前記基板２
３の上面及び下面には、それぞれパターン２４ａ、２４
ｂが形成される。前記上面パターン２４ａは前記半導体
チップ２１とボンディングワイヤー２５により電気的に
接続される。前記下面パターン２４ｂは、基板２３を貫
通して形成された多数の貫通孔２６を通して上面パター
ン２４ａと電気的に接続される。
着剤２２により基板２３面に面に取着され、前記基板２
３の上面及び下面には、それぞれパターン２４ａ、２４
ｂが形成される。前記上面パターン２４ａは前記半導体
チップ２１とボンディングワイヤー２５により電気的に
接続される。前記下面パターン２４ｂは、基板２３を貫
通して形成された多数の貫通孔２６を通して上面パター
ン２４ａと電気的に接続される。
【００１６】また、前記半導体チップ２１及びボンディ
ングワイヤー２５を保護するためにエポキシ樹脂２８を
使用して半導体チップ２１及びボンディングワイヤー２
５をモールディングする。この際、前記エポキシ樹脂２
８が基板２３の上面で過度に広がらないように前記基板
２３の所定位置にはダム２９が形成されている。
ングワイヤー２５を保護するためにエポキシ樹脂２８を
使用して半導体チップ２１及びボンディングワイヤー２
５をモールディングする。この際、前記エポキシ樹脂２
８が基板２３の上面で過度に広がらないように前記基板
２３の所定位置にはダム２９が形成されている。
【００１７】本発明によれば、前記下面パターン２４ｂ
には多数の円筒形バンプ３１が付着されている。前記バ
ンプ３１の形状は製造しやすい円筒形であることが望ま
しいが、その形状は円筒形に限定されるものではなく、
バンプ３１の断面形状が一定なものであればよい。即
ち、各バンプ３１の形状及び大きさが同一に形成されて
いればよい。
には多数の円筒形バンプ３１が付着されている。前記バ
ンプ３１の形状は製造しやすい円筒形であることが望ま
しいが、その形状は円筒形に限定されるものではなく、
バンプ３１の断面形状が一定なものであればよい。即
ち、各バンプ３１の形状及び大きさが同一に形成されて
いればよい。
【００１８】以下、前記バンプ３１の取着方法を説明す
る。
る。
【００１９】前記バンプ３１は図３及び図４に示すよう
に、金属フレーム４０に形成される。即ち、多数のバン
プ３１が、フレーム４０と一体に形成されたブリッジ３
２に連結されて支持されている。前記フレーム４０には
バンプ３１取着時の位置整合のためのガイドスロット４
０ａとガイドホール４０ｂが各々形成されている。前記
フレーム４０はハンダ付けが容易になされるように熱伝
導性に優れた銅よりなることが望ましい。
に、金属フレーム４０に形成される。即ち、多数のバン
プ３１が、フレーム４０と一体に形成されたブリッジ３
２に連結されて支持されている。前記フレーム４０には
バンプ３１取着時の位置整合のためのガイドスロット４
０ａとガイドホール４０ｂが各々形成されている。前記
フレーム４０はハンダ付けが容易になされるように熱伝
導性に優れた銅よりなることが望ましい。
【００２０】前記フレーム４０にバンプ３１を形成させ
る方法を説明すると、まず酸またはアルカリ溶液を用い
てフレーム４０の表面にある異物を除去する脱脂作業を
行った後、前記フレーム４０の表面に感光物質のフォト
レジストを塗布する。
る方法を説明すると、まず酸またはアルカリ溶液を用い
てフレーム４０の表面にある異物を除去する脱脂作業を
行った後、前記フレーム４０の表面に感光物質のフォト
レジストを塗布する。
【００２１】次いで、前記バンプ３１とそのバンプ３１
を連結するブリッジ３２に対応するパターンが形成され
たマスクを用いてフレーム４０の上下面を露光する。露
光工程が終了した後、フォトレジストを現像してからフ
レーム４０をエッチングする。
を連結するブリッジ３２に対応するパターンが形成され
たマスクを用いてフレーム４０の上下面を露光する。露
光工程が終了した後、フォトレジストを現像してからフ
レーム４０をエッチングする。
【００２２】前述したような工程によりフレーム４０に
は多数の円筒形バンプ３１と、これらバンプ３１に連結
されて、それを支持するブリッジ３２が形成される。望
ましくは、前記バンプ３１とブリッジ３２の連結部には
ノッチ３３が形成されるが、これは後述するようにバン
プ３１が基板２３の下面パターン２４ｂに取着された
後、ブリッジ３２から離れやすくするためである。そし
て、前述したように前記バンプ３１の形状は円筒形に限
定されず、断面形状が一定に形成されたものならよい。
また、前記ノッチ３３は、前述したようにバンプ３１及
びブリッジ３２を形成するための１次エッチング処理の
後に別の２次エッチング処理を行うことにより形成し得
る。
は多数の円筒形バンプ３１と、これらバンプ３１に連結
されて、それを支持するブリッジ３２が形成される。望
ましくは、前記バンプ３１とブリッジ３２の連結部には
ノッチ３３が形成されるが、これは後述するようにバン
プ３１が基板２３の下面パターン２４ｂに取着された
後、ブリッジ３２から離れやすくするためである。そし
て、前述したように前記バンプ３１の形状は円筒形に限
定されず、断面形状が一定に形成されたものならよい。
また、前記ノッチ３３は、前述したようにバンプ３１及
びブリッジ３２を形成するための１次エッチング処理の
後に別の２次エッチング処理を行うことにより形成し得
る。
【００２３】前記バンプ３１とブリッジ３２の分離を易
くするために、前記ノッチ３３の他に、図５に示された
ようにブリッジ３２の端部全体をハーフエッチングする
ことで破断部３４ａを形成することができる。
くするために、前記ノッチ３３の他に、図５に示された
ようにブリッジ３２の端部全体をハーフエッチングする
ことで破断部３４ａを形成することができる。
【００２４】また、図６及び図７に各々示すようにブリ
ッジ３２の端部中央または一端をハーフエッチングして
破断部３４ｂ、３４ｃを形成させることもできる。
ッジ３２の端部中央または一端をハーフエッチングして
破断部３４ｂ、３４ｃを形成させることもできる。
【００２５】以下、バンプ３１形成が完了したフレーム
４０を使用して前記バンプ３１を基板２３の下面パター
ン２４ｂに取着する方法を説明する。
４０を使用して前記バンプ３１を基板２３の下面パター
ン２４ｂに取着する方法を説明する。
【００２６】バンプ３１が形成されたフレーム４０はハ
ンダ付けの前に、先に図８に示すように、液状ハンダＳ
が盛られためっき槽５１に浸けられて液状ハンダＳが付
けられる。この際、前記バンプ３１及びブリッジ３２の
両方に液状ハンダＳを付ける場合、ブリッジ３２に付け
られた液状ハンダＳが表面張力により固まってバンプ３
１に付けられた液状ハンダＳの量が不均一になる。
ンダ付けの前に、先に図８に示すように、液状ハンダＳ
が盛られためっき槽５１に浸けられて液状ハンダＳが付
けられる。この際、前記バンプ３１及びブリッジ３２の
両方に液状ハンダＳを付ける場合、ブリッジ３２に付け
られた液状ハンダＳが表面張力により固まってバンプ３
１に付けられた液状ハンダＳの量が不均一になる。
【００２７】従って、このような問題を防止するために
ブリッジ３２を除いたバンプ３１のみを液状ハンダＳに
浸けてバンプ３１の一部のみに液状ハンダＳを付ける。
ブリッジ３２を除いたバンプ３１のみを液状ハンダＳに
浸けてバンプ３１の一部のみに液状ハンダＳを付ける。
【００２８】次いで、バンプ３１に液状ハンダＳが塗布
されたフレーム４０は、図９に示すように基板２３の下
面に配置され、前記バンプ３１が下面パターン２４ｂに
位置される。このようなフレーム４０及び基板２３の配
置は、フレーム４０に形成されたガイドスロット４０ａ
及びガイドホール４０ｂが所定の配置部材（図示せず）
と結合することでなされる。
されたフレーム４０は、図９に示すように基板２３の下
面に配置され、前記バンプ３１が下面パターン２４ｂに
位置される。このようなフレーム４０及び基板２３の配
置は、フレーム４０に形成されたガイドスロット４０ａ
及びガイドホール４０ｂが所定の配置部材（図示せず）
と結合することでなされる。
【００２９】基板２３に対するフレーム４０の配置が完
了すると、前記下面パターン２４ｂにバンプ３１を取着
すべく高温でハンダ付けを行う。
了すると、前記下面パターン２４ｂにバンプ３１を取着
すべく高温でハンダ付けを行う。
【００３０】次いで、前記パターン２４ｂにバンプ３１
が完全に付着したら、ノッチ（図４の３３）または破断
部（図５の３４ａ）を破断させて、バンプ３１をブリッ
ジ３２から取外す。つまり、ブリッジ３２及びフレーム
４０は除去される。
が完全に付着したら、ノッチ（図４の３３）または破断
部（図５の３４ａ）を破断させて、バンプ３１をブリッ
ジ３２から取外す。つまり、ブリッジ３２及びフレーム
４０は除去される。
【００３１】
【発明の効果】本発明による半導体パッケージ及びその
製造方法によれば、多数のバンプがブリッジに連結され
たフレームを用いて一度に多数のバンプをパターンに同
時付着できる。また、基板に対してフレームを容易に整
合させることができるだけでなくバンプがフレームに支
持された状態でハンダ付けにより付着されるので、バン
プの整合不良や、離脱の問題が起こらない。従って、製
造工程が単純になり、不良率が減少し、かつ半導体パッ
ケージの信頼性が高められる。
製造方法によれば、多数のバンプがブリッジに連結され
たフレームを用いて一度に多数のバンプをパターンに同
時付着できる。また、基板に対してフレームを容易に整
合させることができるだけでなくバンプがフレームに支
持された状態でハンダ付けにより付着されるので、バン
プの整合不良や、離脱の問題が起こらない。従って、製
造工程が単純になり、不良率が減少し、かつ半導体パッ
ケージの信頼性が高められる。
【図１】従来のボールグリッドアレイパッケージを示す
断面図である。
断面図である。
【図２】本発明によるバンプグリッドアレイパッケージ
を示す断面図である。
を示す断面図である。
【図３】本発明の半導体製造方法で用いられる、バンプ
が形成された金属フレームを示す平面図である。
が形成された金属フレームを示す平面図である。
【図４】図３のバンプ及びブリッジを示す斜視図であ
る。
る。
【図５】バンプとブリッジとの連結部の一例を示す平面
図である。
図である。
【図６】バンプとブリッジとの連結部の一例を示す平面
図である。
図である。
【図７】バンプとブリッジとの連結部の一例を示す平面
図である。
図である。
【図８】本発明の半導体製造方法におけるバンプに液状
ハンダを塗布する工程を示す側面図である。
ハンダを塗布する工程を示す側面図である。
【図９】本発明の半導体製造方法によってバンプが取着
されたフレームを基板上に配置した状態を示す側断面図
である。
されたフレームを基板上に配置した状態を示す側断面図
である。
１０、２０ バンプグリッドアレイパッケージ １１、２１ 半導体チップ １２、２２ 接着剤 １３、２３ 基板 １４、２４ａ 上面パターン １４ａ、２４ｂ 下面パターン １５、２５ ボンディングワイヤ １７ ハンダボール １８、２８ エポキシ樹脂 １９、２９ ダム ３１ バンプ ３２ ブリッジ ３３ ノッチ ３４ａ 破断部 ４０ フレーム ４０ａ ガイドスロット ５１ めっき槽 ４０ｂ ガイドホール
Claims (6)
- 【請求項１】 （ａ）多数のバンプと前記バンプを連
結して支持するブリッジを金属フレームに形成する段階
と、 （ｂ）前記バンプに液状ハンダを塗布する段階と、 （ｃ）パターンが形成された半導体基板に対して前記バ
ンプが前記パターンの位置にくるように前記フレームを
配置させる段階と、 （ｄ）前記バンプを前記パターンにハンダ付けする段階
と、 （ｅ）前記バンプとブリッジの連結部を破断して前記バ
ンプを前記フレームから分離する段階とを含むことを特
徴とする半導体パッケージの製造方法。 - 【請求項２】 前記段階（ａ）が、 前記金属フレームに感光物質を塗布する段階と、 前記バンプとブリッジに対応するパターンが形成された
マスクを用いて前記金属フレームを露光する段階と、 前記金属フレームを現像する段階と、 前記金属フレームをエッチングして前記バンプ及びブリ
ッジを形成する段階とを含むことを特徴とする請求項１
に記載の半導体パッケージの製造方法。 - 【請求項３】 前記バンプと連結するブリッジの端部
にノッチを形成する段階をさらに含むことを特徴とする
請求項１に記載の半導体パッケージの製造方法。 - 【請求項４】 前記バンプと連結するブリッジの端部
に破断部が形成されるように、ブリッジの端部をハーフ
エッチングする段階をさらに含むことを特徴とする請求
項１に記載の半導体パッケージの製造方法。 - 【請求項５】 前記段階（ｂ）において、前記バンプ
の一部にのみ液状ハンダを塗布することを特徴とする請
求項１に記載の半導体パッケージの製造方法。 - 【請求項６】 基板と、 前記基板の上面に装着された半導体チップと、 前記半導体チップと電気的に接続するように前記基板の
上面に形成された第１パターンと、 前記基板を貫通する貫通孔を通して前記第１パターンと
電気的に接続するように、前記基板の下面に形成された
第２パターンと、 前記第２パターンに付着された円筒形、または断面の形
状が一定のバンプとを含む半導体パッケージ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19970077722 | 1997-12-30 | ||
| KR1019980031705A KR100294910B1 (ko) | 1997-12-30 | 1998-08-04 | 범프그리드어레이패키지및그제조방법 |
| KR1998-31705 | 1998-08-04 | ||
| KR1997-77722 | 1998-08-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251475A true JPH11251475A (ja) | 1999-09-17 |
| JP4290259B2 JP4290259B2 (ja) | 2009-07-01 |
Family
ID=26633314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37032798A Expired - Fee Related JP4290259B2 (ja) | 1997-12-30 | 1998-12-25 | バンプグリッドアレイ半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4290259B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015001620A (ja) * | 2013-06-14 | 2015-01-05 | 大日本印刷株式会社 | 板バネフレーム部材 |
-
1998
- 1998-12-25 JP JP37032798A patent/JP4290259B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015001620A (ja) * | 2013-06-14 | 2015-01-05 | 大日本印刷株式会社 | 板バネフレーム部材 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4290259B2 (ja) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209994B1 (ko) | 칩 사이즈 패키지형 반도체 장치의 제조 방법 | |
| KR100455404B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100927268B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 및 배선 기판 | |
| KR101604154B1 (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
| JPH098205A (ja) | 樹脂封止型半導体装置 | |
| JP2007115774A (ja) | 半導体装置の製造方法 | |
| KR20120005446A (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| JP5629969B2 (ja) | リードフレーム型基板の製造方法と半導体装置の製造方法 | |
| JP3971500B2 (ja) | 半導体素子実装用配線基板の製造方法 | |
| US7053492B2 (en) | Circuit device and method of manufacturing the same | |
| KR100769722B1 (ko) | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JP5672652B2 (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| US7332430B2 (en) | Method for improving the mechanical properties of BOC module arrangements | |
| JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
| JP4290259B2 (ja) | バンプグリッドアレイ半導体パッケージの製造方法 | |
| US6352915B1 (en) | Method for manufacturing semiconductor package containing cylindrical type bump grid array | |
| TWI741073B (zh) | 導線框 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP2001077142A (ja) | 半導体装置及びその製造方法 | |
| JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 | |
| JP2001358253A (ja) | Ｂｇａ型半導体装置 | |
| JP4800708B2 (ja) | 半導体パッケージ | |
| JP3877691B2 (ja) | 半導体装置 | |
| JP2003297507A (ja) | 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |