JPH05102280A - 半導体ウエーハの試験方法及び組立方法 - Google Patents

Abstract

(57)【要約】 【目的】 プローブカード方式では、コンタクトができ
なかった微細なパッドピッチを備えた半導体チップで
も、電気的な接触ができる半導体チップの試験方法を提
供する点。 【構成】 半導体チップに形成するパッドに対して、可
撓性に富んだ絶縁性フィルムに形成した微細化したリー
ドを非導通ツールにより押圧して電気的な接続を確保す
る。このリードの他端をテスターなどの測定装置に接続
することにより、半導体チップに形成する能動または受
動素子の特性を試験する方法であり、プローブカードな
しで試験できるので、極めて安価になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子の製造に関
し、特に、半導体ウエーハの試験方法に好適なものであ
る。

【０００２】

【従来の技術】携帯用液晶ＴＶつきＶＴＲの好調な売行
きや、携帯電話機などのような薄型、軽量化電子機器
は、市場に大きな影響を与えており、このような機器が
出現する背景には、集積回路技術の進歩、小型デバイ
ス、回路基板の細線化技術、アセンブリ技術などが整合
して達成した。

【０００３】最近の集積回路素子（以後半導体素子と記
載する）の集積度は、益々向上しており、これに対応す
る多ピン構造に備えていわゆるＴＡＢ方式のアセンブリ
手段を多用する傾向にある。

【０００４】このような高密度集積回路のパッケージ
は、大型チップへの対応、実装面積の縮小など、多くの
技術上の課題があり、最も一般的なワイヤボンディング
の限界を見越して、ワイヤレスボンディングが見直され
ている。その代表的な手法には、フリップチップとＴＡ
Ｂなどがあり、後者は、各種の基板材質に対応できるの
が特徴である。

【０００５】ところで、半導体素子の製造は、半導体ウ
エーハに所定の不純物を導入・拡散して能動素子または
受動素子を形成するいわゆる前処理工程と、処理を終え
た半導体ウエーハをリードフレームやポリイミド樹脂な
どにマウントして組立てるいわゆる組立工程に大別でき
る。現在は、両工程とも自動化されて、最大の汚染源で
ある人体の関与をできるだけ少なくして、製品の歩留り
を向上しているのが現状である。一方、半導体素子の試
験に関しては、いわゆるダイソータ試験をいわゆるウエ
ーハプロセス終了後にプローブカードを利用して行って
いる。前処理工程により半導体ウエーハに造り込まれた
各素子は、いわゆるパッドと電気的に接続し、ダイソー
タ試験では、このパッドとテスター間にプローブカード
を介しかつ，パッドにニードル（Ｎｅｅｄｌｅ）を接触
させて試験する方式が採られている。ＴＡＢテープを利
用して実装工程を終えた半導体素子では、ＴＡＢテープ
の特徴である可撓性を生かして、連続的にダイソータ試
験を行う点が、リードフレームによる実装工程を経た半
導体素子と違う点である。

【０００６】図３の斜視図は、可撓性に富んだ絶縁性フ
ィルム１に半導体素子２をマウントし、インナーリード
３と半導体素子２に形成したパッド４間をいわゆる熱圧
着（ボンディング）工程により固着した状態を示した。

【０００７】また図４では、プローブカードを利用する
ダイソータ試験の斜視図を示した。半導体素子２に形成
するパッド４…夫々にニードル５を接続し、更に図示し
ないテスタにも接続することにより、半導体素子２内に
形成する能動素子か受動素子（図示せず）などの特性を
測定する。

【０００８】

【発明が解決しようとする課題】半導体素子の集積度の
向上に対応して半導体チップの縮小化も進んでいるのに
加えて、多ピン構造の要求も更に増加の傾向にある。こ
れに伴って、半導体チップに形成するパッドピッチの縮
小化ならびにパッド自体の縮小化が進んでいるいる。従
って、プローブカードにおけるニードル間の距離が狭め
られるために高価になる傾向にあり、近い将来現状の固
定カード方式での限界となり、半導体ウエーハの試験が
不可能になることが予想できる。

【０００９】更に、半導体チップの選別といわゆるボン
ディング工程は、別の工程で行っているが、選別工程に
より抽出する不良の半導体チップは、いわゆるインナー
リードボンディング工程で更にまた選別して効率が悪
い。

【００１０】本発明は、このような事情により成された
もので、特に、従来のプローブカード方式では不可能で
あった微細なパッドピッチを形成する半導体チップに電
気的な接触が可能な半導体ウエーハの試験方法を提供す
ることを目的とする。それに加えて、インナーリードボ
ンディング工程で半導体チップの選別を行って、良品チ
ップだけをいわゆるＴＡＢテープにボンディングするこ
とも目的とする。

【００１１】

【課題を解決するための手段】半導体チップに受動素子
または能動素子を形成する工程と，前記各素子に電気的
に接続するパッドを半導体チップに形成する工程と，絶
縁性フィルムにリードを形成する工程と，前記パッドに
リードの一端を電気的に接続する工程と，前記リードの
他端を介して前記各素子の電気的特性を試験する工程に
本発明に係わる半導体ウエーハの試験方法の特徴があ
る。

【００１２】更に、このような試験において、選別した
良品半導体チップに組立工程を施す点にも本発明の半導
体ウエ−ハの組立方法の特徴がある。

【００１３】

【作用】本発明の第１の発明では、いわゆるプローブカ
ードを使用せずに半導体ウエーハの試験を可能にするも
のであり、このため能動素子や受動素子を造り込んだ半
導体ウエーハに形成するパッドと、別に絶縁物例えばポ
リイミドフィルムに形成した微細化したリードを電気的
に接続することにより半導体ウエーハの試験を行う。更
に本発明の第２の発明にあっては、組立工程に不可欠な
ボンディングツールを加熱する直前に、バンプを介して
インナーリードと半導体チップのパッドが接触状態とな
っている点に着目した。

【００１４】この状態でＴＡＢテープのテストパッドを
介して、半導体チップのパッドに電荷を加えして入力信
号を印加することにより、試験と選別を第１の発明で行
い、次いで良品チップのインナーリードだけをボンディ
ングツールにより加熱してＴＡＢボンディングを行う。

【００１５】

【実施例】本発明に係わる一実施例を図１と図２により
説明する。ＴＡＢ方式により半導体素子をマウントする
実施例を説明する。この方式に使用するＴＡＢテ−プ
（別名フィルムキャリヤ以後絶縁性フィルムと記載す
る）には、１層〜３層構造が知られており、１層は銅や
Ａｌなどのメタルのみであり、２層は、銅とポリイミド
で構成し、３層は銅、接着剤とポリイミドの構成が使わ
れている。なお銅などの金属層には仕上げメッキが施さ
れていることを付記する。

【００１６】ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）とは、テープを活用したボンディング
との意味合いであり、長尺フィルム上に、半導体素子に
適応した配線パターンをコマ状に連続して形成し、リー
ドと半導体チップの全端子を金属突起（以後バンプと記
載する）を介して一括接続する方式を採っている。実装
工程では、絶縁性フィルムの持つ特徴の可撓性を生かし
ており、ウエーハプロセス終了後のプローブ検査をテー
プの状態で行うのも特徴の一つである。

【００１７】本実施例で適用する絶縁性フィルムの中３
層構造のものの、製造工程を簡単に示すと、接着剤付き
ベースフィルムをパンチング処理して、絶縁性フィルム
の搬送に利用するスプロケットホールや、デバイスホー
ルを形成する。次に銅箔をラミネート後、レジストを塗
布して露光、現像及びエッチング（等方性もしくは異方
性のいずれでも可）処理によりリード（アウター及びイ
ンナー）を形成する。更に、レジストを剥離してから仕
上げメッキを行って検査出荷を行って絶縁性フィルムを
形成する。

【００１８】次に絶縁性フィルムを利用する実装工程に
不可欠なバンプ形成について説明すると、半導体チップ
に何等かの処理を行うが、半導体チップ側へのバンプ形
成に加えて、リード側に形成する方法の二つがある。

【００１９】通常のバンプ形成方式は、半導体チップ上
にバリヤメタルを介してバンプが形成されるために、半
導体チップ自体に汎用性がないばかりでなく、複雑なプ
ロセスや高額な設備が要るために形成コストが最も高く
なる。

【００２０】ボールボンディングによるバンプ形成も検
討されているが、形成するボールの高さが１個づつ違う
ので、バンプ高さの制度が要求されるギャングボンディ
ングＴＡＢ技術では、原理的に利用不可能である。

【００２１】これに対して、転写バンプは、リード側に
転写法により形成するので、あらゆる半導体チップに適
用できので、バンプ形成コスト安価である。

【００２２】また、リードの先端エッチング加工してリ
ードの先端にリードと一体化してバンプを形成するメサ
バンプ方式では、半導体チップのアルミ電極表面に形成
するアルミの酸化物を除去しないで接合するために、単
位面積当りの接合強度が低くなる。このようなバンプ形
成手段があるが、半導体チップの汎用性、接合の信頼
性、実用度更に、生産性を考慮して、転写バンプ方式が
最も利用されている。本発明に係わる実施例では、前記
４方式とも利用可能であるが、利用頻度が最も大きいの
は、転写方式である。

【００２３】即ち、転写用バンプを形成・再生するため
の半永久的メッキ用マスクを備えた基板と、更に絶縁性
フィルム及び被測定半導体チップを用意する。絶縁性フ
ィルムに形成するリードには、例えばＳｎメッキかＡｕ
メッキ処理を施す。

【００２４】まず、バンプ形成用基板上のバンプとリー
ドを位置合せ後、加熱・加圧してリード側にバンプを転
写する。次に、転写したリード上のバンプと半導体チッ
プ上のＡｌ電極即ちパッドを位置合せしてから加熱・加
圧してバンプとパッドを接合して一体化する。即ち、１
回目のボンディングで基板上に形成したバンプをリード
側に転写・接合し、２回目のボンディングでリード上の
バンプを被測定半導体チップのアルミ電極上に接合す
る。

【００２５】１回目のボンディング工程では、リードと
バンプは、リードがＳｎメっキ処理の場合は、Ａｕ・Ｓ
ｎ共晶合金、リードがＡｕメッキ処理では、Ａｕ・Ａｕ
熱圧着で接合してバンプが形成する。この１ｓｔ（Ｆｉ
ｒｓｔの略）接合では、バンプ形成用基板上のバンプを
わずか０．５ｇ以下のリードの弾性力により、剥離し転
写するものである。

【００２６】そして、バンプとＡｌ電極は、ワイヤボン
ディングと同じく、Ａｕ・Ａｌ合金で接合する２ｎｄ
（Ｓｅｃｏｎｄの略）接合では、加熱したボンディング
ツールによりリード上からバンプを加圧すると、リード
によりバンプが変形して押し広げられ、Ａｌ電極表面に
形成するＡｌ酸化膜を除去し、新しいＡｌ表面を露出し
てＡｕ・Ａｌ合金を形成するのが一般的な方法である。

【００２７】しかし、本発明では、プローブ検査を目的
とするために２ｎｄ接合時のツールとして図１の斜視図
及び図２の断面図に示す非導通ツール１０を使用するの
が特徴である。

【００２８】両図に示すように、可撓性絶縁性フィルム
１１にリード１２を形成し、ここに転写するバンプ１３
には、半導体チップ１４を接触する。

【００２９】例えば異方性または等方性エッチングによ
り形成するリード１２の幅は、ほぼ０．３ｍｍであり、
また絶縁性フィルム１１を非導通ツール１０により押圧
しても特徴である可撓性により損傷することなく曲げる
ことができる。従って、非導通ツール１０による押圧に
より被測定半導体チップに形成するバンプ１３とリード
１２の一端間に電気的な接続が形成される。

【００３０】そこで、リード１２の他端を図示しないテ
スターに電気的に接続すれば被測定半導体チップに形成
する能動素子または受動素子の特性を、従来のようにプ
ローブカードを利用しなくても試験測定できる。

【００３１】次に他の実施例としてこの試験測定工程後
良品の半導体チツプのボンディング工程を示す。即ち、
このような試験測定後、非導通ツール１０を加熱するこ
とによりバンプ１３とリード１２間にいわゆるボンディ
ング工程を行う。しかも、ボンディング工程は試験測定
で選別した良品の半導体チップに行い、従来不良品の選
別工程後、別途ボンディング工程を施したのに比較して
工数削減となり、製造コストの低減となる。

【００３２】

【発明の効果】本発明方法では、被測定半導体チップに
形成する能動素子または受動素子と電気的に接続するパ
ッドは、微細化したリードと電気的に接続することがで
きるので、プローブカードでは電気的に接触できないよ
うな微細なピッチでパッドを形成した半導体チップに特
に効果がある。

【００３３】また、マスクを利用する等方性または異方
性エッチングによりリードが形成できるので、プローブ
カード方式よりはるかにコストパフォーマンスに富んだ
半導体チップの試験方法が得られる。

【図面の簡単な説明】

【図１】本発明に係わる一実施例を示す斜視図である。

【図２】本発明に係わる一実施例を示す断面図である。

【図３】従来の絶縁性フィルムを示す斜視図である。

【図４】半導体チップの特性をプローブカード方式で測
定する状態を示す斜視図である。

【符号の説明】

１０：非導通ツール、 １１：可撓性絶縁性フィルム １２：リード、 １３：バンプ、 １４：半導体チップ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野木 康二 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体チップに受動素子または能動素子
   を形成する工程と，前記各素子に電気的に接続するパッ
   ドを半導体チップに形成する工程と，絶縁性フィルムに
   リードを形成する工程と，前記パッドにリードの一端を
   電気的に接続する工程と，前記リードの他端を介して前
   記各素子の電気的特性を試験する工程を具備することを
   特徴とする半導体ウエーハの試験方法
2. 【請求項２】 半導体チップに受動素子または能動素子
   を形成する工程と，前記各素子に電気的に接続するパッ
   ドを半導体チップに形成する工程と，絶縁性フィルムに
   リードを形成する工程と，前記パッドにリードの一端を
   電気的に接続する工程と，前記リードの他端を介して前
   記各素子の電気的特性を試験する工程と，前記工程での
   良品半導体チップに施す組立工程を具備することを特徴
   とする半導体ウエーハの組立方法