CN113493187A - 用于制造mems半导体芯片的具有隐形切割工艺的方法 - Google Patents

用于制造mems半导体芯片的具有隐形切割工艺的方法 Download PDF

Info

Publication number
CN113493187A
CN113493187A CN202110243153.9A CN202110243153A CN113493187A CN 113493187 A CN113493187 A CN 113493187A CN 202110243153 A CN202110243153 A CN 202110243153A CN 113493187 A CN113493187 A CN 113493187A
Authority
CN
China
Prior art keywords
layer
semiconductor
mems
semiconductor material
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110243153.9A
Other languages
English (en)
Other versions
CN113493187B (zh
Inventor
A·布罗克迈尔
S·黑尔比希
A·科勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN113493187A publication Critical patent/CN113493187A/zh
Application granted granted Critical
Publication of CN113493187B publication Critical patent/CN113493187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00904—Multistep processes for the separation of wafers into individual elements not provided for in groups B81C1/00873 - B81C1/00896
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/10—Scanning systems
    • G02B26/105—Scanning systems with one or more pivoting mirrors or galvano-mirrors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/042—Micromirrors, not used as optical switches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/05—Type of movement
    • B81B2203/053—Translation according to an axis perpendicular to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/0143—Focussed beam, i.e. laser, ion or e-beam
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)

Abstract

根据本公开的各实施例涉及用于制造MEMS半导体芯片的具有隐形切割工艺的方法。一种方法包括生产半导体晶圆。半导体晶圆包括多个MEMS半导体芯片，其中MEMS半导体芯片具有：被布置在半导体晶圆的第一主表面处的MEMS结构、被布置在第一主表面处的第一半导体材料层、以及被布置在第一半导体材料层下方的第二半导体材料层，其中第一半导体材料层的掺杂大于第二半导体材料层的掺杂。该方法还包括：去除在相邻的MEMS半导体芯片之间的区域中的第一半导体材料层。该方法还包括：从半导体晶圆的第一主表面并且在相邻的MEMS半导体芯片之间应用隐形切割工艺。

Description

用于制造MEMS半导体芯片的具有隐形切割工艺的方法
技术领域
本公开涉及用于制造MEMS半导体芯片的具有隐形切割工艺的方法。此外，本公开涉及通过这样的方法制造的MEMS半导体芯片。
背景技术
MEMS(微机电系统)半导体芯片可以在晶圆级上制造，其中在构造MEMS结构之后，将晶圆分割成多个MEMS半导体芯片。MEMS结构可以尤其具有灵敏的开放结构，诸如可运动的微镜。在通过机械切割工艺进行的分割中存在损坏灵敏的MEMS结构的危险。例如，MEMS结构可能会由于所使用的锯片的振动、通过水进行的冷却或由锯浆引起的颗粒污染而受到损坏。MEMS半导体芯片的制造商一直致力于改进其产品。特别地，在此期望的是，提供用于制造MEMS半导体芯片的方法，其中灵敏的MEMS结构不被损坏并且可以用于各种衬底掺杂和衬底厚度。
发明内容
各个方面涉及一种方法。该方法包括生产半导体晶圆。半导体晶圆包括多个MEMS半导体芯片，其中MEMS半导体芯片具有：被布置在半导体晶圆的第一主表面处的MEMS结构、被布置在第一主表面处的第一半导体材料层、以及被布置在第一半导体材料层下方的第二半导体材料层，其中第一半导体材料层的掺杂大于第二半导体材料层的掺杂。该方法还包括：去除在相邻MEMS半导体芯片之间的区域中的第一半导体材料层。该方法还包括：从半导体晶圆的第一主表面并且在相邻的MEMS半导体芯片之间应用隐形切割工艺。
各个方面涉及一种MEMS半导体芯片。MEMS半导体芯片包括被布置在MEMS半导体芯片的第一主表面处的MEMS结构。MEMS半导体芯片还包括被布置在第一主表面处的第一半导体材料层。MEMS半导体芯片还包括被布置在第一半导体材料层下方的第二半导体材料层，其中第一半导体材料层的掺杂大于第二半导体材料层的掺杂。MEMS半导体芯片还包括台阶，该台阶在MEMS半导体芯片的侧壁处被构造在第一半导体材料层和第二半导体材料层之间。
附图说明
在下文中将借助附图更详细地阐述根据本发明的方法和装置。附图中所示的元件并不一定相对于彼此按比例绘制。相同的附图标记可以表示相同的部件。
图1示出了根据本公开的方法的流程图。
图2包括图2A至图2E，图2A至图2E示意性地示出了根据本公开的用于制造MEMS半导体芯片200的方法。
图3示出了根据本公开的MEMS半导体芯片300的横截面侧视图。
图4示出了根据本公开的MEMS半导体芯片400的侧壁。
图5示出了根据本公开的MEMS半导体芯片500的透视图。
具体实施方式
以一般的方式示出图1的方法，以定性地描述本公开的方面。该方法可以具有为了简单起见而在图1中未示出和描述的其它方面。该方法可以被扩展有结合根据本公开的其它示例描述的一个或多个方面。例如，该方法可以被扩展有结合图2的方法所描述的方面中的一个或多个方面。
在2处，可以生产半导体晶圆。半导体晶圆可以包括多个MEMS半导体芯片，其中MEMS半导体芯片具有被布置在半导体晶圆的第一主表面处的MEMS结构。此外，半导体晶圆可以包括被布置在第一主表面处的第一半导体材料层和被布置在第一半导体材料层下方的第二半导体材料层，其中第一半导体材料层的掺杂大于第二半导体材料层的掺杂。在4处，可以去除在相邻的MEMS半导体芯片之间的区域中的第一半导体材料层。在6处，可以从半导体晶圆的第一主表面并且在相邻的MEMS半导体芯片之间应用隐形切割工艺。
图2的方法可以被视为图1的方法的更详细的实施方案。在图2A的俯视图中，可以提供半导体晶圆10，该半导体晶圆可以由任意的半导体材料、尤其是硅制成。半导体晶圆10可以具有多个半导体芯片(或半导体裸片)12，其中半导体芯片12的数量可以是几十或几百。为了简单起见，在图2A的俯视图中未示出半导体芯片12的详细结构。在图2A的示例中，半导体晶圆10可以被构造成圆形的。在其它示例中，半导体晶圆10可以对应于半导体面板，并且可以具有矩形形状。在半导体晶圆10的所示出的表面上可以形成在半导体芯片12之间的区域14，在稍后的方法步骤中，可以沿着这些区域14将半导体晶圆10分割成半导体芯片12。半导体芯片12之间的区域14可以被称为划线(Scribe-Line)。在图2A中，划线14例如可以形成矩形的网格结构。
半导体晶圆10在z方向上的厚度可以大于约600微米，更精确地大于约650微米，更精确地大于约700微米，更精确地大于约750微米，更精确地大于约800微米，更精确地大于约850微米，以及还更精确地大于约900微米。半导体晶圆10的划线14的宽度(切口宽度)可以小于约240微米，更精确地小于约200微米，以及还更精确地小于约160微米。半导体晶圆10的切口宽度与半导体晶圆10在z方向上的厚度的比率可以小于约0.4，更精确地小于约0.3，以及还更精确地小于约0.2。因此，在具体的示例中，在切口宽度与晶圆厚度的比率为约0.1的情况下，对于约900微米的晶圆厚度，可以得到约90微米的最小切口宽度。
半导体晶圆10可以具有边缘区域16，在该边缘区域16中无法构造半导体芯片12，并且因此无法构造划线14。可以从稍后的隐形切割工艺中排除边缘区域16，或者可以不从稍后的隐形切割工艺中排除边缘区域16。在图2A的示例中，在边缘区域16中示出线，这些线指示半导体晶圆10的棱边的预定的(或预计的)断裂线28的走向。换句话说，断裂线28可以对应于半导体晶圆10在稍后的分割中预计被断裂成半导体芯片12的走向。断裂线28的数量和位置可以在分割工艺之前就已经是基本上已知的。例如，可以基于建模、分析计算或在对类似半导体晶圆进行分割时出现的断裂线中的一项或多项来标识断裂线28的特性。在图2A中示出了示例性的断裂线28，这些断裂线可以指示：当边缘区域16(基本上)未经处理时，预计半导体晶圆10在其边缘区域16中将如何断裂。图2A中的断裂线28在此可以(基本上)沿着相应的半导体芯片12和半导体晶圆10的外边缘之间的最短距离延伸。
在图2B的横截面侧视图中定性地示出了半导体晶圆10的内部结构。半导体晶圆10可以例如基于SOI(衬底上硅)技术被制造，并且在此可以由彼此堆叠布置的多个绝缘层(或电介质层)18A至18D以及半导体材料层20A至20D构成。绝缘层18A至18D在z方向上的厚度可以分别在从约400纳米到约600纳米的范围内，其中例如典型值可以是约500纳米。
半导体材料层20A至20D可以具有不同的掺杂。被布置在半导体晶圆10的上部主表面或正面24处的半导体材料层20A和被布置在半导体材料层20A下方的半导体材料层20B可以被称为高掺杂层。诸如MEMS结构之类的装置结构可以被构造在高掺杂层20A、20B中。因此，高掺杂层还可以被称为装置层。高掺杂层20A、20B尤其可以在MEMS半导体芯片中提供扫描(“感测”)的功能。在此，可以借助于小电压或小电流电容式地检测可运动的MEMS结构的最小偏移，并且进一步处理最小偏移。被布置在高掺杂层20A、20B之间或者高掺杂层20A、20B处的绝缘层18A、18B尤其可以用于区分相应的信号路径。
高掺杂层20A、20B的电阻率可以分别小于约0.01Ω·cm，更精确地小于约0.005Ω·cm，以及还更精确地小于约0.001Ω·cm。半导体材料层20A的厚度可以在约5微米至约15微米的范围内，其中典型的值可以是例如10微米。半导体材料层20B的厚度可以在从约30微米至约60微米的范围内，其中典型值可以是例如约45微米。在图2B的示例中示出了两个高掺杂半导体材料层20A、20B。在其它示例中，半导体晶圆10可以仅具有一个高掺杂半导体材料层。
被布置在高掺杂半导体材料层20A、20B下方的半导体材料层20C、20D可以被称为低掺杂层。这些层的电阻率可以分别大于约0.1Ω·cm，更精确地大于约0.5Ω·cm，并且还更精确地大于约1.0Ω·cm。因此，特别地，高掺杂半导体材料层20A、20B的掺杂可以分别大于低掺杂半导体材料层20C、20D的掺杂。半导体材料层20C的厚度可以在从约150微米至约350微米的范围内，其中典型值可以是例如250微米。半导体材料层20D的厚度可以在从约400微米至约800微米的范围内，其中典型值可以是例如约600微米。
在图2B中，为了简单起见仅示出半导体晶圆10的两个半导体芯片12。每个半导体芯片12可以具有可以被集成到半导体芯片12中的一个或多个MEMS结构22A、22B。随后被分割的半导体芯片12因此也可以被称为MEMS半导体芯片或MEMS构件。更一般地，半导体芯片12的MEMS结构22A、22B可以是任何微机械结构，诸如桥、膜、悬臂、弹簧梁、舌状结构、梳状结构、可运动的微镜等。
在图2B的示例中，每个半导体芯片12可以具有两个MEMS结构22A、22B，这两个MEMS结构可以被布置在半导体晶圆10的正面24处。半导体晶圆10的下部主表面或背面26可以是连续闭合的，也就是说，MEMS结构22A、22B可以仅经由半导体晶圆10的正面24可接近。MEMS结构22A例如可以是电容式的梳状结构，并且MEMS结构22B可以是可运动的微镜。在一个示例中，要从半导体晶圆10制造的MEMS构件可以是例如可以在全自动驾驶或部分自动驾驶的汽车中使用的LIDAR(光检测和测距)传感器构件。可运动的MEMS微镜22B在此可以被设计成围绕扫描轴线摆动，使得由MEMS微镜22B反射的并且用于对环境进行扫描的光来回摆动。
金属结构30可以被布置在半导体晶圆10的正面24上，金属结构30可以例如是半导体芯片12的电接触部。在相邻的半导体芯片12之间或者在相邻的半导体芯片12的金属结构30之间，在半导体晶圆10的正面24上可以构造无金属区域32。处于半导体芯片12之间的划线14可以分别被布置在无金属区域32内。在此，相邻的MEMS半导体芯片12之间的无金属区域32在x方向上的尺寸与半导体晶圆10的切口宽度的比率可以大于约3.5，更精确地大于约4.0，还更精确地大于约4.5。
在图2C中，可以在(直接)相邻的半导体芯片12之间的区域中选择性地去除半导体材料层20A、20B和绝缘层18A、18B中的一个或多个。可以在半导体晶圆10的正面24处开始在z方向上从上向下依次去除层。在此，至少第一半导体材料层20A或其部分可以被去除。在图2C的具体示例中，可以去除半导体材料层20A、20B和绝缘层18A、18B，使得可以暴露位于其下方的低掺杂半导体材料层20C的上侧。
去除一个或多个层可以包括干法蚀刻或湿法化学蚀刻中的一项或多项。干法蚀刻尤其可以包括等离子蚀刻。在一些示例中，绝缘层18A、18B中的一个绝缘层可以被设计为蚀刻停止层。在其它示例中，绝缘层18A、18B中的一个或两个绝缘层可以被去除。根据待蚀刻的材料，可以调整相应的所使用的蚀刻工艺的参数。例如，在蚀刻半导体材料层20A、20B时，可以使用与在蚀刻绝缘层18A、18B时不同的工艺气体。
可以通过使第一高掺杂半导体材料层20A和/或第二高掺杂半导体材料层20B结构化来构造MEMS结构22A、22B。在图2C中，例如，可运动的微镜22B可以由第一高掺杂半导体材料层20A构造，并且电容式的梳状结构22A可以由两个高掺杂半导体材料层20A、20B构造。在一个示例中，MEMS结构22A、22B可以在去除相邻的半导体芯片12之间的层之前就已经被构造，并且因此可以已经存在于图2B中。在另一个示例中，MEMS结构22A、22B的构造和相邻半导体芯片12之间的层的去除可以通过相同的工艺技术同时执行。这意味着，MEMS结构22A、22B例如可以通过上述蚀刻工艺构造。在这种情况下，MEMS结构22A、22B在图2B中还没有被构造或无法识别，而是在图2C的工艺步骤中才被构造或可以被识别。
如上面已经描述的，在分割时，半导体晶圆10在边缘区域16中沿断裂线断裂。根据本公开的一个方面，可以在边缘区域16中沿着如下的走向至少去除第一高掺杂半导体材料层20A和(可选地)位于其下方的层中的一个或多个层，边缘区域16随后沿着这些走向断裂。通过这种方式，可以避免在稍后的分割工艺期间边缘区域16中的半导体晶圆10的不受控的断裂。在一个示例中，边缘区域16中的高掺杂层可以沿着划线14中的一个或多个划线的连续走向(即，在本示例中沿着x方向和/或沿着y方向)被去除。就这点而言，边缘区域16中的被去除的高掺杂层的走向可以与在图2A中示出的断裂线28不同。在一个示例中，边缘区域16中的半导体材料层20A(以及可选地，位于其下方的层)可以在去除半导体芯片12之间的层之前就已经被去除。在另一个示例中，去除边缘区域16中的以及相邻MEMS半导体芯片12之间的半导体材料层20A(以及可选地，位于其下方的层)可以通过相同的工艺技术同时执行。
在图2D中，可以从半导体晶圆10的正面24并且在相邻的MEMS半导体芯片12之间应用干式激光工艺，诸如隐形切割工艺。在此，激光器可以被布置在正面24上方，并且由激光器提供的激光射束34或激光辐射被聚焦到半导体晶圆10的内部中的点上。激光辐射的波长在此尤其可以位于红外范围中，更精确地位于近红外范围中，还更精确地位于从约1064纳米到约1500纳米的范围中，以及还更精确地位于从约1064纳米到约1360纳米的范围中。例如，可以使用脉动的Nd:YAG激光。在一个示例中，激光的波长(约1064纳米)可以适于硅的电子带隙(约1.11eV或约1117纳米)，使得通过光学聚焦可以良好地设定吸收最大值。在此，激光的频率例如可以是约80kHz(300mm/s)。在另一个示例中，激光的波长可以是约1342纳米。在此，激光的频率例如可以是约160kHz(600mm/s)。为了使激光射束34能够充分地耦入到半导体晶圆10的材料中，材料必须对于所提及的波长范围中的辐射是透明的。此外，半导体晶圆10的正面24应当在耦入的相应位置处具有光滑表面。在这种情况下，图2的方法可以可选地具有一个或多个步骤，通过这些步骤可以提供正面24的光滑表面。
由于非线性吸收效应，可以选择性通过激光射束34来处理半导体晶圆10内的局部点，从而可以避免损坏半导体晶圆10的正面24和背面26。激光射束34和半导体晶圆10可以相对于彼此运动，以便根据期望的划分图案、尤其是沿着划线14扫描和处理半导体晶圆10。在一个示例中，激光器可以是固定的，并且承载半导体晶圆10的卡盘可以相对于固定的激光射束34运动。可以在半导体晶圆10的一个或多个深度处一次或多次将激光射束34施加至预定的位置。术语“深度”在此可以是指半导体晶圆10的正面24与半导体晶圆10中的如下位置之间的最短距离，激光射束34被聚焦在该位置处。在此，施加激光射束的次数和/或所选择的深度尤其可以取决于半导体晶圆10的厚度和/或激光射束34的所设定的功率。
施加激光射束34可以改变半导体晶圆10的(内部)材料结构。特别地，可以在已经施加(或聚焦)激光射束34的位置处以及在邻近区域中改变材料结构。在将激光射束34施加到半导体晶圆10上之前，半导体材料可以具有第一晶体结构，该第一晶体结构可以例如基本上是单晶的。施加激光射束34可以导致在激光射束34的焦点处和在邻近区域中的半导体材料中的温度升高至高达数千摄氏度。半导体晶圆10可以在这些区域处至少部分地熔化，这可能会导致对半导体晶圆10的单晶结构的破坏。在施加激光射束34之后，半导体晶圆10可以冷却至先前的温度，并且在此形成可以与第一材料结构不同的第二材料结构。例如，第二材料结构可以基本上是多晶类型的。
激光射束34可以被施加在半导体晶圆10的区域36处(参见图2C)，在这些区域处已经去除了高掺杂半导体材料层20A、20B中的一个或多个高掺杂半导体材料层。半导体材料层20A、20B的高掺杂半导体材料可以对于激光射束34的波长范围中的电磁辐射是不透明的。通过先前去除高掺杂的半导体材料，因此可以使激光辐射34耦入到半导体晶圆10中，从而才使得可以使用隐形切割工艺。相反，将激光射束34施加到具有高掺杂半导体材料的区域上可以仅产生对高掺杂材料的表面损坏或使高掺杂材料熔化。换句话说，在此不可能将激光射束34聚焦到半导体晶圆10的内部。因此，与常规的分割工艺相比，在根据本公开的方法中可以对高掺杂的晶圆应用隐形切割工艺。
在隐形切割工艺之后，在半导体晶圆10的内部中在半导体芯片12之间可能会存在半导体材料的呈逐点引导的应力裂纹形式的一个或多个损坏，这些应力裂纹由于施加激光射束34而产生。特别地，对半导体晶圆10的损坏可能存在于不同的深度中。在图4中示出并描述由施加激光射束34所产生的、半导体晶圆10的内部结构。
在图2E的示例中，半导体晶圆10可以被布置在弹性载体38上。在其它示例中，半导体晶圆10可以在较早的时间点就已经被布置在弹性载体38上。例如，弹性载体38可以对应于可以被层压到半导体晶圆10的背面26上的弹性带或弹性膜。随后，半导体晶圆10可以通过弹性载体38的膨胀而被分割成多个MEMS半导体芯片或MEMS构件200。为此，弹性载体38可以在由箭头指示的方向上被拉伸，使得半导体晶圆10的半导体芯片12在半导体材料内的损坏的位置处彼此分离。经分割的MEMS半导体芯片200然后可以通过拾取和放置工艺从载体38去除，并且可选地可以通过另外的方法步骤来处理。
图3的MEMS半导体芯片300例如可以根据图1的方法和图2的方法中的一个方法来制造。因此，上面关于图1和图2的描述也可以适用于图3。特别地，MEMS半导体芯片300可以类似于图2E的经分割的MEMS半导体芯片200中的一个MEMS半导体芯片。
MEMS半导体芯片300可以具有第一主表面或正面24和第二主表面或背面26。MEMS半导体芯片300可以具有被构造在正面24处的一个或多个开放(或未封装或未密闭封装)的MEMS结构22A、22B。此外，MEMS半导体芯片300可以具有被布置在正面24处的一个或多个高掺杂半导体材料层20A、20B以及被布置在其下方的一个或多个低掺杂半导体材料层20C、20D。在高掺杂半导体材料层20A、20B与低掺杂半导体材料层20C、20D之间可以构造台阶40。
MEMS半导体芯片300可以已经通过蚀刻工艺和隐形切割工艺被分割。可以通过蚀刻工艺处理高掺杂半导体材料层20A、20B的侧面42A、42B。在图2C中示出和描述了示例性的蚀刻工艺。最上部的半导体材料层20A的侧面42A可以邻接MEMS半导体芯片300的正面24。低掺杂半导体材料层20C、20D的侧面42C、42D可以通过隐形切割工艺来处理。在图2D中示出和描述了示例性的隐形切割工艺。最下部的半导体材料层20D的侧面42D可以邻接MEMS半导体芯片300的底面26。在图3的示例中，台阶40可以具有基本上矩形的走向。显然，在另外的示例中，当考虑到所应用的蚀刻工艺和隐形切割工艺的制造公差时，台阶40的走向也可以稍微不同。可以借助台阶40来识别MEMS半导体芯片300可能是基于根据本公开的方法来制造的。
台阶40在x方向上的尺寸“d”例如可以对应于半导体晶圆的半切口宽度，从该半导体晶圆制造MEMS半导体芯片300。结合图2已经描述了这种半导体晶圆的可能的切口宽度。因此，台阶40的尺寸“d”可以小于120微米，更精确地小于约100微米，以及还更精确地小于约80微米。尺寸“d”与MEMS半导体芯片300在z方向上的厚度的比率可以小于约0.2，更精确地小于约0.15，以及还更精确地小于约0.1。
在图4中示出了可以类似于图3的MEMS半导体芯片300的MEMS半导体芯片400的侧壁。高掺杂半导体材料层20A的侧面42A可以通过蚀刻工艺被处理。此外，低掺杂半导体材料层20C的侧面42C可以通过隐形切割工艺被处理。经蚀刻的侧面42A可以具有表征蚀刻工艺的表面特性。换句话说，根据侧面42A的表面特性可以识别出该侧面通过蚀刻工艺、尤其是等离子蚀刻工艺产生。位于侧面42A下方的侧面42C可以在不同深度中具有半导体材料的损坏或分离44，这些损坏或分离可以通过隐形切割工艺产生，如结合图2D所描述的。因此，侧面42C可以具有表征隐形切割工艺的结构。
图5的MEMS半导体芯片500例如可以类似于图3和图4的MEMS半导体芯片300和400。在图5的示例中，为了简单起见，仅示出了高掺杂半导体材料层20A和低掺杂半导体材料层20C。从图5中可以看出，已经结合图3描述的台阶40可以至少部分地沿着MEMS半导体芯片500的正面24的边缘延伸。在图5中，台阶40可以例如沿着正面24的整个边缘延伸。
在图1和图2的示例性方法中，在应用隐形切割工艺之前，在半导体晶圆的正面处选择性地去除高掺杂半导体材料层。备选地或附加地，在另外的方法中，可以从半导体晶圆的背面应用隐形切割工艺。在一些这样的示例中，还可以省略去除高掺杂层。在背面隐形切割工艺的情况下，高掺杂半导体材料可以被设计为：针对在半导体材料的深度中产生的激光损伤提供停止层。特别地，可以在相对薄的高掺杂层处将半导体晶圆随后分离成单独的半导体芯片。在此，高掺杂层在z方向上的厚度可以在从约10微米到约60微米的范围内。
示例
在下文中借助示例来阐述MEMS半导体芯片和用于制造MEMS半导体芯片的方法。
示例1是一种方法，该方法包括：生产半导体晶圆，该半导体晶圆包括：多个MEMS半导体芯片，其中MEMS半导体芯片具有被布置在半导体晶圆的第一主表面处的MEMS结构、被布置在第一主表面处的第一半导体材料层、以及被布置在第一半导体材料层下方的第二半导体材料层，其中第一半导体材料层的掺杂大于第二半导体材料层的掺杂；去除在相邻的MEMS半导体芯片之间的区域中的第一半导体材料层；以及从半导体晶圆的第一主表面并且在相邻的MEMS半导体芯片之间应用隐形切割工艺。
示例2是根据示例1所述的方法，其中第一半导体材料层的电阻率小于0.01Ω·cm。
示例3是根据示例1或2所述的方法，其中第二半导体材料层的电阻率大于0.1Ω·cm。
示例4是根据前述示例中任一项所述的方法，其中对于在用于隐形切割工艺的激光的波长范围中的电磁辐射，第一半导体材料层是不透明的。
示例5是根据前述示例中任一项所述的方法，还包括：通过使第一半导体材料层结构化来构造MEMS结构，其中通过相同的工艺技术来同时执行对第一半导体材料层的结构化和去除。
示例6是根据前述示例中任一项所述的方法，还包括：在半导体晶圆的第一主表面的边缘区域中去除第一半导体材料层，其中通过相同的工艺技术来同时执行对在边缘区域中以及在相邻的MEMS半导体芯片之间的第一半导体材料层的去除。
示例7是根据前述示例中任一项所述的方法，其中对第一半导体材料层的去除包括干法蚀刻或湿法化学蚀刻中的一项或多项。
示例8是根据示例7所述的方法，其中半导体晶圆包括被布置在第一半导体材料层与第二半导体材料层之间的绝缘层，该绝缘层被设计为蚀刻停止层。
示例9是根据示例7或8所述的方法，还包括：在应用隐形切割工艺之前，去除在相邻的MEMS半导体芯片之间的区域中的绝缘层。
示例10是根据前述示例中任一项所述的方法，其中半导体晶圆的切口宽度与半导体晶圆的厚度的比率小于0.4。
示例11是根据前述示例中任一项所述的方法，其中第一主表面的在相邻的MEMS半导体芯片之间的无金属区域的尺寸与半导体晶圆的切口宽度的比率大于3.5。
示例12是根据前述示例中任一项所述的方法，其中半导体晶圆在垂直于第一主表面的方向上的厚度大于600微米。
示例13是根据前述示例中任一项所述的方法，其中半导体晶圆的与第一主表面相对置的第二主表面是连续闭合的。
示例14是根据前述示例中任一项所述的方法，其中MEMS结构包括可运动的微镜。
示例15是一种MEMS半导体芯片，该MEMS半导体芯片包括：被布置在MEMS半导体芯片的第一主表面处的MEMS结构；被布置在第一主表面处的第一半导体材料层，和被布置在第一半导体材料层下方的第二半导体材料层，其中第一半导体材料层的掺杂大于第二半导体材料层的掺杂；以及在MEMS半导体芯片的侧壁处被构造在第一半导体材料层与第二半导体材料层之间的台阶。
示例16是根据示例15所述的MEMS半导体芯片，其中第一半导体材料层的电阻率小于0.01Ω·cm。
示例17是根据示例15或16所述的MEMS半导体芯片，其中第一半导体材料层的侧面通过蚀刻工艺被处理。
示例18是根据示例15至17中任一项所述的MEMS半导体芯片，其中第二半导体材料层的侧面通过隐形切割工艺被处理。
示例19是根据示例15至18中任一项所述的MEMS半导体芯片，其中台阶在平行于所述第一主表面的方向上的尺寸与MEMS半导体芯片的厚度的比率小于0.2。
示例20是根据示例15至19中任一项所述的MEMS半导体芯片，其中台阶沿着第一主表面的整个边缘延伸。
示例21是根据示例15至20中任一项所述的MEMS半导体芯片，其中MEMS结构包括开放的镜结构。
虽然本文已经展示和描述了具体实施方式，但是对于本领域技术人员显而易见的是，在不脱离本公开的范围的情况下，各种备选的和/或等同的实施方案可以替代所示出和描述的具体实施方式。本申请旨在覆盖本文所讨论的具体实施方式的任何调整或变型。因此，意图是本公开仅由权利要求和其等同方案限制。

Claims (21)

1.一种方法，包括：
生产半导体晶圆(10)，所述半导体晶圆包括：
多个MEMS半导体芯片(12)，其中所述MEMS半导体芯片(12)具有MEMS结构(22)，所述MEMS结构被布置在所述半导体晶圆(10)的第一主表面(24)处，
第一半导体材料层(20)，被布置在所述第一主表面(24)处，以及
第二半导体材料层(20)，被布置在所述第一半导体材料层(20)下方，其中所述第一半导体材料层(20)的掺杂大于所述第二半导体材料层(20)的掺杂；
去除在相邻的MEMS半导体芯片(12)之间的区域(36)中的所述第一半导体材料层(20)；以及
从所述半导体晶圆(10)的所述第一主表面(24)并且在所述相邻的MEMS半导体芯片(12)之间应用隐形切割工艺。
2.根据权利要求1所述的方法，其中所述第一半导体材料层(20)的电阻率小于0.01Ω·cm。
3.根据权利要求1或2所述的方法，其中所述第二半导体材料层(20)的电阻率大于0.1Ω·cm。
4.根据前述权利要求中任一项所述的方法，其中对于在用于所述隐形切割工艺的激光的波长范围中的电磁辐射，所述第一半导体材料层(20)是不透明的。
5.根据前述权利要求中任一项所述的方法，还包括：
通过使所述第一半导体材料层(20)结构化来构造所述MEMS结构(22)，其中通过相同的工艺技术来同时执行对所述第一半导体材料层(20)的所述结构化和所述去除。
6.根据前述权利要求中任一项所述的方法，还包括：
在所述半导体晶圆(10)的所述第一主表面(24)的边缘区域(16)中去除所述第一半导体材料层(20)，其中通过相同的工艺技术来同时执行对在所述边缘区域(16)中以及在所述相邻的MEMS半导体芯片(12)之间的所述第一半导体材料层(20)的所述去除。
7.根据前述权利要求中任一项所述的方法，其中对所述第一半导体材料层(20)的所述去除包括干法蚀刻或湿法化学蚀刻中的一项或多项。
8.根据权利要求7所述的方法，其中所述半导体晶圆(10)包括被布置在所述第一半导体材料层(20)与所述第二半导体材料层(20)之间的绝缘层(18)，所述绝缘层被设计为蚀刻停止层。
9.根据权利要求7或8所述的方法，还包括：
在应用所述隐形切割工艺之前，去除在所述相邻的MEMS半导体芯片(12)之间的所述区域中的所述绝缘层(18)。
10.根据前述权利要求中任一项所述的方法，其中所述半导体晶圆(10)的切口宽度与所述半导体晶圆(10)的厚度的比率小于0.4。
11.根据前述权利要求中任一项所述的方法，其中所述第一主表面(24)的在所述相邻的MEMS半导体芯片(12)之间的无金属区域(32)的尺寸与所述半导体晶圆(10)的切口宽度的比率大于3.5。
12.根据前述权利要求中任一项所述的方法，其中所述半导体晶圆(10)在垂直于所述第一主表面(24)的方向上的厚度大于600微米。
13.根据前述权利要求中任一项所述的方法，其中所述半导体晶圆(10)的与所述第一主表面(24)相对置的第二主表面(26)是连续闭合的。
14.根据前述权利要求中任一项所述的方法，其中所述MEMS结构(22)包括可运动的微镜。
15.一种MEMS半导体芯片，包括：
MEMS结构(22)，被布置在所述MEMS半导体芯片的第一主表面(24)处；
第一半导体材料层(20)，被布置在所述第一主表面(24)处，和
第二半导体材料层(20)，被布置在所述第一半导体材料层(20)下方，其中所述第一半导体材料层(20)的掺杂大于所述第二半导体材料层(20)的掺杂；以及
台阶(40)，在所述MEMS半导体芯片的侧壁处被构造在所述第一半导体材料层(20)与所述第二半导体材料层(20)之间。
16.根据权利要求15所述的MEMS半导体芯片，其中所述第一半导体材料层(20)的电阻率小于0.01Ω·cm。
17.根据权利要求15或16所述的MEMS半导体芯片，其中所述第一半导体材料层(20)的侧面(42)通过蚀刻工艺被处理。
18.根据权利要求15至17中任一项所述的MEMS半导体芯片，其中所述第二半导体材料层(20)的侧面(42)通过隐形切割工艺被处理。
19.根据权利要求15至18中任一项所述的MEMS半导体芯片，其中所述台阶(40)在平行于所述第一主表面(24)的方向上的尺寸与所述MEMS半导体芯片的厚度的比率小于0.2。
20.根据权利要求15至19中任一项所述的MEMS半导体芯片，其中所述台阶(40)沿着所述第一主表面(24)的整个边缘延伸。
21.根据权利要求15至20中任一项所述的MEMS半导体芯片，其中所述MEMS结构(22)包括开放的镜结构。
CN202110243153.9A 2020-04-02 2021-03-05 用于制造mems半导体芯片的具有隐形切割工艺的方法 Active CN113493187B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020109149.4 2020-04-02
DE102020109149.4A DE102020109149A1 (de) 2020-04-02 2020-04-02 Verfahren mit Stealth-Dicing-Prozess zur Herstellung von MEMS-Halbleiterchips

Publications (2)

Publication Number Publication Date
CN113493187A true CN113493187A (zh) 2021-10-12
CN113493187B CN113493187B (zh) 2024-08-16

Family

ID=77749485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110243153.9A Active CN113493187B (zh) 2020-04-02 2021-03-05 用于制造mems半导体芯片的具有隐形切割工艺的方法

Country Status (3)

Country Link
US (1) US11939216B2 (zh)
CN (1) CN113493187B (zh)
DE (1) DE102020109149A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074136A (ja) * 2008-08-20 2010-04-02 Hitachi Chem Co Ltd 半導体装置の製造方法
CN103887156A (zh) * 2012-12-20 2014-06-25 Nxp股份有限公司 高裸芯片强度的半导体晶圆加工方法和系统
US20140217577A1 (en) * 2013-02-04 2014-08-07 Infineon Technologies Ag Semiconductor Device and Method for Manufacturing a Semiconductor Device
CN105810644A (zh) * 2015-01-19 2016-07-27 英飞凌科技股份有限公司 包括保护结构的半导体装置
CN106981553A (zh) * 2016-01-18 2017-07-25 晶元光电股份有限公司 发光元件及其制造方法
CN108807614A (zh) * 2018-07-04 2018-11-13 佛山市国星半导体技术有限公司 一种稳压led芯片及其制作方法
US20180345418A1 (en) * 2017-06-01 2018-12-06 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
FR3075773A1 (fr) * 2017-12-22 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation de dispositifs semi-conducteurs et de chemins de decoupe

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6431714B1 (en) 2000-10-10 2002-08-13 Nippon Telegraph And Telephone Corporation Micro-mirror apparatus and production method therefor
JP2012069747A (ja) 2010-09-24 2012-04-05 Teramikros Inc 半導体装置およびその製造方法
US9040389B2 (en) * 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
US20180154361A1 (en) 2013-10-01 2018-06-07 Owl biomedical, Inc. Particle manipulation system with out-of-plane channel and submerged dicing trench
US9484316B2 (en) 2013-11-01 2016-11-01 Infineon Technologies Ag Semiconductor devices and methods of forming thereof
US20180233410A1 (en) 2017-02-14 2018-08-16 Psemi Corporation Wafer dicing methods
US10196261B2 (en) 2017-03-08 2019-02-05 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
CN109909623A (zh) 2017-12-12 2019-06-21 中芯国际集成电路制造(北京)有限公司 用于晶圆的切割方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074136A (ja) * 2008-08-20 2010-04-02 Hitachi Chem Co Ltd 半導体装置の製造方法
CN103887156A (zh) * 2012-12-20 2014-06-25 Nxp股份有限公司 高裸芯片强度的半导体晶圆加工方法和系统
US20140217577A1 (en) * 2013-02-04 2014-08-07 Infineon Technologies Ag Semiconductor Device and Method for Manufacturing a Semiconductor Device
CN105810644A (zh) * 2015-01-19 2016-07-27 英飞凌科技股份有限公司 包括保护结构的半导体装置
CN106981553A (zh) * 2016-01-18 2017-07-25 晶元光电股份有限公司 发光元件及其制造方法
US20180345418A1 (en) * 2017-06-01 2018-12-06 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
FR3075773A1 (fr) * 2017-12-22 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation de dispositifs semi-conducteurs et de chemins de decoupe
CN108807614A (zh) * 2018-07-04 2018-11-13 佛山市国星半导体技术有限公司 一种稳压led芯片及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李海鸥;韦春荣;王晓峰;张紫辰;潘岭峰;李琦;陈永和;: "晶圆激光切割技术的研究进展", 半导体技术, no. 08, pages 7 - 14 *

Also Published As

Publication number Publication date
CN113493187B (zh) 2024-08-16
US11939216B2 (en) 2024-03-26
DE102020109149A1 (de) 2021-10-07
US20210309513A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
US7422962B2 (en) Method of singulating electronic devices
US9165832B1 (en) Method of die singulation using laser ablation and induction of internal defects with a laser
US9130057B1 (en) Hybrid dicing process using a blade and laser
EP2600390B1 (en) Chip manufacturing method
JP6081993B2 (ja) プラズマエッチングを伴うハイブリッドガルバニックレーザスクライビングプロセスを用いたウェハダイシング
US8466042B2 (en) Method for manufacturing separated micromechanical components situated on a silicon substrate and components manufactured therefrom
US8603920B2 (en) Manufacturing method of semiconductor device including etching step
US7872395B2 (en) Actuator with symmetric positioning
US8703517B2 (en) Method of Manufacturing a Semiconductor Device Including Removing a Reformed Layer
KR20140039049A (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
JP2009124077A (ja) 半導体チップ及びその製造方法
US8030180B2 (en) Method of manufacturing a semiconductor device
US11041755B2 (en) Production method for Fabry-Perot interference filter
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
WO2012057823A2 (en) Methods for scribing of semiconductor devices with improved sidewall passivation
CN106467289B (zh) 晶圆结构及晶圆加工方法
US12060266B2 (en) Method with mechanical dicing process for producing MEMS components
JP2009206291A (ja) 半導体基板、半導体装置、およびその製造方法
CN101597021B (zh) 构造基片的器件层的方法
US10748801B2 (en) Carrier arrangement and method for processing a carrier by generating a crack structure
US20070029632A1 (en) Radiation sensor, waver, sensor module, and method for the production a radiation sensor
TW201811662A (zh) 用於具有傾斜的光學窗的微機械裝置的製造方法以及相對應的微機械裝置
CN109052307B (zh) 晶圆结构及晶圆加工方法
US10373855B2 (en) Method for processing a wafer and method for processing a carrier
CN113493187B (zh) 用于制造mems半导体芯片的具有隐形切割工艺的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant