JP6885053B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関するものである。

窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのため、ＧａＮ等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。

窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮからなるＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮからなるＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極差により、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。

また、半導体装置において、オン電流を増やすため、ゲート電極、ソース電極及びドレイン電極を櫛歯状に形成したマルチフィンガー型の構造の半導体装置が開示されている。

特開２００２−３５９２５６号公報 特開２０１０−２３２５０３号公報

ところで、上記のＧａＮ−ＨＥＭＴを電力用に用いた場合、高電圧が印加されるとともに、大電流が流れるため、ＧａＮ−ＨＥＭＴの温度が高くなり、ＧａＮ−ＨＥＭＴが形成されている領域において温度が高い領域と低い領域とが生じる場合がある。このようなＧａＮ−ＨＥＭＴの温度が高い領域では、電流が流れにくくなり、また、温度が高いため破壊等される場合があり、半導体装置としての信頼性の低下を招く。

このため、電力用の半導体装置において、信頼性の高い半導体装置が求められている。

本実施の形態の一観点によれば、半導体装置は、基板の上に、半導体により形成された電子走行層と、前記電子走行層の上に、半導体により形成された電子供給層と、前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極と、を有し、前記ゲート電極は、前記ゲート電極のゲート幅方向における第１端部及び第２端部と、前記第１端部と前記第２端部の間に位置し、前記第１端部のゲート長及び前記第２端部のゲート長よりもゲート長が長い第１領域とを有し、前記ゲート電極の前記ドレイン電極側の縁が平面視で前記ドレイン電極に対して凸状に湾曲し、前記ドレイン電極の前記ゲート電極側の縁が平面視で前記ゲート電極に対して凹状に湾曲しているか、または前記ゲート電極の前記ソース電極側の縁が平面視で前記ソース電極に対して凸状に湾曲し、前記ソース電極の前記ゲート電極側の縁が平面視で前記ゲート電極に対して凹状に湾曲していることを特徴とする。

開示の半導体装置によれば、電力用の半導体装置の信頼性を向上させることができる。

半導体装置の平面図 半導体装置の要部断面図 半導体装置の熱分布の説明図 第１の実施の形態における半導体装置の平面図 第１の実施の形態における半導体装置の要部断面図 第１の実施の形態における半導体装置のゲートフィンガー部の説明図 ゲートフィンガー部におけるゲート長Ｌｇとドレイン電流Ｉｄとの相関図 図１に示される半導体装置のゲート長Ｌｇ及び温度の説明図 第１の実施の形態における半導体装置のゲート長Ｌｇ及び温度の説明図 第１の実施の形態における半導体装置の製造方法の説明図（１） 第１の実施の形態における半導体装置の製造方法の説明図（２） 第１の実施の形態における半導体装置の製造方法の説明図（３） 第１の実施の形態における半導体装置の製造方法の説明図（４） 第１の実施の形態における半導体装置の製造方法の説明図（５） 第１の実施の形態における半導体装置の製造方法の説明図（６） 第１の実施の形態における半導体装置の製造方法の説明図（７） 第１の実施の形態における半導体装置の製造方法の説明図（８） 第１の実施の形態における半導体装置の変形例１の説明図（１） 第１の実施の形態における半導体装置の変形例１の説明図（２） 第１の実施の形態における半導体装置の変形例２の説明図 第１の実施の形態における半導体装置の変形例３の説明図 第２の実施の形態における半導体装置の要部平面図 第２の実施の形態における半導体装置の説明図 第３の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第３の実施の形態における電源装置の回路図 第３の実施の形態における高周波増幅器の構造図 第４の実施の形態におけるマイクロ波加熱装置の構造図 第５の実施の形態における排気浄化装置の構造図 第５の実施の形態における自動車の説明図 第５の実施の形態における情報システムの説明図

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。また、発明を説明するための便宜上、図面の一部は実際よりも誇張されて表されている場合がある。

〔第１の実施の形態〕
最初に、窒化物半導体を用いた半導体装置であるＧａＮ−ＨＥＭＴにおいて、動作させた際に温度分布が生じ、半導体装置としての信頼性が低下することについて、図１及び図２に基づき説明する。図１は、この半導体装置を平面視した平面図であり、図２は、図１における一点鎖線１Ａ−１Ｂにおいて切断した断面図である。また、本願において、「平面視」とは、半導体装置において、後述するゲート電極、ソース電極及びドレイン電極が形成されている面に対し、法線方向より見た視野を示すものとする。

この半導体装置は、図２に示されるように、基板９１０の上に、窒化物半導体により形成されたバッファ層９１１、電子走行層９２１、電子供給層９２２が積層して形成されている。基板９１０は、ＳｉＣ等の半導体基板により形成されており、バッファ層９１１は、ＡｌＮ、ＡｌＧａＮ、ＧａＮ等により形成されている。電子走行層９２１は、ＧａＮ等により形成されており、電子供給層９２２は、ＡｌＧａＮ等により形成されている。これにより、電子走行層９２１において、電子走行層９２１と電子供給層９２２との界面近傍には、２ＤＥＧ９２１ａが生成される。

電子供給層９２２の上には、ゲート電極９３１、ソース電極９３２及びドレイン電極９３３が形成されている。この半導体装置は、図１に示されるように、ゲート電極９３１、ソース電極９３２、ドレイン電極９３３は、櫛歯状の電極構造になっており、ソース電極９３２の櫛歯の間に、ドレイン電極９３３の櫛歯が入り込んでいる。また、ソース電極９３２の櫛歯とドレイン電極９３３の櫛歯との間には、ゲート電極９３１の櫛歯が形成されている。

ところで、このような構造の半導体装置を動作させた場合には、図３に示されるように、半導体装置の中央部分９５０ａの温度が、周辺部分９５０ｂ、９５０ｃよりも高くなるような温度分布が生じる。具体的には、中央部分９５０ａの温度は、２００℃近い高い温度となり、周辺部分９５０ｂ、９５０ｃに向かって温度が低くなる。これは、半導体装置を動作させると中央部分９５０ａも周辺部分９５０ｂ、９５０ｃも同様に発熱するが、周辺部分９５０ｂ、９５０ｃよりも中央部分９５０ａが放熱されにくいからである。即ち、周辺部分９５０ｂ、９５０ｃが発熱すると、周辺部分９５０ｂ、９５０ｃの周囲の半導体装置の外に向かって放熱されるが、中央部分９５０ａでは、中央部分９５０ａの周囲となる周辺部分９５０ｂ、９５０ｃも発熱しているため放熱されにくい。このため、中央部分９５０ａに熱が溜まり、中央部分９５０ａの温度が高く、周辺部分９５０ｂ、９５０ｃの温度が低くなるような温度分布が生じる。

このように、半導体装置において温度分布が生じていると、温度の高い中央部分９５０ａにおいて流れるドレイン電流は、温度の低い周辺部分９５０ｂ、９５０ｃにおいて流れるドレイン電流よりも低くなる。また、半導体装置の温度の高い領域では、電極部分の抵抗が高くなる等の劣化が生じ、半導体装置としての寿命が短くなり、信頼性の低下を招く。このため、半導体装置を動作させた際には、できるだけ温度分布が均一となるものの方が、寿命が長く、信頼性が高い。

（半導体装置）
次に、第１の実施の形態における半導体装置について図４から図６に基づき説明する。図４は、本実施の形態における半導体装置を平面視した平面図であり、図５は、図４における一点鎖線４Ａ−４Ｂにおいて切断した断面図である。図６は、本実施の形態における半導体装置のゲート電極のゲートフィンガー部の説明図である。

本実施の形態における半導体装置は、窒化物半導体を用いたＧａＮ−ＨＥＭＴであり、図５に示されるように、基板１０の上に、窒化物半導体により形成された不図示の核形成層、バッファ層１１、電子走行層２１、電子供給層２２が積層されている。基板１０は、ＳｉＣ等の半導体基板により形成されており、バッファ層１１は、ＡｌＮ、ＡｌＧａＮ、ＧａＮ等により形成されている。電子走行層２１は、ＧａＮ等により形成されており、電子供給層２２は、ＡｌＧａＮ等により形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。また、図示はしないが、電子走行層２１と電子供給層２２との間には、ｉ−ＡｌＧａＮ等によりスペーサ層を形成してもよく、電子供給層２２の上には、ｎ−ＧａＮ等によりキャップ層を形成してもよい。また、電子供給層２２は、ＩｎＡｌＮ等により形成してもよい。尚、本願においては、電子走行層２１を第１の半導体層と、電子供給層２２を第２の半導体層と記載する場合がある。

電子供給層２２の上には、ゲート電極３１、ソース電極３２及びドレイン電極３３が形成されている。具体的には、図４に示されるように、ゲート電極３１、ソース電極３２、ドレイン電極３３は、櫛歯状の電極構造になっており、ソース電極３２の櫛歯の間に、ドレイン電極３３の櫛歯が入り込んでいる。また、ソース電極３２の櫛歯とドレイン電極３３の櫛歯との間に、ゲート電極３１の櫛歯が形成されている。本願においては、ゲート電極３１、ソース電極３２及びドレイン電極３３における櫛歯の部分をフィンガー部、または、櫛歯部と記載し、この櫛歯状の構造をフィンガー構造と記載する場合がある。従って、ゲート電極３１の櫛歯の部分がゲート電極３１のゲートフィンガー部３１ａとなり、ソース電極３２の櫛歯の部分がソース電極３２のソースフィンガー部３２ａとなり、ドレイン電極３３の櫛歯の部分がドレイン電極３３のドレインフィンガー部３３ａとなる。よって、図５の断面図は、各々の電極のフィンガー部における断面図、即ち、ゲート電極３１のゲートフィンガー部３１ａ、ソース電極３２のソースフィンガー部３２ａ、ドレイン電極３３のドレインフィンガー部３３ａにおける断面図である。

尚、ゲート電極３１は、複数のゲートフィンガー部３１ａとゲート配線部３１ｂにより形成されており、ゲートフィンガー部３１ａの長手方向の一方の端がゲート配線部３１ｂに接続されており、他方の端が先端部となる。また、ソース電極３２は、複数のソースフィンガー部３２ａとソース配線部３２ｂにより形成されており、ソースフィンガー部３２ａの長手方向の一方の端がソース配線部３２ｂに接続されており、他方の端が先端部となる。また、ドレイン電極３３は、ドレインフィンガー部３３ａとドレイン配線部３３ｂにより形成されており、ドレインフィンガー部３３ａの長手方向の一方の端がドレイン配線部３３ｂに接続されており、他方の端が先端部となる。

本実施の形態は、図６に示すように、ゲート電極３１のゲートフィンガー部３１ａにおけるゲート長Ｌｇが、ゲートフィンガー部３１ａの長手方向の中央部分３１０ａの方が、周辺部分３１０ｂ、３１０ｃよりも広く形成されている。尚、本願においては、ゲートフィンガー部３１ａにおけるゲート長Ｌｇとは、ゲートフィンガー部３１ａの短手方向における幅である。従って、本実施の形態における半導体装置においては、ゲートフィンガー部３１ａの短手方向における幅が、ゲートフィンガー部３１ａの長手方向の中央部分３１０ａの方が、周辺部分３１０ｂ、３１０ｃよりも広く形成されている。

図７に示すように、半導体装置においては、ゲート電極３１のゲートフィンガー部３１ａにおけるゲート長Ｌｇが広くなるとドレイン電流Ｉｄは低下し、ゲート長Ｌｇが狭くなるとドレイン電流Ｉｄは増加する。従って、本実施の形態では、中央部分３１０ａにおけるゲート電極３１のゲートフィンガー部３１ａのゲート長Ｌｇ１ａを、周辺部分３１０ｂ、３１０ｃにおけるゲート電極３１のゲートフィンガー部３１ａのゲート長Ｌｇ１ｂ、Ｌｇ１ｃよりも広くしている。これにより、周辺部分３１０ｂ、３１０ｃよりも放熱されにくい中央部分３１０ａに流れるドレイン電流Ｉｄを減らし、発熱を減らすことにより、中央部分３１０ａにおける温度の上昇を抑制することができる。

具体的には、図１に示す構造の半導体装置では、図８（ａ）に示すように、ゲート電極９３１のフィンガー部におけるゲート長Ｌｇは一定である。このため、中央部分９３１ａにおいて流れるドレイン電流Ｉｄも、周辺部分９５０ｂ、９５０ｃにおいて流れるドレイン電流Ｉｄも略同じであり、図８（ｂ）に示すように、放熱されにくい中央部分９５０ａの温度が、周辺部分９５０ｂ、９５０ｃよりも高くなる。これに対し、本実施の形態における半導体装置では、図９（ａ）に示すように、ゲート電極３１のゲートフィンガー部３１ａにおけるゲート長Ｌｇは、中央部分３１０ａが周辺部分３１０ｂ、３１０ｃよりも広く形成されている。これにより、周辺部分３１０ｂ、３１０ｃよりも中央部分３１０ａを流れるドレイン電流Ｉｄを減らすことができ、流れるドレイン電流Ｉｄが減ると発熱も減るため、放熱されにくい中央部分３１０ａにおける温度上昇を抑制することができる。これにより、図９（ｂ）に示すように、ゲートフィンガー部３１ａの中央部分３１０ａの温度と周辺部分３１０ｂ、３１０ｃの温度とを略均一にすることができ、半導体装置の信頼性を高めることができる。尚、ゲート電極３１のゲートフィンガー部３１ａにおけるゲート長Ｌｇは、例えば、０．１μｍ以上であれば、ゲートしきい値電圧等には殆ど影響がない。

本実施の形態における半導体装置においては、ゲート電極３１のゲートフィンガー部３１ａの中央部分３１０ａにおけるゲート長Ｌｇ１ａは０．６μｍ、周辺部分３１０ｂ、３１０ｃにおけるゲート長Ｌｇ１ｂは０．５μｍとなるように形成されている。これは、ゲート電極３１のゲートフィンガー部３１ａの中央部分におけるゲート長と、周辺部分におけるゲート長が略同じである場合、発熱した際の温度差は２０％程度であることによる。ドレイン電流Ｉｄと発熱量は比例し、ドレイン電流Ｉｄは、ゲート電極のフィンガー部におけるゲート長Ｌｇに反比例する。このように、高温となるゲート電極３１のゲートフィンガー部３１ａの中央部分３１０ａにおけるゲート長Ｌｇ１ａを周辺部分３１０ｂ、３１０ｃにおけるゲート長Ｌｇ１ｂ、Ｌｇ１ｃの２０％程度広くすることにより、温度分布を略均一にすることができる。

本実施の形態においては、図６に示すように、ゲート電極３１のゲートフィンガー部３１ａのゲート長Ｌｇは、中央部分３１０ａから周辺部分３１０ｂ、３１０ｃに向かって徐々に狭くなっている。即ち、ゲートフィンガー部３１ａの平面視した形状は、中央部分３１０ａがソースフィンガー部３２ａ及びドレインフィンガー部３３ａ側に向かって凸となり、周辺部分３１０ｂ、３１０ｃに近づくにつれて徐々にゲート長Ｌｇが狭くなる曲線形状になっている。

尚、本実施の形態における半導体装置は、図４に示されるように、ゲートフィンガー部３１ａの長手方向の長さＬｆは約４００μｍ、ソースフィンガー部３２ａの幅Ｗｓｆは約８０μｍ、ドレインフィンガー部３３ａの幅Ｗｄｆは約３０μｍである。また、ゲートフィンガー部３１ａとソースフィンガー部３２ａの間隔Ｄｇｓは約２μｍ、ゲートフィンガー部３１ａとドレインフィンガー部３３ａの間隔Ｄｇｄは約５μｍである。また、半導体装置において、温度分布は完全に均一でなくとも略均一であれば所望の効果を得ることができる。発明者の知見によれば、ゲート電極３１のゲートフィンガー部３１ａの中央部分３１０ａにおけるゲート長Ｌｇ１ａは、周辺部分３１０ｂ、３１０ｃにおけるゲート長Ｌｇ１ｂ及びＬｇ１ｃの１０％以上、３０％以下広いことが好ましい。この範囲であれば、半導体装置における温度分布を略均一にすることができるからである。

また、ドレイン電流Ｉｄを変える方法としては、ゲート電極が形成される領域のゲートリセスの深さを変える方法も考えられる。しかしながら、この方法では、ゲート電極のフィンガー部の伸びる方向においてゲートリセスの深さを変えるため、複数回のエッチングを行う必要があり、製造工程が増え、また、ゲートリセスの深さを高い精度で形成する必要があり、製造が困難である。本実施の形態における半導体装置は、ゲート電極のゲートフィンガー部を所望の形状で形成すればよいため、容易に、低コストで製造することができる。

（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１０から図１７に基づき説明する。尚、基板１０の上に形成される窒化物半導体は、ＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）によるエピタキシャル成長により形成されている。窒化物半導体をＭＯＶＰＥにより成長する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ_３（アンモニア）が用いられる。

最初に、図１０及び図１１に示すように、基板１０の上に、ＭＯＶＰＥにより、不図示の核形成層、バッファ層１１、電子走行層２１、電子供給層２２を順次積層して形成し、更に、素子分離領域２５を形成する。尚、図１０及び図１１は、この工程における断面図であり、図１０は、図４における一点鎖線４Ａ−４Ｂに対応する部分の断面図であり、図１１は、図４における一点鎖線４Ｃ−４Ｄに対応する部分の断面図である。

基板１０には、ＳｉＣ基板が用いられており、不図示の核形成層は、膜厚が１ｎｍから３００ｎｍ、例えば、約１６０ｎｍのＡｌＮ膜により形成されている。バッファ層１１は、膜厚が１ｎｍから１０００ｎｍ、例えば、約６００ｎｍのＡｌＧａＮ膜により形成されている。電子走行層２１は、膜厚が約３．０μｍのｉ−ＧａＮ膜により形成されている。電子供給層２２は、膜厚が約３０ｎｍのｎ−ＡｌＧａＮにより形成されており、ｎ型となる不純物元素としてＳｉが、不純物濃度が５×１０^１８ｃｍ^−３となるようにドープされている。これにより、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。尚、図示はしないが、電子走行層２１と電子供給層２２との間には、膜厚が約５ｎｍのｉ−ＡｌＧａＮによりスペーサ層を形成してもよく、電子供給層２２の上には、膜厚が約１０ｎｍのｎ−ＧａＮによりキャップ層を形成してもよい。キャップ層にはｎ型となる不純物元素としてＳｉが、不純物濃度が約５×１０^１８ｃｍ^−３となるようにドープされている。

この後、電子供給層２２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、素子分離領域２５が形成される領域に開口を有する不図示のレジストパターンを形成した後、Ａｒのイオン注入を行う。このように、電子供給層２２及び電子走行層２１の一部の深さまでアルゴン（Ａｒ）等のイオンをイオン注入し、半絶縁化させて不活性領域を形成することにより、素子分離領域２５を形成する。この後、不図示のレジストパターンは有機溶剤等により除去される。

次に、図１２及び図１３に示すように、電子供給層２２等の上に、ゲート電極３１、ソース電極３２及びドレイン電極３３を形成する。尚、図１２及び図１３は、この工程における断面図であり、図１２は、図４における一点鎖線４Ａ−４Ｂに対応する部分の断面図であり、図１３は、図４における一点鎖線４Ｃ−４Ｄに対応する部分の断面図である。

具体的には、電子供給層２２の表面に塗布し、露光装置による露光、現像を行なうことにより、ソース電極３２、ドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴｉ／Ａｌからなる金属積層膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する金属積層膜によりソース電極３２及びドレイン電極３３が形成される。この際成膜されるＴｉ／Ａｌからなる金属積層膜は、Ｔｉ膜が約１００ｎｍ、Ａｌ膜が約３００ｎｍを積層形成したものである。この後、約６００℃の温度でＲＴＡ（Rapid thermal anneal）を行なうことにより、ソース電極３２及びドレイン電極３３をオーミックコンタクトさせる。

この後、電子供給層２２等の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＮｉ／Ａｕからなる金属積層膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する金属積層膜によりゲート電極３１が形成される。この際成膜されるＮｉ／Ａｕからなる金属積層膜は、Ｎｉ膜が約５０ｎｍ、Ａｕ膜が約３００ｎｍを積層形成したものである。

次に、図１４及び図１５に示すように、電子供給層２２、ゲート電極３１、ソース電極３２、ドレイン電極３３の上に、絶縁層４０を形成する。具体的には、電子供給層２２、ゲート電極３１、ソース電極３２、ドレイン電極３３の上に、ＣＶＤ（Chemical Vapor Deposition）により、厚さ約１００ｎｍのＳｉＮ（窒化シリコン）を成膜することにより絶縁層４０を形成する。絶縁層４０としては、ＳｉＮ以外にはＳｉＯ_２（酸化シリコン）を用いてもよい。尚、図１４及び図１５は、この工程における断面図であり、図１４は、図４における一点鎖線４Ａ−４Ｂに対応する部分の断面図であり、図１５は、図４における一点鎖線４Ｃ−４Ｄに対応する部分の断面図である。

次に、図１６及び図１７に示すように、ゲート電極３１の一部、ソース電極３２及びドレイン電極３３の上に、ゲート配線層３１ｃ、ソース配線層３２ｃ、ドレイン配線層３３ｃを形成する。尚、図１６及び図１７は、この工程における断面図であり、図１６は、図４における一点鎖線４Ａ−４Ｂに対応する部分の断面図であり、図１７は、図４における一点鎖線４Ｃ−４Ｄに対応する部分の断面図である。

具体的には、絶縁層４０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート配線層３１ｃ、ソース配線層３２ｃ、ドレイン配線層３３ｃが形成される領域に、開口部を有する不図示のレジストパターンを形成する。この後、エッチングガスとしてＣＦ_４を用いたＲＩＥ（Reactive Ion Etching）等のドライエッチングを行う。これにより、レジストパターンの形成されていない領域における絶縁層４０をゲート電極３１、ソース電極３２及びドレイン電極３３の表面が露出するまで除去する。この後、不図示のレジストパターンを有機溶剤等により除去し、絶縁層４０の開口部が形成されているゲート電極３１、ソース電極３２、ドレイン電極３３の上に、Ａｕメッキにより、ゲート配線層３１ｃ、ソース配線層３２ｃ、ドレイン配線層３３ｃを形成する。

本実施の形態においては、一例として窒化物半導体を用いた半導体装置の場合について説明したが、ＧａＡｓ等の化合物半導体を用いた半導体装置や、Ｓｉを用いた半導体装置についても適用可能である。尚、窒化物半導体を用いた半導体装置の場合、高電圧で大電流が流れるため高温になりやすいため、本実施の形態を適用した場合に、特に顕著な効果を得ることができるものと考えられる。

尚、上記においては、ゲート電極３１の中央部分３１０ａが最も高温になる場合について説明した。しかしながら、図１８（ａ）に示すように、ゲート電極９３１のゲートフィンガー部の中央部分９５０ａよりも、ゲート電極９３１のゲートフィンガー部の先端部となる周辺部分９５０ｃ側に近い部分が最も高温となる場合がある。この場合には、図１８（ｂ）及び図１９に示されるように、ゲート電極３１のゲートフィンガー部３１ａの先端部となる周辺部分３１０ｃ側に近い部分３１０ｄのゲート長Ｌｇが最も広くなり、周辺部分３１０ｂ、３１０ｂに向かって徐々に狭くなるように形成する。これにより、図１８（ｃ）に示すように、ゲート電極３１のゲートフィンガー部３１ａにおける温度分布を均一にすることができる。

また、本実施の形態における半導体装置は、図２０に示されるように、ゲート電極３１におけるゲートフィンガー部３１ａとドレイン電極３３のドレインフィンガー部３３ａとの間隔Ｄｇｄが一定となるように形成したものであってもよい。尚、ゲート電極３１におけるゲートフィンガー部３１ａの中央部分３１０ａは、ソース電極３２のソースフィンガー部３２ａ側に向かって凸となるように形成される。半導体装置における耐圧は、ゲート電極３１におけるゲートフィンガー部３１ａとドレイン電極３３のドレインフィンガー部３３ａとの間隔Ｄｇｄが狭くなると低くなる。これは、ドレイン電極３３には、高い電圧が印加されるため、ゲート電極３１とドレイン電極３３との間の電位差が大きいからである。このため、ゲート電極３１におけるゲートフィンガー部３１ａとドレイン電極３３のドレインフィンガー部３３ａとの間隔Ｄｇｄを一定にすることにより、所望の耐圧を確保している。

更に、ゲート電極３１とソース電極３２との間の電位差は、あまり大きくはないものの、ゲート電極３１におけるゲートフィンガー部３１ａとソース電極３２のソースフィンガー部３２ａとの間の耐圧を考慮した構造のものであってもよい。具体的には、図２１に示されるように、更に、ゲート電極３１におけるゲートフィンガー部３１ａとソース電極３２のソースフィンガー部３２ａとの間隔Ｄｇｓが一定となるように形成したものであってもよい。この場合には、例えば、ゲートフィンガー部３１ａは、中央部分３１０ａにおいてゲート長Ｌｇが広く、周辺部分３１０ｂ、３１０ｃに向かって狭くなるように形成される。ドレインフィンガー部３３ａのゲートフィンガー部３１ａ側は、ゲートフィンガー部３１ａとドレインフィンガー部３３ａとの間隔Ｄｇｄが一定となるように、ゲートフィンガー部３１ａの凸の形状に対応した凹の形状となるように形成される。また、ソースフィンガー部３２ａのゲートフィンガー部３１ａ側は、ゲートフィンガー部３１ａとソースフィンガー部３２ａとの間隔Ｄｇｓが一定となるように、ゲートフィンガー部３１ａの凸の形状に対応した凹の形状となるように形成される。

〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、図２２に示されるように、ゲート電極３１のゲートフィンガー部１３１ａにおけるゲート長Ｌｇが、中央部分３１１ａから周辺部分３１１ｂ、３１１ｃに向かって、段階的に狭くなっている構造のものである。このように、ゲート長Ｌｇが段階的に変化していても、ゲート電極３１のゲートフィンガー部１３１ａにおける温度分布を略均一にすることができる。図２３は、ゲート電極３１のゲートフィンガー部１３１ａにおける位置とゲート長Ｌｇとの関係を示す。

具体的には、ゲート電極３１のゲートフィンガー部１３１ａにおける中央部分３１１ａのゲート長Ｌｇ２ａは約０．６μｍとなるように形成されており、中央部分３１１ａの長手方向における長さＬｆ２ａは約１００μｍとなるように形成されている。ゲート電極３１のゲートフィンガー部１３１ａにおける周辺部分３１１ｂ及び３１１ｃのゲート長Ｌｇ２ｂは約０．５μｍとなるように形成されている。また、この周辺部分３１１ｂ及び３１１ｃの長手方向における長さＬｆ２ｂ及びＬｆ２ｃは約７５μｍとなるように形成されている。ゲート電極３１のゲートフィンガー部１３１ａにおける中央部分３１１ａと周辺部分３１１ｂ及び３１１ｃとの間の中間部分３１１ｄ及び３１１ｅにおけるゲート長Ｌｇ２ｃは約０．５５μｍとなるように形成されている。また、この中間部分３１１ｄ及び３１１ｅの長手方向における長さＬｆ２ｄ及びＬｆ２ｅは約７５μｍとなるように形成されている。

尚、上記以外の内容については、第１の実施の形態と同様である。

〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。

本実施の形態における半導体デバイスは、第１又は第２の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図２４に基づき説明する。尚、図２４は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１又は第２の実施の形態に示されているものとは、異なっている。

最初に、第１又は第２の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１又は第２の実施の形態における半導体装置に相当するものである。

次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１又は第２の実施の形態における半導体装置のゲート電極３１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１又は第２の実施の形態における半導体装置のソース電極３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１又は第２の実施の形態における半導体装置のドレイン電極３３と接続されている。

次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。

次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１又は第２の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。

最初に、図２５に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図２５に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図２５に示す例では３つ）４６８を備えている。図２５に示す例では、第１又は第２の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いられている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。

次に、図２６に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、トランジスタ４７１、入力整合回路４７２、出力整合回路４７３、抵抗４７４を有している。トランジスタ４７１には、第１又は第２の実施の形態における半導体装置が用いられている。トランジスタ４７１のゲートには入力整合回路が接続されており、ドレインには出力整合回路４７３及び抵抗４７４が接続されており、ソースは接地されている。入力整合回路４７２には、発振器４７５からの信号が入力しており、入力整合回路４７２においてインピーダンスの調整がされた後、トランジスタ４７１のゲートに入力し、トランジスタ４７１のドレインより出力整合回路４７３に出力される。この後、出力整合回路４７３においてインピーダンスの調整がされた後、アンテナ４７６等に出力される。

〔第４の実施の形態〕
第４の実施の形態におけるマイクロ波加熱装置について、図２７に基づき説明する。本実施の形態におけるマイクロ波加熱装置は、マイクロ波を発生させるマイクロ波発生器５１０、加熱室５２０、制御部５３０等を有している。本実施の形態におけるマイクロ波加熱装置により加熱される対象となる被加熱物５４０は、加熱室５２０内に入れられている。

マイクロ波発生器５１０は、加熱室５２０に接続されており、マイクロ波発生器５１０において発生させたマイクロ波を加熱室５２０内に供給することにより、加熱室５２０内に入れられている被加熱物５４０を加熱することができる。マイクロ波発生器５１０には、第１又は第２の実施の形態における半導体装置により形成されており、制御部５３０における制御により、発生させるマイクロ波の周波数やパワーを変化させることができる。

〔第５の実施の形態〕
次に、第５の実施の形態について説明する。

最初に、第５の実施の形態における排気浄化装置について図２８に基づき説明する。

本実施の形態における排気浄化装置６００は、微粒子捕集部６１０、酸化触媒部６１１、筐体部６２０、マイクロ波発生器６３０、入射パワーセンサ６４１、反射パワーセンサ６４２、制御部６５０等を有している。

微粒子捕集部６１０は、本実施の形態において被加熱物となるものであり、ＤＰＦ等により形成されている。ＤＰＦは、例えば、隣り合う通気口が交互に閉じられたハニカム構造により形成されており、排気は入口の通気口とは異なる通気口より排出される。酸化触媒部６１１は、ＤＯＣ（Diesel Oxidation Catalyst）等の酸化触媒により形成されている。

筐体部６２０は、ステンレス等の金属材料により形成されており、酸化触媒部６１１及び微粒子捕集部６１０の周囲を覆う筐体本体部６２０ａ、筐体本体部６２０ａに接続されている吸入口６２０ｂ及び排出口６２０ｃを有している。本実施の形態における排気浄化装置は、エンジン等からの排気ガス等の排気が、破線矢印Ａに示される方向より吸入口６２０ｂから筐体部６２０内に入り、筐体本体部６２０ａ内に設置されている酸化触媒部６１１及び微粒子捕集部６１０を通ることにより浄化される。この後、酸化触媒部６１１及び微粒子捕集部６１０において浄化された排気は、排出口６２０ｃより破線矢印Ｂに示される方向に排出される。

尚、筐体部６２０内では、吸入口６２０ｂより排出口６２０ｃに向かって、酸化触媒部６１１、微粒子捕集部６１０の順に配置されている。酸化触媒部６１１では、吸入口６２０ｂより入った排気ガスに含まれる成分を酸化するものであり、例えば、排気ガスに含まれているＮＯをより酸化力の強いＮＯ_２にする。微粒子捕集部６１０では、ＰＭ等の微粒子が捕集されるが、捕集されたＰＭ等の微粒子を燃焼させて除去する際に、酸化触媒部６１１において生成されたＮＯ_２が用いられる。微粒子捕集部６１０において捕集されるＰＭ等の微粒子は、すす等でありＣ（炭素）を多く含んでいる。微粒子捕集部６１０において捕集されたＰＭ等の微粒子を燃焼させて除去する際に、ＮＯ_２を流すことによりＣとＮＯ_２とが化学反応しＣＯ_２が生成される。これにより、微粒子捕集部６１０において捕集されたＰＭ等の微粒子を効率よく除去することができる。

マイクロ波発生器６３０は、筐体部６２０に接続されており、例えば、１ＧＨｚ〜１０ＧＨｚのマイクロ波を周波数を可変させて発生させることができる。また、マイクロ波発生器６３０において発生させたマイクロ波を微粒子捕集部６１０に照射することにより、微粒子捕集部６１０において捕集されたＰＭ等の微粒子を燃焼させて除去することができる。本実施の形態においては、マイクロ波発生器６３０には、第１又は第２の実施の形態における半導体装置が用いられている。第１又は第２の実施の形態における半導体装置は、放熱特性が良好であるため、このような高温の環境下においても、良好に動作させることができる。

入射パワーセンサ６４１及び反射パワーセンサ６４２は、筐体部６２０とマイクロ波発生器６３０との間に設けられている。入射パワーセンサ６４１は、マイクロ波発生器６３０から筐体部６２０内に入射する入射波のパワーを測定し、反射パワーセンサ６４２は、筐体部６２０内に入射したマイクロ波のうち筐体部６２０より戻ってくる反射波のパワーを測定する。制御部６５０は、主に、マイクロ波発生器６３０においてマイクロ波を発生させ、微粒子捕集部６１０を加熱する制御を行う。

図２９は、本実施の形態における自動車６６０であり、本実施の形態における排気浄化装置６００が取り付けられている。本実施の形態における自動車６６０では、自動車６６０において発生した排気ガスを排気浄化装置６００により浄化することができる。

図３０は、本実施の形態における情報システムを示すものである。本実施の形態における情報システムでは、複数の無線基地局６７０と複数の無線基地局６７０に接続されたデータセンタ６７１とを有している。自動車６６０には、無線機６６１が搭載されており、無線基地局６７０のいずれかと無線による情報通信を行うことが可能である。本実施の形態においては、自動車６６０に取り付けられている排気浄化装置６００の微粒子捕集部６１０に堆積しているすすの量を排気浄化装置６００において検知する。排気浄化装置６００において検知された微粒子捕集部６１０に堆積しているすすの量は、自動車６６０に搭載されている無線機６６１を介し、無線基地局６７０に送信され、データセンタ６７１に集められる。データセンタ６７１では、堆積しているすすの量に基づき、後に堆積するであろうすすの量を予測し、最適ルートを探す。これにより得られた最適ルートは、無線基地局６７０より、自動車６６０に送信される。第１又は第２の実施の形態における半導体装置は、自動車６６０に取り付けられている排気浄化装置６００に用いられているが、無線基地局６７０にも用いることが可能である。

尚、第１又は第２の実施の形態における半導体装置は、上記以外にも、レーダ、飛行機、船舶、飛行場、海港等に用いることが可能である。

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、半導体により形成された半導体層と、
前記半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記ゲート電極、ソース電極及びドレイン電極は、櫛歯状に形成されており、
前記ゲート電極のゲートフィンガー部の長手方向の周辺部分よりも、前記周辺部分の間の部分は、前記ゲートフィンガー部の幅が広く形成されていることを特徴とする半導体装置。
（付記２）
前記周辺部分の間の部分は、前記ゲート電極のゲートフィンガー部の長手方向における中央部分であることを特徴とする付記１に記載の半導体装置。
（付記３）
前記ゲートフィンガー部における短手方向の幅は、中央部分から周辺部分に向かって連続的に変化していることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記ゲートフィンガー部における短手方向の幅は、中央部分から周辺部分に向かって段階的に変化していることを特徴とする付記１または２に記載の半導体装置。
（付記５）
前記ドレイン電極のドレインフィンガー部と前記ゲートフィンガー部との間隔は、一定であることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記ソース電極のソースフィンガー部と前記ゲートフィンガー部との間隔は、一定であることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記半導体層は、窒化物半導体により形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記半導体層は、前記基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
により形成されており、
前記ゲート電極、前記ソース電極及び前記ドレイン電極は、前記第２の半導体層の上に形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記９）
第１の半導体層は、ＧａＮを含む材料により形成されており、
第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする付記８に記載の半導体装置。
（付記１０）
付記１から９のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１１）
付記１から９のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１２）
付記１から９のいずれかに記載の半導体装置を有するマイクロ波発生器と、
被加熱物が設置される加熱室と、
を有することを特徴とする加熱装置。
（付記１３）
付記１から９のいずれかに記載の半導体装置を有するマイクロ波発生器と、
微粒子捕集部が入れられている筐体と、
を有することを特徴とする排気浄化装置。
（付記１４）
付記１３に記載の排気浄化装置を有する自動車。
（付記１５）
付記１４に記載する自動車と、
前記自動車と無線による情報通信を行う無線基地局と、
を有することを特徴とする情報システム。
（付記１６）
基板の上に、半導体により半導体層を形成する工程と、
前記半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記ゲート電極、ソース電極及びドレイン電極は、櫛歯状に形成されており、
前記ゲート電極のゲートフィンガー部の長手方向の周辺部分よりも、前記周辺部分の間の部分は、前記ゲートフィンガー部の幅が広く形成されていることを特徴とする半導体装置の製造方法。

１０ 基板
１１ バッファ層
２１ 電子走行層
２１ａ ２ＤＥＧ
２２ 電子供給層
３１ ゲート電極
３１ａ ゲートフィンガー部
３１ｂ ゲート配線部
３２ ソース電極
３２ａ ソースフィンガー部
３２ｂ ソース配線部
３３ ドレイン電極
３３ａ ドレインフィンガー部
３３ｂ ドレイン配線部
３１０ａ 中央部分
３１０ｂ 周辺部分
３１０ｃ 周辺部分

Claims (7)

1. 基板の上に、半導体により形成された電子走行層と、
   前記電子走行層の上に、半導体により形成された電子供給層と、
   前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
   を有し、
   前記ゲート電極は、前記ゲート電極のゲート幅方向における第１端部及び第２端部と、前記第１端部と前記第２端部の間に位置し、前記第１端部のゲート長及び前記第２端部のゲート長よりもゲート長が長い第１領域とを有し、
   前記ゲート電極の前記ドレイン電極側の縁が平面視で前記ドレイン電極に対して凸状に湾曲し、前記ドレイン電極の前記ゲート電極側の縁が平面視で前記ゲート電極に対して凹状に湾曲しているか、または
   前記ゲート電極の前記ソース電極側の縁が平面視で前記ソース電極に対して凸状に湾曲し、前記ソース電極の前記ゲート電極側の縁が平面視で前記ゲート電極に対して凹状に湾曲していることを特徴とする半導体装置。
2. 前記ゲート電極、前記ソース電極及び前記ドレイン電極は、櫛歯状に形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記第１領域は、前記ゲート電極のゲート幅方向における中央部分であることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記ゲート長は、前記ゲート電極のゲート幅方向に連続的に変化していることを特徴とする請求項１から３のいずれかに記載の半導体装置。
5. 前記ゲート長は、前記ゲート電極のゲート幅方向に段階的に変化していることを特徴とする請求項１から３のいずれかに記載の半導体装置。
6. 前記ドレイン電極と前記ゲート電極との間隔は一定であるか、または前記ソース電極と前記ゲート電極との間隔は一定であることを特徴とする請求項１から５のいずれかに記載の半導体装置。
7. 基板の上に、半導体により形成された電子走行層と、
   前記電子走行層の上に、半導体により形成された電子供給層と、
   前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
   前記ゲート電極に接続されたゲート配線と、
   を有し、
   前記ゲート電極は、前記ゲート配線に近い側の第１端部と、前記ゲート配線から遠い側の第２端部と、前記第１端部と前記第２端部の間に位置し、前記第１端部のゲート長及び前記第２端部のゲート長よりもゲート長が長い第１領域とを有し、
   前記第１端部から前記第１領域までの距離は、前記第２端部から前記第１領域までの距離よりも長いことを特徴とする半導体装置。

Images