JP5728842B2

JP5728842B2 - 半導体装置

Info

Publication number: JP5728842B2
Application number: JP2010168665A
Authority: JP
Inventors: 史一八巻
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2010-07-27
Filing date: 2010-07-27
Publication date: 2015-06-03
Anticipated expiration: 2030-07-27
Also published as: JP2012028707A

Description

本発明は、電界効果型トランジスタを備えた半導体装置に関する。

ゲート電極、ソース電極、及びドレイン電極を含む電界効果型トランジスタにおいて、基板上の活性領域に各電極のフィンガを櫛型に配列した構成が知られている。また、このような構成のトランジスタにおいて、活性領域中に不活性の非発熱領域を形成し、動作中の発熱の抑制を図った半導体装置が知られている（例えば、特許文献1を参照）。

特開２００７−２７３９２０号公報

櫛型のフィンガ構造を有するトランジスタでは、半導体装置の中心部の方が周辺部に比べて熱が溜まりやすくなっている。これに対し、従来の半導体装置では、非活性領域が均等に配置されていたため、中心部において発熱の抑制が不十分となる場合があった。

本発明は上記課題に鑑みなされたものであり、広範囲において発熱を抑制することのできる半導体装置を提供することを目的とする。

本半導体装置は、基板と、前記基板上に並列に設けられた複数のゲート電極と、前記複数のゲート電極間に交互に設けられたソース電極及びドレイン電極と、前記ゲート電極の下部に、前記ゲート電極の長手方向である第１方向に沿って交互に複数形成された活性領域及び不活性領域と、を備え、１つの前記ゲート電極に沿って形成された前記不活性領域の前記第１方向の長さの合計は、前記複数のゲート電極の外側から内側に向かって大きくなり、前記複数のゲート電極の並ぶ方向において、前記活性領域及び前記不活性領域は互い違いに配置され、１つの前記ゲート電極に沿って形成された前記不活性領域の数は、前記複数のゲート電極の外側から内側に向かって１つずつ大きくなる。

上記構成において、１つの前記ゲート電極に沿って形成された個々の前記不活性領域の前記第１方向の長さは、前記複数のゲート電極の外側から内側に向かって大きくなる構成とすることができる。

上記構成において、前記複数のゲート電極間の距離は等しい構成とすることができる。

上記構成において、前記不活性領域は、少なくとも前記ソース電極と前記ドレイン電極との間の領域に形成されている構成とすることができる。

上記構成において、前記不活性領域の前記第１方向の長さは、前記基板の厚みの１倍〜２倍である構成とすることができる。

上記構成において、前記活性領域はＧａＡｓ系半導体層または窒化物半導体層を含む構成とすることができる。

本半導体装置によれば、広範囲において発熱を抑制することができる。

図１は、実施例１に係る半導体装置の上面図である。図２は、実施例１に係る半導体装置の断面図（その１）である。図３は、実施例１に係る半導体装置の断面図（その２）である。図４は、活性領域の分離数とチャネル温度との関係を示す概念図である。図５は、活性領域の分離幅とチャネル温度との関係を示す概念図である。図６は、比較例に係る半導体装置の上面図である。図７は、実施例１及び比較例に係る半導体装置のチャネル温度の分布を示す概念図である。図８は、実施例２に係る半導体装置の上面図である。図９は、実施例３に係る半導体装置の上面図である。

図１は、実施例１に係る半導体装置１００の上面模式図である。基板１０上に半導体層２０が形成され、半導体層２０上にゲート電極３０、ソース電極４０、及びドレイン電極５０が形成されている。半導体層２０は、活性領域６０及び不活性領域６２を含んでいる。

ゲート電極３０は、パッド３２と、パッド３２から分岐する複数のフィンガ３４を含む。ソース電極４０は、パッド４２と、パッド４２から分岐する複数のフィンガ４４を含む。ドレイン電極５０は、パッド５２と、パッド５２から分岐する複数のフィンガ５４を含む。ゲート電極３０のパッド３２とソース電極４０のパッド４２は同じ側に配置され、ドレイン電極５０のパッド５２は活性領域６０を挟んで反対側に配置されている。ゲート電極３０のフィンガ３４は一定間隔で平行に配置されており、フィンガ３４の間にはソース電極４０のフィンガ４４またはドレイン電極５０のフィンガ５４が交互に配置されている。このように、実施例１に係る半導体装置１００では、各電極のフィンガが櫛型に配列されることにより、高出力のトランジスタが構成されている。

活性領域６０は、各電極のフィンガの下部に位置する領域であり、トランジスタの動作中には電流が流れることにより発熱する。不活性領域６２は、ゲート電極３０のフィンガ３４の下部に位置する領域であり、トランジスタの動作中には電流が流れず発熱しない。活性領域６０及び不活性領域６２は、ゲート電極３０のフィンガ３４の長手方向（以下、第１方向と称する）に沿って交互に形成されている。

図２（ａ）は、図１のＡ−Ａ線に沿った断面模式図であり、活性領域６０の構成を示す。図２（ｂ）は、図１のＢ−Ｂ線に沿った断面模式図であり、不活性領域６２の構成を示す。図２（ａ）に示すように、基板１０上に形成された半導体層２０は、基板１０の側から順に積層されたバッファ層２２、チャネル層２４、電子供給層２６、及びキャップ層２８を含む。バッファ層２２は、例えばＡｌＮを材料とし、その厚みは１００〜５００ｎｍ程度、例えば３００ｎｍである。チャネル層２４は、例えばＧａＮを材料とし、その厚みは１〜２μｍ程度、例えば１μｍである。電子供給層２６は、例えばＡｌＧａＮを材料とし、その厚みは１０〜３０ｎｍ程度、例えば２０ｎｍである。キャップ層２８は、例えばＧａＮを材料とし、その厚みは１〜１０ｎｍ程度、例えば５ｎｍである。電子供給層２６から供給された電子は、チャネル層２４と電子供給層２６の界面付近に形成されたチャネル２ＤＥＧを通る。これにより、高出力のトランジスタを得ることができる。

キャップ層２８の上には、ゲート電極３０、ソース電極４０、及びドレイン電極５０がそれぞれ形成されている。各電極は、例えば半導体層２０の表面から順にＮｉ及びＡｕを積層した構成とすることができ、その厚みは例えば１００ｎｍとすることができる。

図２（ａ）では、ソース電極４０とドレイン電極５０との間の半導体層２０が、電流の流れる活性領域６０となっている。一方、図２（ｂ）では、ソース電極４０とドレイン電極５０との間の半導体層２０に不活性領域６２が形成され、チャネル２ＤＥＧが不活性領域６２により分断されている。このため、図２（ｂ）の構成ではソース−ドレイン間に電流が流れず、トランジスタとして機能しない。不活性領域６２は、例えば半導体層２０の形成後に、半導体層２０内の所定領域に、例えばＡｒを注入することにより形成することができる。

図３は、図１のＣ−Ｃ線に沿った断面模式図である。半導体層２０の詳細な構成は省略している。半導体層２０内に、第１方向に沿って活性領域６０及び不活性領域６２が交互に配置されている。ここで、図中の点線は活性領域６０からの熱の伝達方向を示している。活性領域６０の下部から放射された熱は、基板１０の表面に対し約４５°の傾斜角を限度として基板１０の下方に伝達される（活性領域６０からの熱が伝達される領域を、図中に斜線領域６４で示す）。図３では、隣接する活性領域６０から発せられた熱同士が、基板１０の下面（半導体層２０が形成された面と反対側の主面）においてぶつかるように配置されている。すなわち、基板１０の厚みをＴ、不活性領域６２の第１方向の長さ（以下、不活性領域６２の長さという場合、第１方向における長さを指すものとする）をＬとした場合に、Ｌ＝２Ｔとなっている。

ここで、不活性領域６２の好ましい配置方法について考察する。

図４は、活性領域の分離数とチャネル温度との関係を示す概念図である。横軸は活性領域６０の分離数（不活性領域６２の形成数）を、縦軸はチャネル層２４内の温度をそれぞれ示す。図示するように、分離数が大きくなるほどチャネル層２４内の温度（発熱量）は低下する。

図５は、活性領域の分離幅とチャネル温度との関係を示すグラフである。横軸は活性領域６０の分離幅（図３に示す基板１０の厚さＴに対する不活性領域６２の長さＬの比）を、縦軸はチャネル層２４内の温度をそれぞれ示す。図示するように、分離幅が大きくなるほどチャネル層２４内の温度（発熱量）は低下する。

半導体装置１００は、ゲート電極３０の複数のフィンガ３４が並列に配置された構成を有するため、装置の周辺部ほど熱が逃げやすく、中心部に近づくに従い熱が逃げにくい構成となっている。従って、半導体装置１００内の温度分布を一定にするためには、半導体装置１００の周辺部から中心部に進むに従い、チャネル層２４の発熱量が小さくなるように不活性領域６２を配置することが好ましい。そして、図４及び図５に示すように、チャネル層２４の発熱量を小さくするためには、不活性領域６２の長さ及び形成数の少なくとも一方を大きくすればよい。

図１に示すように、実施例１では、ゲート電極３０のフィンガ３４に沿って形成された不活性領域６２の数は、外側から内側に向かって大きくなっている。また、個々の不活性領域６２の長さは、外側から内側に向かって徐々に大きくなっている。その結果、１つのフィンガ３４に沿って形成された不活性領域６２の長さの合計は、外側から内側に向かって大きくなっている。これにより、１つのフィンガ３４当たりの発熱量は、外側から内側へ進むに従って小さくなっている。なお、この場合の「外側」、「内側」とは、等間隔で配列された複数のフィンガ３４を基準として、左右両端に近い方を「外側」、中心に近い方を「内側」と称するものとする（以下の説明においても同様）。

図６（ａ）〜（ｂ）は、比較例に係る半導体装置１００の上面模式図である。基板１０、半導体層２０、ゲート電極３０、ソース電極４０、及びドレイン電極５０の配置は実施例１と共通であり、詳細な説明を省略する。また、図中ではフィンガ部の構成のみを示し、パッド部の構成を省略している。図６（ａ）に示す比較例１では、不活性領域６２が形成されていない。図６（ｂ）に示す比較例２では、ゲート電極３０の各フィンガ３４に同じ大きさの不活性領域６２が同じ数だけ設けられている。

図７は、実施例１及び比較例に係る半導体装置のチャネル温度の分布を示す概念図である。横軸は、フィンガの長手方向と交差する方向（以下、第２方向とする）における半導体装置の断面位置を示し、縦軸はチャネル層２４内の温度を示す。

図示するように、比較例１では、半導体装置の周辺部（右端または左端）の温度は低いものの、中心部の温度が周辺部に比べてかなり高くなっている。比較例２では、比較例１と比べて全体的に温度は低いものの、周辺部の温度が低く中心部の温度が高い温度分布は比較例１と変わらない。

これに対し、実施例１では、周辺部から中心部にかけてチャネル層２４内の温度がほとんど変化せず、半導体装置１００内の熱分布が一定となっている。このため、半導体装置１００内の広範囲の領域において発熱を抑制することが可能となっている。

実施例２は、不活性領域の長さを一定とした例である。

図８は、実施例２に係る半導体装置の上面図である。実施例１と異なり、各不活性領域６２の長さは一定（例えば、基板１０の厚みの２．０倍）となっている。また、各フィンガ３４に形成された不活性領域６２の数は、外側から内側に向かって大きくなっている。その結果、実施例１と同じく、１つのフィンガ３４に沿って形成された不活性領域６２の長さの合計は、外側から内側に向かって大きくなっており、１つのフィンガ３４当たりの発熱量は、外側から内側へ進むに従って小さくなっている。

実施例２に係る半導体装置１００によれば、実施例１と同じく、半導体装置１００内の広範囲の領域において発熱を抑制することができる。

実施例３は、フィンガ当たりの不活性領域の数を一定とした例である。

図９は、実施例２に係る半導体装置の上面図である。実施例１と異なり、各フィンガ３４に形成された不活性領域６２の数は等しくなっている。また、各不活性領域６２の長さは、外側から内側に向かって大きくなっている（例えば、基板１０の厚みを基準として、外側から順に１．０倍、１．５倍、２．０倍）。その結果、実施例１と同じく、１つのフィンガ３４に沿って形成された不活性領域６２の長さの合計は、外側から内側に向かって大きくなっており、１つのフィンガ３４当たりの発熱量は、外側から内側へ進むに従って小さくなっている。

実施例３に係る半導体装置１００によれば、実施例１と同じく、半導体装置１００内の広範囲の領域において発熱を抑制することができる。

実施例１〜３では、基板１０上にＧａＮ系の半導体層２０が形成されたトランジスタを例に説明したが、半導体層２０の形態は上記に限定されるものではない。半導体層２０に窒化物半導体層を用いる場合は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等を用いることができる。また、本発明はＧａＡｓ系やＳｉ系の基板を用いるトランジスタにおいても適用することができる。また、本発明は半導体層２０を有しない半導体装置（基板内にチャネルが形成された半導体装置）に対しても適用することができる。

実施例１〜３では、不活性領域６２の形成のために半導体層２０に不純物を注入する構成としたが、これ以外の方法により不活性領域６２を形成してもよい。例えば、半導体層２０の所定領域をエッチングすることにより、不活性領域６２を形成しても良い。不活性領域６２の深さは、少なくとも電流の流れるチャネル（図２に示す２ＤＥＧの位置）より深くすることが好ましい。

実施例１〜３では、ゲート電極３０の各フィンガ３４の間隔を等しくする例について説明したが、フィンガ３４の間隔は一定でなくともよい。例えば、フィンガ３４の間隔を外側と内側とで異なるものとすることで、半導体装置内の熱分布を変更することができるが、その場合は半導体装置１００の構成が複雑化してしまう。本発明によれば、フィンガ３４の間隔が一定の場合でも、半導体装置１００内の広範囲の領域において発熱を抑制することができる点が優れている。なお、フィンガ３４同士の間隔は、例えば１０μｍ〜１００μｍとすることができる。

実施例１〜３では、不活性領域６２がソース電極４０とドレイン電極５０との間の領域のみに形成されている例について説明したが、不活性領域６２はこれ以外の領域（例えば、ソース電極４０及びドレイン電極５０の下部領域）にも形成することができる。ただし、実施例１〜３のように、少なくともソース電極４０とドレイン電極５０との間の領域に不活性領域６２を形成することが好ましい。

実施例１〜３では、不活性領域６２の長さ（図３のＬ）を、例えば基板１０の厚みＴの２倍とする例について説明したが、不活性領域６２の長さはこれに限定されるものではない。ただし、図３で説明したように、不活性領域６２の長さを基板１０の厚みＴの２倍より大きくしても、隣接する活性領域６０からの熱が伝達される基板１０の領域が重複しないため、Ｌ＞２Ｔとすることの効果は少ない。従って、不活性領域６２の長さは基板１０の厚みの２倍以下とすることが好ましい。また、不活性領域６２の長さは基板１０の厚みの少なくとも１倍以上とすることが好ましく、１．５倍以上とすることが更に好ましい。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０基板
２０半導体層
３０ゲート電極
３２フィンガ（ゲート電極）
４０ソース電極
５０ドレイン電極
６０活性領域
６２不活性領域
１００半導体装置

Claims

基板と、
前記基板上に並列に設けられた複数のゲート電極と、
前記複数のゲート電極間に交互に設けられたソース電極及びドレイン電極と、
前記ゲート電極の下部に、前記ゲート電極の長手方向である第１方向に沿って交互に複数形成された活性領域及び不活性領域と、を備え、
１つの前記ゲート電極に沿って形成された前記不活性領域の前記第１方向の長さの合計は、前記複数のゲート電極の外側から内側に向かって大きくなり、
前記複数のゲート電極の並ぶ方向において、前記活性領域及び前記不活性領域は互い違いに配置され、
１つの前記ゲート電極に沿って形成された前記不活性領域の数は、前記複数のゲート電極の外側から内側に向かって１つずつ大きくなることを特徴とする半導体装置。
１つの前記ゲート電極に沿って形成された個々の前記不活性領域の前記第１方向の長さは、前記複数のゲート電極の外側から内側に向かって大きくなることを特徴とする請求項１に記載の半導体装置。
前記複数のゲート電極間の距離は等しいことを特徴とする請求項１または２に記載の半導体装置。
前記不活性領域は、少なくとも前記ソース電極と前記ドレイン電極との間の領域に形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
前記不活性領域の前記第１方向の長さは、前記基板の厚みの１倍〜２倍であることを特徴とする請求項１〜３に記載の半導体装置。
前記活性領域はＧａＡｓ系半導体層または窒化物半導体層を含むことを特徴とする請求項１〜４のいずれかに記載の半導体装置。