JPS5853862A - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置Info
- Publication number
- JPS5853862A JPS5853862A JP15077681A JP15077681A JPS5853862A JP S5853862 A JPS5853862 A JP S5853862A JP 15077681 A JP15077681 A JP 15077681A JP 15077681 A JP15077681 A JP 15077681A JP S5853862 A JPS5853862 A JP S5853862A
- Authority
- JP
- Japan
- Prior art keywords
- region
- active region
- width
- finger
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000005669 field effect Effects 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 230000005012 migration Effects 0.000 abstract 1
- 238000013508 migration Methods 0.000 abstract 1
- 230000005855 radiation Effects 0.000 abstract 1
- 238000009826 distribution Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電界効果型半導体装置に係り、特に動作層
温度の高い電力用電界効果型トランジスタの構造に関す
るものである。
温度の高い電力用電界効果型トランジスタの構造に関す
るものである。
電力用ショットキ１ｌＧａＡｓ電界効果トランジスタ（
以下電力用ＦＩＴと略記する）は、一般に第１図に示す
様に半絶縁性半導体基板表面の活性領域（４）上に互に
さし違えるように分岐している指状オーム性のソース電
極（１）及びドレイン電極（２）と、ショットキゲート
電極（３）とを具備した基本トランジスタを平面的に多
数個配列し、同種電極を導体で電気的に接続した構造を
とるものである。
以下電力用ＦＩＴと略記する）は、一般に第１図に示す
様に半絶縁性半導体基板表面の活性領域（４）上に互に
さし違えるように分岐している指状オーム性のソース電
極（１）及びドレイン電極（２）と、ショットキゲート
電極（３）とを具備した基本トランジスタを平面的に多
数個配列し、同種電極を導体で電気的に接続した構造を
とるものである。
このような構造のトランジスタで動作時の発熱部分は、
活性領域（４）の、ゲート電極（３）の下方付近である
。例えば第１図のゲート電極（３）で活性領域上の電極
長さくフィンガー長）であるゲート巾及びゲート長（フ
ィンガー巾）をそれぞれ部分するＡ−Ａ’、Ｂ −Ｂ’
両線上の表面温度分布をそれぞれ模式的に示すと、第２
図イ、口に示される様に中高になり、温度を一番高くし
ている範囲はム−Ａ′及びＢ −Ｂ’の中央Ｃ点である
。
活性領域（４）の、ゲート電極（３）の下方付近である
。例えば第１図のゲート電極（３）で活性領域上の電極
長さくフィンガー長）であるゲート巾及びゲート長（フ
ィンガー巾）をそれぞれ部分するＡ−Ａ’、Ｂ −Ｂ’
両線上の表面温度分布をそれぞれ模式的に示すと、第２
図イ、口に示される様に中高になり、温度を一番高くし
ている範囲はム−Ａ′及びＢ −Ｂ’の中央Ｃ点である
。
ところでトランジスタの寿命を決める主費因としてゲー
ト電極金属のエレクトロマイグレーションが存在する。
ト電極金属のエレクトロマイグレーションが存在する。
このモードによる平均故障時間（ＭＴＴＦ）と動作層温
度（絶対温度Ｔ）との間には、一般に ＭＴＴＦ ＝ Ａｅｘｐ （’Ｂ ／ ｋＴ ）
−−−（１１の関係がある。ここで、ムは定数、Ｅは
活性化エネルギ、ｋはボルツマン定数である。（１１式
からＭＴＴＦは温度の上昇と共に指数関数的に小さくな
る。それ放電力用ＦＢＴの信頼性、すなわちＭＴ’ｒＦ
を改善するには少しでも動作層温度を下げることが有効
である。
度（絶対温度Ｔ）との間には、一般に ＭＴＴＦ ＝ Ａｅｘｐ （’Ｂ ／ ｋＴ ）
−−−（１１の関係がある。ここで、ムは定数、Ｅは
活性化エネルギ、ｋはボルツマン定数である。（１１式
からＭＴＴＦは温度の上昇と共に指数関数的に小さくな
る。それ放電力用ＦＢＴの信頼性、すなわちＭＴ’ｒＦ
を改善するには少しでも動作層温度を下げることが有効
である。
構造的に動作層温度を低減するためにゲート電極のフィ
ンガー長、すなわち活性領域（４）の幅Ｊを短かくし、
基本トランジスタの発熱領域を小さくすることは既に行
われている。一方、電力用ＦｇＴで所要出力を得るため
には、それに応じた全ゲート幅即ち！×ゲート電極数が
要求される。したがって、ノを短かくすればその分だけ
ゲート電極数を増やさなければならなくなる。しかしゲ
ート電極数を増やすということは基本トランジスタ数を
増やすことになり、同種電極を電気的に接続する導体部
分の長さ、面積を増大することになる。このためこの部
分に発生する寄生リアクタンスにより出力合成率を低下
し、出力の周波数特性を劣化する等電力用ＦＢＴの電気
的性能に悪影響を及ぼす。
ンガー長、すなわち活性領域（４）の幅Ｊを短かくし、
基本トランジスタの発熱領域を小さくすることは既に行
われている。一方、電力用ＦｇＴで所要出力を得るため
には、それに応じた全ゲート幅即ち！×ゲート電極数が
要求される。したがって、ノを短かくすればその分だけ
ゲート電極数を増やさなければならなくなる。しかしゲ
ート電極数を増やすということは基本トランジスタ数を
増やすことになり、同種電極を電気的に接続する導体部
分の長さ、面積を増大することになる。このためこの部
分に発生する寄生リアクタンスにより出力合成率を低下
し、出力の周波数特性を劣化する等電力用ＦＢＴの電気
的性能に悪影響を及ぼす。
従って通常ノの長さは電気的性能を劣化させない様な値
に設定されるため、熱設計から決められる値まで短かく
することは出来ず、このため動作層温度を低減すること
が不十分で、電力用ＦＢ〒を用いた発振器、増幅器、さ
らにはこれらを組込んだシステムの信頼性をある程度犠
牲にすることが余繊なくされている。
に設定されるため、熱設計から決められる値まで短かく
することは出来ず、このため動作層温度を低減すること
が不十分で、電力用ＦＢ〒を用いた発振器、増幅器、さ
らにはこれらを組込んだシステムの信頼性をある程度犠
牲にすることが余繊なくされている。
この発明はこのような欠点を除去し改東された電界効果
型半導体装置を提供するもので、電力用ＦＩＴの電気的
性能を劣化させずに動作層温度を低減させることを可能
にしている。即ちこの発明は（１）半絶縁性半導体基板
表面に、チャネル用活性領域とこの活性領域よりも高抵
抗の領域とを、高抵抗領域を配列中心において交互に縞
状に備え、互にさし違えるように分岐している指状のソ
ース電極、ドレイン電極、及び両電極間に配置されるよ
うに分岐しているゲート電極が、電極の繰返しパターン
を等しくしてこの縞状領域表面を横切るように分布して
いる゛ものである電界効果型半導体装置又は（２）何れ
も指状電極の指長さ方向に測られるとき一方の活性領域
上にある・電極の全長の２５％以下を占めるように他方
の高抵抗領域が分布しているものである前記第１項に記
載の電界効果型半導体装置にある。
型半導体装置を提供するもので、電力用ＦＩＴの電気的
性能を劣化させずに動作層温度を低減させることを可能
にしている。即ちこの発明は（１）半絶縁性半導体基板
表面に、チャネル用活性領域とこの活性領域よりも高抵
抗の領域とを、高抵抗領域を配列中心において交互に縞
状に備え、互にさし違えるように分岐している指状のソ
ース電極、ドレイン電極、及び両電極間に配置されるよ
うに分岐しているゲート電極が、電極の繰返しパターン
を等しくしてこの縞状領域表面を横切るように分布して
いる゛ものである電界効果型半導体装置又は（２）何れ
も指状電極の指長さ方向に測られるとき一方の活性領域
上にある・電極の全長の２５％以下を占めるように他方
の高抵抗領域が分布しているものである前記第１項に記
載の電界効果型半導体装置にある。
以下この発明の実施例について図面を参照して説明する
。この例の平面図を第３図に、又第１図Ｂ −Ｂ’線に
対応して描かれている第３図Ｄ−Ｄ′線に沿う断面図を
第４図に示す。両図でソース電極Ｑｌｌ、ドレイン電極
ａ３、ショットキゲート電極ａ３及び活性領域α々はそ
れぞれ第１図の（１１、（２）、（３）及び（４）に対
応する。
。この例の平面図を第３図に、又第１図Ｂ −Ｂ’線に
対応して描かれている第３図Ｄ−Ｄ′線に沿う断面図を
第４図に示す。両図でソース電極Ｑｌｌ、ドレイン電極
ａ３、ショットキゲート電極ａ３及び活性領域α々はそ
れぞれ第１図の（１１、（２）、（３）及び（４）に対
応する。
前述した様に、このＦＢＴの動作層温度は活性領域Ｉの
中央長手Ｅ−メ方同上のゲート電極０３直下部分が最も
高いので、この部分の温度を下げることが信頼性向上に
最も効果的である。そのために第３図及び第４図で活性
領域Ｉの中央長手Ｘ方向に斜線を施して示した帯状の、
且つ活性領域ａ４１よりも高抵抗な領域ａ！９を設ける
のである。但し領域ａ９は、導電型をＦｉ１％Ｎ型の何
れかとしてよく又■型としてもよろしい。この様にする
とこの高抵抗領域ａ９を通して流れる電流が抑えられ、
従ってこの部分の発熱量が周囲のそれよりも小さくなり
、高抵抗領域ａ１内の発熱部分の温度上昇が小さくなる
。例えば第３図のＤ−６の温度分布を模式的に示すと第
５図の通りとなる。もしも高抵抗領域ａ＄のキャリア濃
度を半絶縁性基板−の程度丈で低くし、この部分に電流
がほとんど流れない状態にすると、この温度低減効果は
より顕著になる。
中央長手Ｅ−メ方同上のゲート電極０３直下部分が最も
高いので、この部分の温度を下げることが信頼性向上に
最も効果的である。そのために第３図及び第４図で活性
領域Ｉの中央長手Ｘ方向に斜線を施して示した帯状の、
且つ活性領域ａ４１よりも高抵抗な領域ａ！９を設ける
のである。但し領域ａ９は、導電型をＦｉ１％Ｎ型の何
れかとしてよく又■型としてもよろしい。この様にする
とこの高抵抗領域ａ９を通して流れる電流が抑えられ、
従ってこの部分の発熱量が周囲のそれよりも小さくなり
、高抵抗領域ａ１内の発熱部分の温度上昇が小さくなる
。例えば第３図のＤ−６の温度分布を模式的に示すと第
５図の通りとなる。もしも高抵抗領域ａ＄のキャリア濃
度を半絶縁性基板−の程度丈で低くし、この部分に電流
がほとんど流れない状態にすると、この温度低減効果は
より顕著になる。
第３図の活性領域ａ４及び高抵抗領域ａ５は容易に形成
できる。例えば半絶縁性基板表面に気相成長法あるいは
イオン注入法により活性領域ａ４を形成し、その後、Ｉ
の表面にマスクをかけ選択的にイオン注入して、高抵抗
領域ａ９を形成すればよい。
できる。例えば半絶縁性基板表面に気相成長法あるいは
イオン注入法により活性領域ａ４を形成し、その後、Ｉ
の表面にマスクをかけ選択的にイオン注入して、高抵抗
領域ａ９を形成すればよい。
例えばＦＩＴとして出力５００ｍＷ級を所望する場合、
全ゲート幅は約２０００＃ｍ必要である。活性領域ｏ４
の幅を！＝２００ｊｌ１ｍとし、高抵抗領域ｏ９の幅Ｊ
′はゲート電極数の増加による電気的性能の劣化をきた
さない様ノの２０％にあたるｊ””４０ｊ１ｍとする。
全ゲート幅は約２０００＃ｍ必要である。活性領域ｏ４
の幅を！＝２００ｊｌ１ｍとし、高抵抗領域ｏ９の幅Ｊ
′はゲート電極数の増加による電気的性能の劣化をきた
さない様ノの２０％にあたるｊ””４０ｊ１ｍとする。
高抵抗類Ｗａ５１のキャリア濃度は、半給縁性半導体基
板ＱＱと同程度にし、このためａ９を通して流れるドレ
イン電流をなくなる。そこでこの例ではゲート電極１本
当りの実質的な動作領域、すなわち発熱領域の長さは、
ノーノ’＝１６０ａｍとなるのでゲート数は１２本、ゲ
ート幅＝ １９２０μｍとなる。
板ＱＱと同程度にし、このためａ９を通して流れるドレ
イン電流をなくなる。そこでこの例ではゲート電極１本
当りの実質的な動作領域、すなわち発熱領域の長さは、
ノーノ’＝１６０ａｍとなるのでゲート数は１２本、ゲ
ート幅＝ １９２０μｍとなる。
この構造でフィンガー長さ方向に沿う温度分布を第５図
に示す。最大温度上昇点は第５図で活性領域上にあって
両端から（１−）′）／４にある両Ｐ点で表わされ、こ
の熱抵抗Ｒｔｈ、１を計算機解析により求めるとＲｔｈ
、１ ＝ ２５．６℃／Ｗとなる。但し計算に用いた他
の構造パラメータは、基板Ｑ５の厚さ＝ １００μｍ１
発熱領域の暢”６ｆｉｒｎ、発熱領域間隔＝４０μｍで
ある。この場合、従来の様に高抵抗領域ａ５を設けず活
性領域（１４１の暢）をノ：１６０ａｍとして、同じゲ
ート幅を実現したとすると、第１図の０点に対応する最
大温度上昇点の熱抵抗Ｒｔｈ、２は、同様の計算により
Ｒ＊ｂＪ ＝ ２９．５℃／Ｗとなる６ ５０ＧｍＷ
級ＦＢ’ｒの動作条件は通常動作ドレイン電圧＝ ＩＯ
Ｖ。
に示す。最大温度上昇点は第５図で活性領域上にあって
両端から（１−）′）／４にある両Ｐ点で表わされ、こ
の熱抵抗Ｒｔｈ、１を計算機解析により求めるとＲｔｈ
、１ ＝ ２５．６℃／Ｗとなる。但し計算に用いた他
の構造パラメータは、基板Ｑ５の厚さ＝ １００μｍ１
発熱領域の暢”６ｆｉｒｎ、発熱領域間隔＝４０μｍで
ある。この場合、従来の様に高抵抗領域ａ５を設けず活
性領域（１４１の暢）をノ：１６０ａｍとして、同じゲ
ート幅を実現したとすると、第１図の０点に対応する最
大温度上昇点の熱抵抗Ｒｔｈ、２は、同様の計算により
Ｒ＊ｂＪ ＝ ２９．５℃／Ｗとなる６ ５０ＧｍＷ
級ＦＢ’ｒの動作条件は通常動作ドレイン電圧＝ ＩＯ
Ｖ。
動作ドレイン電流：３００ｍムで、典型的なりＰ入力（
Ｐｉｎ）、出力（Ｐｏ＠ｔ）がＰｊｍ＝２３ｄＢｍ、
Ｐｅｎｔ ＝ ２８ｄＢｍであり、したがって、消費電
力Ｐｄ１ｓはＰｄ１ｓΦ２．６Ｗとなる。前述した計算
により求めた熱抵抗Ｒｔｈ、１％Ｒ１ｈ、２を用いて同
構造の最大温度上昇点の温度差を求めると約１０℃とな
り、（１）式よりＭＴ’ｌ”Ｆを約５０％伸ばすことが
できる。
Ｐｉｎ）、出力（Ｐｏ＠ｔ）がＰｊｍ＝２３ｄＢｍ、
Ｐｅｎｔ ＝ ２８ｄＢｍであり、したがって、消費電
力Ｐｄ１ｓはＰｄ１ｓΦ２．６Ｗとなる。前述した計算
により求めた熱抵抗Ｒｔｈ、１％Ｒ１ｈ、２を用いて同
構造の最大温度上昇点の温度差を求めると約１０℃とな
り、（１）式よりＭＴ’ｌ”Ｆを約５０％伸ばすことが
できる。
この例では高抵抗領域ａ９を活性領域（１４１の中央に
一定の幅で帯状に設けた構造をきっているが、この分布
に限られない。例えば第６図に示す様に、高抵抗領域（
ハ）を活性領域（財）の間に複数行、図例では３行に分
割して設けると、温度低減効果はより顕著になる。第４
図ノ′に和尚する量は１分割された３行について対応す
る量の和となる。又、第７図に示す様に高抵抗領域（至
）の電極方向のＳ／を一定にしないで例えば高抵抗領域
（至）のＸ方向の中央付近に向けて漸増させても良い。
一定の幅で帯状に設けた構造をきっているが、この分布
に限られない。例えば第６図に示す様に、高抵抗領域（
ハ）を活性領域（財）の間に複数行、図例では３行に分
割して設けると、温度低減効果はより顕著になる。第４
図ノ′に和尚する量は１分割された３行について対応す
る量の和となる。又、第７図に示す様に高抵抗領域（至
）の電極方向のＳ／を一定にしないで例えば高抵抗領域
（至）のＸ方向の中央付近に向けて漸増させても良い。
第６図のｒｎ、１２３、（ハ）、（財）及びＧ並びに＠
７図ノｃ（ｎ、ａａ、的、ｈｉび的は第１図のイ１）、
＋２７． （３）、（４）及び（５）に順に対応させて
番号付けである。
７図ノｃ（ｎ、ａａ、的、ｈｉび的は第１図のイ１）、
＋２７． （３）、（４）及び（５）に順に対応させて
番号付けである。
このようなこの発明によれば、電力用ＦＩＴの電気的性
能をほとんどおとさずに動作層温度を効果的に低減して
素子の信頼性を向上することができひいてはこれを用い
た発振器、増幅器及びこれらを組込んだシステムの信頼
性を向上させる。
能をほとんどおとさずに動作層温度を効果的に低減して
素子の信頼性を向上することができひいてはこれを用い
た発振器、増幅器及びこれらを組込んだシステムの信頼
性を向上させる。
第１図は従来の電力用ＦＩＴの平面図、第２図は第１図
中へＸ、ＢＢ′方向に沿う温度分布模式図、第３図はこ
の発明の一実施例電力用ＰＩＴ平面図、第４図は、第３
図Ｄｍ方向に沿う断面図、第５図は第３図中温度分布模
式図、第６図、第７図はそれぞれ他の実施例電力用ＦＢ
Ｔ平面図である。 各図テ（１）、（Ｉｌ＋、（２Ｄ、 ＱＵ ・＝ ソー
ス１［極、（２）、 ０２、の、０２・・・ドレイン
電極、（３）、ｌＩ３、（ハ）、（至）・・−ゲート電
極、（４）、０４、ｃ！４、（２）・・活性領域、ａ９
、四、（ト）・・・高抵抗領域、αＧ・・・半絶縁性基
板 代理人 弁理士 井 上 −男 Ｓｔ図 第３図
中へＸ、ＢＢ′方向に沿う温度分布模式図、第３図はこ
の発明の一実施例電力用ＰＩＴ平面図、第４図は、第３
図Ｄｍ方向に沿う断面図、第５図は第３図中温度分布模
式図、第６図、第７図はそれぞれ他の実施例電力用ＦＢ
Ｔ平面図である。 各図テ（１）、（Ｉｌ＋、（２Ｄ、 ＱＵ ・＝ ソー
ス１［極、（２）、 ０２、の、０２・・・ドレイン
電極、（３）、ｌＩ３、（ハ）、（至）・・−ゲート電
極、（４）、０４、ｃ！４、（２）・・活性領域、ａ９
、四、（ト）・・・高抵抗領域、αＧ・・・半絶縁性基
板 代理人 弁理士 井 上 −男 Ｓｔ図 第３図
Claims (2)
- （１）半絶縁性半導体基板表面に、チャネル用活性領域
とこの活性領域よりも高抵抗の領域とを、高抵抗領域を
配列中心において交互に縞状に備え、互にさし違えるよ
うに分岐している指状のソース電極、ドレイン電極、及
び両電極間に配置されるように分岐しているゲート電極
が、電極の繰返しパターンを等しくしてこの縞状領域表
面を横切るように分布しているものであることを特徴と
する電界効果型半導体装置 - （２） 何れも指状電極の指長さ方向に測られるとき
一方の活性領域上にある電極の全長の２５％以下を占め
るように他方の高抵抗領域が分布しているものであるこ
とを特徴とする特許請求の範囲第１項に記載の電界効果
型半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15077681A JPS5853862A (ja) | 1981-09-25 | 1981-09-25 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15077681A JPS5853862A (ja) | 1981-09-25 | 1981-09-25 | 電界効果型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5853862A true JPS5853862A (ja) | 1983-03-30 |
Family
ID=15504168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15077681A Pending JPS5853862A (ja) | 1981-09-25 | 1981-09-25 | 電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853862A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168209U (ja) * | 1985-04-05 | 1986-10-18 | ||
| US4857975A (en) * | 1986-08-15 | 1989-08-15 | Nec Corporation | GaAs field effect transistor having a WSi Schottky gate electrode improved for high-speed operation |
| JPH08213409A (ja) * | 1995-02-06 | 1996-08-20 | Nec Corp | 半導体装置 |
| JP2012028707A (ja) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Ind Ltd | 半導体装置 |
-
1981
- 1981-09-25 JP JP15077681A patent/JPS5853862A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168209U (ja) * | 1985-04-05 | 1986-10-18 | ||
| US4857975A (en) * | 1986-08-15 | 1989-08-15 | Nec Corporation | GaAs field effect transistor having a WSi Schottky gate electrode improved for high-speed operation |
| JPH08213409A (ja) * | 1995-02-06 | 1996-08-20 | Nec Corp | 半導体装置 |
| JP2012028707A (ja) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Ind Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Baliga et al. | Power mosfets | |
| US4599576A (en) | Insulated gate type field effect semiconductor device and a circuit employing the device | |
| JPH01138759A (ja) | 高耐圧プレーナ素子 | |
| CN103151379A (zh) | 一种半导体器件的终止结构 | |
| US20090026506A1 (en) | Semiconductor device | |
| JP2007535140A (ja) | 熱スペーサを有する半導体デバイス | |
| JPS61196578A (ja) | 絶縁ゲート電界効果トランジスタ装置 | |
| JP2001028425A (ja) | 半導体装置及びその製造方法 | |
| US4511913A (en) | Gate-turn off thyristor with optimized anode shorting resistance, Rso | |
| JPH04252036A (ja) | 半導体装置 | |
| JPS5853862A (ja) | 電界効果型半導体装置 | |
| JPH0316268A (ja) | 絶縁ゲート型トランジスタ用のｍｏｓパイロット構造 | |
| JPH1174370A (ja) | 電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路 | |
| US6548839B1 (en) | LDMOS transistor structure using a drain ring with a checkerboard pattern for improved hot carrier reliability | |
| JPH0834312B2 (ja) | 縦形電界効果トランジスタ | |
| US3001111A (en) | Structures for a field-effect transistor | |
| US11888060B2 (en) | Power MOSFET with improved safe operating area | |
| US6534857B1 (en) | Thermally balanced power transistor | |
| JPS63289871A (ja) | 半導体装置 | |
| JPH05251479A (ja) | 高周波用電界効果トランジスタ | |
| JP2005012002A (ja) | 半導体素子およびそれを備えた論理回路 | |
| JPS5889864A (ja) | 絶縁ゲ−ト型半導体装置 | |
| JPH07326775A (ja) | 半導体装置 | |
| JPH0488669A (ja) | 半導体装置 | |
| JP2001352064A (ja) | 高耐圧半導体装置 |