JPS6220713B2 - - Google Patents
Info
- Publication number
- JPS6220713B2 JPS6220713B2 JP7310879A JP7310879A JPS6220713B2 JP S6220713 B2 JPS6220713 B2 JP S6220713B2 JP 7310879 A JP7310879 A JP 7310879A JP 7310879 A JP7310879 A JP 7310879A JP S6220713 B2 JPS6220713 B2 JP S6220713B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- fingers
- emitter region
- dorsal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Description
【発明の詳細な説明】
この発明は一般にラツチ形トランジスタ、更に
具体的に云えば、くし形に噛合うゲート−陰極エ
ミツタ構造の1つ又は更に多くのエミツタ指状部
の中心部分と、比較的大きくて、比較的大電流を
通す容量を持つ陰極電極接続領域の下の両方で、
オン状態で流れる電流を少なくする為に、選択的
に短絡される陽極エミツタを持つ改良されたラツ
チ形トランジスタに関する。
具体的に云えば、くし形に噛合うゲート−陰極エ
ミツタ構造の1つ又は更に多くのエミツタ指状部
の中心部分と、比較的大きくて、比較的大電流を
通す容量を持つ陰極電極接続領域の下の両方で、
オン状態で流れる電流を少なくする為に、選択的
に短絡される陽極エミツタを持つ改良されたラツ
チ形トランジスタに関する。
ラツチ形トランジスタはゲート・ターンオフ・
サイリスタ(GTO)と呼ばれる場合が多いが、
これはインバータ、チヨツパ、開閉形電源等の様
な固体電力条件づけ装置の回路素子として次第に
広く使われる様になつている。その電力能力の点
で、こういうトランジスタは、このトランジスタ
によつて制御される電流をゼロまで減少しなくて
も、適当な極性のゲート信号を印加することによ
つてオンに転ずるのみならず、オフに転ずること
も出来るという点でかなりの利点を有する。典型
的には、ゲート・ターンオフ装置を導電状態から
非導電状態に切換えるのに必要なゲート電流は、
非導電状態から導電状態に切換えるのに必要な電
流より大きい。ターンオフ利得が一般的にターン
オン利得より小さいと云われる。このターンオフ
利得を増大することにより、ゲート・ターンオ
フ・サイリスタの有用性が高まる。最近、例えば
ウオリ他の論文「200アンペアのゲート・ターン
オフサイリスタの特性」(IEEE−IAS会議録、
1973年)に記載されている様に、普通のくし形に
噛合わない構造よりも、ターンオン及びターンオ
フ線が一層長くなる様なくし形に噛合う陰極エミ
ツタ構造を設けることにより、一層多くの陰極エ
ミツタが従来の設計よりもゲート接点に物理的に
接近するので、GTOのターンオフ利得を増大す
ることが出来ることが提案されている。
サイリスタ(GTO)と呼ばれる場合が多いが、
これはインバータ、チヨツパ、開閉形電源等の様
な固体電力条件づけ装置の回路素子として次第に
広く使われる様になつている。その電力能力の点
で、こういうトランジスタは、このトランジスタ
によつて制御される電流をゼロまで減少しなくて
も、適当な極性のゲート信号を印加することによ
つてオンに転ずるのみならず、オフに転ずること
も出来るという点でかなりの利点を有する。典型
的には、ゲート・ターンオフ装置を導電状態から
非導電状態に切換えるのに必要なゲート電流は、
非導電状態から導電状態に切換えるのに必要な電
流より大きい。ターンオフ利得が一般的にターン
オン利得より小さいと云われる。このターンオフ
利得を増大することにより、ゲート・ターンオ
フ・サイリスタの有用性が高まる。最近、例えば
ウオリ他の論文「200アンペアのゲート・ターン
オフサイリスタの特性」(IEEE−IAS会議録、
1973年)に記載されている様に、普通のくし形に
噛合わない構造よりも、ターンオン及びターンオ
フ線が一層長くなる様なくし形に噛合う陰極エミ
ツタ構造を設けることにより、一層多くの陰極エ
ミツタが従来の設計よりもゲート接点に物理的に
接近するので、GTOのターンオフ利得を増大す
ることが出来ることが提案されている。
比較的幅の狭い陰極エミツタ指状部でも例えば
米国特許第3504342号に記載されている様に、く
し形に噛合う構造の陰極エミツタ指状部の中心に
於ける電流の流れを制限し又は除く様な短絡形陽
極エミツタ構造を設けることによつて、或る利点
が得られることが認められている。ゲート・ター
ンオフ・サイリスタのくし形構造で大電流の通電
容量は、或る程度は、ターンオフ利得を高くする
ことゝ両立しない。エミツタ指状部を一層幅狭く
すると、装置をターンオフし易くなるが、通電容
量は減少する。通電容量を大きくすると同時に、
ターンオフ利得を大きくする為、複数個の比較的
幅の狭い陰極エミツタ指状部が比較的幅の広い縁
又は中心の背部区域の片側又は両側から伸びて、
電極を受ける様にし、この電極に比較的通電容量
の大きいワイヤ又はその他の端子を取付けること
が出来る様にしたくし形構造が使われる場合が多
い。この結果得られる構造は、エミツタ指状部区
域ではターンオフが比較的容易に行われるが、一
層大きい電極接続区域ではずつと困難になる。実
際、多くの場合、電極接続区域の下にある装置の
区域では、ターンオフが非常に困難で、ゲート・
ターンオフ信号を印加しても、装置が全くターン
オフせず、ゲート信号を取去つた後に導電状態に
復帰するか、或いは接点区域の下に於ける電流密
度が過大になることによつて破壊的な故障が起る
ことがある。
米国特許第3504342号に記載されている様に、く
し形に噛合う構造の陰極エミツタ指状部の中心に
於ける電流の流れを制限し又は除く様な短絡形陽
極エミツタ構造を設けることによつて、或る利点
が得られることが認められている。ゲート・ター
ンオフ・サイリスタのくし形構造で大電流の通電
容量は、或る程度は、ターンオフ利得を高くする
ことゝ両立しない。エミツタ指状部を一層幅狭く
すると、装置をターンオフし易くなるが、通電容
量は減少する。通電容量を大きくすると同時に、
ターンオフ利得を大きくする為、複数個の比較的
幅の狭い陰極エミツタ指状部が比較的幅の広い縁
又は中心の背部区域の片側又は両側から伸びて、
電極を受ける様にし、この電極に比較的通電容量
の大きいワイヤ又はその他の端子を取付けること
が出来る様にしたくし形構造が使われる場合が多
い。この結果得られる構造は、エミツタ指状部区
域ではターンオフが比較的容易に行われるが、一
層大きい電極接続区域ではずつと困難になる。実
際、多くの場合、電極接続区域の下にある装置の
区域では、ターンオフが非常に困難で、ゲート・
ターンオフ信号を印加しても、装置が全くターン
オフせず、ゲート信号を取去つた後に導電状態に
復帰するか、或いは接点区域の下に於ける電流密
度が過大になることによつて破壊的な故障が起る
ことがある。
この発明の目的は、通電容量が大きいと共にタ
ーンオフ利得が大きいラツチ形トランジスタを提
供することである。
ーンオフ利得が大きいラツチ形トランジスタを提
供することである。
この発明の別の目的は、従来の様な不連続性を
持たないオン時のV−I特性を持つラツチ形トラ
ンジスタを提供することである。
持たないオン時のV−I特性を持つラツチ形トラ
ンジスタを提供することである。
この発明の別の目的は、装置のターンオフ特性
を実質的に劣化させることなく、1つ又は更に多
くの指状部でターンオンが開始された場合、全て
のエミツタ指状部がターンオンする様に保証する
相互接続領域を持つラツチ形トランジスタを提供
することである。
を実質的に劣化させることなく、1つ又は更に多
くの指状部でターンオンが開始された場合、全て
のエミツタ指状部がターンオンする様に保証する
相互接続領域を持つラツチ形トランジスタを提供
することである。
この発明の別の目的は、陽極領域と比抵抗がそ
れより大きいn型の制御領域との間に付加的な
n+型領域を持つていて、高い電圧でのpn阻止接
合の空乏層の拡がりを制限し、こうしてn型のベ
ース領域を最小限にすることが出来る様にして、
オン状態の順方向電圧降下を極力小さくしたラツ
チ形トランジスタを提供することである。
れより大きいn型の制御領域との間に付加的な
n+型領域を持つていて、高い電圧でのpn阻止接
合の空乏層の拡がりを制限し、こうしてn型のベ
ース領域を最小限にすることが出来る様にして、
オン状態の順方向電圧降下を極力小さくしたラツ
チ形トランジスタを提供することである。
この発明の別の目的は、大電流並びに小電流に
於ける陽極エミツタ接合のエミツタ効率を小さく
して、サイリスタのn型ベース領域に於ける電荷
の蓄積を最小限に抑え、こうしてターンオフ時に
尾を引くことを少なくし、ターンオフ時間を短縮
することである。
於ける陽極エミツタ接合のエミツタ効率を小さく
して、サイリスタのn型ベース領域に於ける電荷
の蓄積を最小限に抑え、こうしてターンオフ時に
尾を引くことを少なくし、ターンオフ時間を短縮
することである。
この発明の別の目的は、装置のターンオン及び
ターンオフ特性を容易に変えることが出来る様に
する制御層を持つラツチ形トランジスタを提供す
ることである。
ターンオフ特性を容易に変えることが出来る様に
する制御層を持つラツチ形トランジスタを提供す
ることである。
簡単に云うと、この発明の好ましい実施例で
は、改良されたゲート・ターンオフ・サイリスタ
が、複数個の陰極エミツタ指状部及び複数個のゲ
ート指状部を持つていて、互い違いに噛合うくし
形構造を形成するくし形陰極エミツタ・ゲート構
造を含む。選択的に短絡される陽極エミツタが、
陰極エミツタ指状部の内、ゲート指状部に隣接し
た部分にのみ、電流の流れを維持することが出来
る様にし、特に陰極エミツタ指状部の中心又は接
点区域の下では流れない様な4層構造を構成す
る。
は、改良されたゲート・ターンオフ・サイリスタ
が、複数個の陰極エミツタ指状部及び複数個のゲ
ート指状部を持つていて、互い違いに噛合うくし
形構造を形成するくし形陰極エミツタ・ゲート構
造を含む。選択的に短絡される陽極エミツタが、
陰極エミツタ指状部の内、ゲート指状部に隣接し
た部分にのみ、電流の流れを維持することが出来
る様にし、特に陰極エミツタ指状部の中心又は接
点区域の下では流れない様な4層構造を構成す
る。
この発明の別の実施例では、ゲート・ターンオ
フ・サイリスタが、共通の陰極エミツタ電極を共
有する密な間隔の複数個の対の陰極エミツタ領域
を含み、各対の一方の領域が架橋領域によつて隣
りの対の隣接した領域に結合されて、初期ターン
オン区域が局在している時又はその他の形で一様
でない場合、ターンオン領域を確実に拡げる。
フ・サイリスタが、共通の陰極エミツタ電極を共
有する密な間隔の複数個の対の陰極エミツタ領域
を含み、各対の一方の領域が架橋領域によつて隣
りの対の隣接した領域に結合されて、初期ターン
オン区域が局在している時又はその他の形で一様
でない場合、ターンオン領域を確実に拡げる。
この発明の実施例によるラツチ形トランジスタ
が第1図に示されている。ラツチ形トランジスタ
10は、導電型が交互に変わる4つの半導体領域
を含む。陽極領域12は、この実施例ではp型で
あり、周知の様に、マスクを介して拡散によつて
形成することが出来る。こゝで説明するラツチ形
トランジスタはp型陽極領域12を持つている
が、当業者であれば、装置を構成する他の領域に
適当な変更を加えることにより、n型の導電型を
持つ領域12を用いて、同様な構造を形成するこ
とが出来ることが理解されよう。
が第1図に示されている。ラツチ形トランジスタ
10は、導電型が交互に変わる4つの半導体領域
を含む。陽極領域12は、この実施例ではp型で
あり、周知の様に、マスクを介して拡散によつて
形成することが出来る。こゝで説明するラツチ形
トランジスタはp型陽極領域12を持つている
が、当業者であれば、装置を構成する他の領域に
適当な変更を加えることにより、n型の導電型を
持つ領域12を用いて、同様な構造を形成するこ
とが出来ることが理解されよう。
p型陽極領域12がn型ベース領域14の中に
形成される。このベース領域は、大体1014原子/
cm3の不純物濃度を持つていてよい、比較的軽度に
ドープされた上側部分16を含むことが好まし
い。ベース領域14は更に著しくドープされた下
側部分18をも含み、この下側部分18は約1017
原子/cm3の不純物濃度を持つのが便利である。ベ
ース層又は領域14がn型であることが好まし
く、領域16は普通n型と呼ばれるが、領域18
はn+型と呼ばれる。一層著しくドープした部分
18を持つベース領域を構成すると、前に述べた
様な或る利点が得られるが、初めはn型のウエー
ハを用い、その中にこれまで説明した領域並びに
第1図についてこれから説明する他の領域を形成
することによつて達成される様な不純物分布を持
つn型ベース領域を使うことによつて製造された
装置では、この発明のその他の利点も得られる。
p型陽極領域12は略矩形であつて、領域12の
中心に向つて、該領域の縁から複数個の細長い溝
又は隙間が伸びている。陽極領域12は中心の背
部区域13を持ち、それから複数個の指状部15
が伸び出していると説明するのが便利であろう。
形成される。このベース領域は、大体1014原子/
cm3の不純物濃度を持つていてよい、比較的軽度に
ドープされた上側部分16を含むことが好まし
い。ベース領域14は更に著しくドープされた下
側部分18をも含み、この下側部分18は約1017
原子/cm3の不純物濃度を持つのが便利である。ベ
ース層又は領域14がn型であることが好まし
く、領域16は普通n型と呼ばれるが、領域18
はn+型と呼ばれる。一層著しくドープした部分
18を持つベース領域を構成すると、前に述べた
様な或る利点が得られるが、初めはn型のウエー
ハを用い、その中にこれまで説明した領域並びに
第1図についてこれから説明する他の領域を形成
することによつて達成される様な不純物分布を持
つn型ベース領域を使うことによつて製造された
装置では、この発明のその他の利点も得られる。
p型陽極領域12は略矩形であつて、領域12の
中心に向つて、該領域の縁から複数個の細長い溝
又は隙間が伸びている。陽極領域12は中心の背
部区域13を持ち、それから複数個の指状部15
が伸び出していると説明するのが便利であろう。
n型ベース領域14にp型ベース領域20が重
なつている。領域20は、硼素の様な源から、約
1017原子/cm3の不純物濃度まで拡散によつて好便
に形成することが出来る。
なつている。領域20は、硼素の様な源から、約
1017原子/cm3の不純物濃度まで拡散によつて好便
に形成することが出来る。
2つの独立した陰極領域22,24がベース領
域20内に形成される。領域22は本質的に領域
24の鏡像であり、比較的幅の広い背部区域26
を持ち、これに容易に接点をつけることが出来る
と共に、接点用区域26から複数個の指状部28
a,28b,28c,28d,28eが装置の中
心に向つて伸びている。各々の指状部28は約
300ミクロンの幅を持つのが便利であるが、背部
区域26は600ミクロンの幅を持ち、数十アンペ
ア程度の大きな電流を通す比較的太いワイヤ等を
それに容易に取付けることが出来る様にする。領
域22,24は、周知の様に、マスクを用いた拡
散によつて形成するのが便利である。電極30,
32が夫々n型陰極領域22,24に重なつてい
る。
域20内に形成される。領域22は本質的に領域
24の鏡像であり、比較的幅の広い背部区域26
を持ち、これに容易に接点をつけることが出来る
と共に、接点用区域26から複数個の指状部28
a,28b,28c,28d,28eが装置の中
心に向つて伸びている。各々の指状部28は約
300ミクロンの幅を持つのが便利であるが、背部
区域26は600ミクロンの幅を持ち、数十アンペ
ア程度の大きな電流を通す比較的太いワイヤ等を
それに容易に取付けることが出来る様にする。領
域22,24は、周知の様に、マスクを用いた拡
散によつて形成するのが便利である。電極30,
32が夫々n型陰極領域22,24に重なつてい
る。
電極30,32は全体的に領域22,24と同
じ形であるが、それより小さい。ゲート電極34
がp型ベース領域20に重なり、陰極領域22,
24とくし形に噛合う。陰極領域30,32及び
ゲート電極34は、沈積、例えばラツチ形トラン
ジスタ10の面36に対する金属層の蒸着と、適
当な写真製版マスク及び食刻方法によつてこれら
の3つの電極を形成するその後の処理とによつ
て、同時に形成することが好ましい。ゲート電極
34は陰極領域22,24の境界から大体75ミク
ロンだけ横方向に隔たつていることが好ましい。
ゲート電極34が、陰極指状部28及び陰極領域
30,32とくし形に噛合う複数個の外向きに伸
びる指状部36a,36b,36c,36d,3
6e,36fと、それに対してワイヤを好便に取
付けることが出来る比較的(指状部36に較べ
て)幅の広い中心背部区域と、陰極領域22,2
4を取巻く比較的幅の狭い外側部分とを持つこと
が判る。
じ形であるが、それより小さい。ゲート電極34
がp型ベース領域20に重なり、陰極領域22,
24とくし形に噛合う。陰極領域30,32及び
ゲート電極34は、沈積、例えばラツチ形トラン
ジスタ10の面36に対する金属層の蒸着と、適
当な写真製版マスク及び食刻方法によつてこれら
の3つの電極を形成するその後の処理とによつ
て、同時に形成することが好ましい。ゲート電極
34は陰極領域22,24の境界から大体75ミク
ロンだけ横方向に隔たつていることが好ましい。
ゲート電極34が、陰極指状部28及び陰極領域
30,32とくし形に噛合う複数個の外向きに伸
びる指状部36a,36b,36c,36d,3
6e,36fと、それに対してワイヤを好便に取
付けることが出来る比較的(指状部36に較べ
て)幅の広い中心背部区域と、陰極領域22,2
4を取巻く比較的幅の狭い外側部分とを持つこと
が判る。
溝又は隙間38が陰極指状部28の中心の下に
あり、それに対して短絡陽極構造を形成する。隙
間38が、少なくとも陰極指状部28の末端の曲
率半径の中心を結ぶ線から、陰極指状部28の間
の領域の曲率半径の中心を結ぶ線まで伸び、こう
して実質的に陰極指状部の中心部分の下にだけあ
つて、区域26の下にないことが好ましい。
あり、それに対して短絡陽極構造を形成する。隙
間38が、少なくとも陰極指状部28の末端の曲
率半径の中心を結ぶ線から、陰極指状部28の間
の領域の曲率半径の中心を結ぶ線まで伸び、こう
して実質的に陰極指状部の中心部分の下にだけあ
つて、区域26の下にないことが好ましい。
ラツチ形トランジスタ10の構造は、陰極領域
22,24、ベース領域20、ベース領域14及
び陽極領域12が垂直方向に一致している領域で
のみ、サイリスタと同様な4層構造である。
22,24、ベース領域20、ベース領域14及
び陽極領域12が垂直方向に一致している領域で
のみ、サイリスタと同様な4層構造である。
第1図のラツチ形トランジスタの4層構造の合
成図が第2図に示されている。第2図は第1図の
装置の内、陰極領域(陰極指状部28)、第1及
び第2のベース領域20,14及び陽極エミツタ
領域12が一致することによつて限定された部分
の輪郭を示す。従つて、第2図は、装置全体の
内、装置が導電状態にある時に実際に電流を通す
部分を示す。通電部分40a乃至40n及び42
a乃至42nは、ab,cd,ef等の対としてあると
考えるのが便利である。各々の対がその上に重な
る陰極エミツタ指状部と同じ形並びに外側寸法を
持つが、陽極エミツタ指状部間の隙間と同じ形及
び寸法を持つ中心の短絡部分がそれから省略され
ている。この構造は複数個の個別の4層部分を含
むことが判る。その各々の対が1個の陰極エミツ
タ指状部に関連しており、これらの4層部分の全
部が装置の陽極電極を共有する。比較し易くする
為、対を構成する各々の指状部部分の幅をエミツ
タ幅の半分Wと呼ぶ。ゲート・ターンオフ様式で
は、即ち、装置が順方向に導電していて、ゲート
端子に、この装置をオフに転じようとする信号が
印加された時、装置の通電区域は、どの部分もゲ
ート電極から物理的にあまり隔たつていない。陽
極エミツタ領域12が各々の陰極エミツタ領域の
複数個の指状部の基部を越えて伸びていない為
に、陰極エミツタ領域の比較的幅の広い背部区域
がこの発明では装置の通電部分ではないことが特
に重要である。この様にして、適当な極性の信号
をゲート電極に印加することにより、装置の全て
の部分がオフに転ずることが保証されると共に、
この発明で対象とする様な種類の従来のラツチ形
トランジスタでターンオフの際に屡々装置の破壊
を招く問題となつていた様な、電流の絞り作用、
並びにそれに伴つて、陰極エミツタ指状部の中心
の下又は陰極エミツタ領域の背部区域の下での電
流密度の大きな増加が起らない様になる。
成図が第2図に示されている。第2図は第1図の
装置の内、陰極領域(陰極指状部28)、第1及
び第2のベース領域20,14及び陽極エミツタ
領域12が一致することによつて限定された部分
の輪郭を示す。従つて、第2図は、装置全体の
内、装置が導電状態にある時に実際に電流を通す
部分を示す。通電部分40a乃至40n及び42
a乃至42nは、ab,cd,ef等の対としてあると
考えるのが便利である。各々の対がその上に重な
る陰極エミツタ指状部と同じ形並びに外側寸法を
持つが、陽極エミツタ指状部間の隙間と同じ形及
び寸法を持つ中心の短絡部分がそれから省略され
ている。この構造は複数個の個別の4層部分を含
むことが判る。その各々の対が1個の陰極エミツ
タ指状部に関連しており、これらの4層部分の全
部が装置の陽極電極を共有する。比較し易くする
為、対を構成する各々の指状部部分の幅をエミツ
タ幅の半分Wと呼ぶ。ゲート・ターンオフ様式で
は、即ち、装置が順方向に導電していて、ゲート
端子に、この装置をオフに転じようとする信号が
印加された時、装置の通電区域は、どの部分もゲ
ート電極から物理的にあまり隔たつていない。陽
極エミツタ領域12が各々の陰極エミツタ領域の
複数個の指状部の基部を越えて伸びていない為
に、陰極エミツタ領域の比較的幅の広い背部区域
がこの発明では装置の通電部分ではないことが特
に重要である。この様にして、適当な極性の信号
をゲート電極に印加することにより、装置の全て
の部分がオフに転ずることが保証されると共に、
この発明で対象とする様な種類の従来のラツチ形
トランジスタでターンオフの際に屡々装置の破壊
を招く問題となつていた様な、電流の絞り作用、
並びにそれに伴つて、陰極エミツタ指状部の中心
の下又は陰極エミツタ領域の背部区域の下での電
流密度の大きな増加が起らない様になる。
第3図は、第1図に示した装置の幾つかの領域
の不純物濃度を示すグラフで、装置の4つの層全
部、即ち陰極エミツタ領域、第1のベース領域並
びにその一層著しくドープされた部分を含む第2
のベース領域、及び陽極エミツタ領域の全部を通
つて第1図の線A−Aで切つた断面に現われる様
な濃度分布を示す。陰極エミツタ領域22の表面
濃度は約1020原子/cm3であつて、深さは約14ミク
ロンである。第1のベース領域20は表面濃度
が、装置の表面で約2×1018原子/cm3であり、そ
れと陰極エミツタ領域との間の接合の直ぐそばで
は約2×1017原子/cm3の濃度である。第1のベー
ス領域20は最小の厚さが約37ミクロンである。
陰極エミツタ領域22及び第1のベース領域20
は、約1014原子/cm3のバルク不純物濃度を持つn
型半導体ウエーハに対して適当な源から選択的な
拡散をすることにより、普通の様に形成すること
が出来る。第2のベース領域14の一層著しくド
ープされる部分18は表面濃度が約1017原子/cm3
であり、それと陽極エミツタ領域12との間の接
合の近くでの尖頭濃度が約1016原子/cm3である。
陽極エミツタ領域12はp型の導電型であつて、
表面濃度が約1019原子/cm3であり、装置の底面か
ら測つた深さは約12ミクロンである。
の不純物濃度を示すグラフで、装置の4つの層全
部、即ち陰極エミツタ領域、第1のベース領域並
びにその一層著しくドープされた部分を含む第2
のベース領域、及び陽極エミツタ領域の全部を通
つて第1図の線A−Aで切つた断面に現われる様
な濃度分布を示す。陰極エミツタ領域22の表面
濃度は約1020原子/cm3であつて、深さは約14ミク
ロンである。第1のベース領域20は表面濃度
が、装置の表面で約2×1018原子/cm3であり、そ
れと陰極エミツタ領域との間の接合の直ぐそばで
は約2×1017原子/cm3の濃度である。第1のベー
ス領域20は最小の厚さが約37ミクロンである。
陰極エミツタ領域22及び第1のベース領域20
は、約1014原子/cm3のバルク不純物濃度を持つn
型半導体ウエーハに対して適当な源から選択的な
拡散をすることにより、普通の様に形成すること
が出来る。第2のベース領域14の一層著しくド
ープされる部分18は表面濃度が約1017原子/cm3
であり、それと陽極エミツタ領域12との間の接
合の近くでの尖頭濃度が約1016原子/cm3である。
陽極エミツタ領域12はp型の導電型であつて、
表面濃度が約1019原子/cm3であり、装置の底面か
ら測つた深さは約12ミクロンである。
この発明の現在好ましいと考えられる実施例で
は、約1014原子/cm3の不純物濃度を持つn型の源
のウエーハを用意する。これが第1図の装置のn
型の第2のベース領域を構成する。第2のベース
領域14のn+型部分18は、適当な不純物、例
えば燐を装置の底面(第1図に示す)から大体
1017原子/cm3より少し少ない表面濃度まで拡散す
ることによつて得られる。この後、適当なアクセ
プタ不純物、例えば硼素を装置の上面から約2×
1018原子/cm3の表面濃度になるまで拡散すること
により、p型ベース領域20が形成される。陰極
エミツタ領域22,24及び陽極エミツタ領域1
2は、1回の拡散工程で夫々燐及び硼素をマスク
を使つて拡散することにより、同時に形成するこ
とが出来る。
は、約1014原子/cm3の不純物濃度を持つn型の源
のウエーハを用意する。これが第1図の装置のn
型の第2のベース領域を構成する。第2のベース
領域14のn+型部分18は、適当な不純物、例
えば燐を装置の底面(第1図に示す)から大体
1017原子/cm3より少し少ない表面濃度まで拡散す
ることによつて得られる。この後、適当なアクセ
プタ不純物、例えば硼素を装置の上面から約2×
1018原子/cm3の表面濃度になるまで拡散すること
により、p型ベース領域20が形成される。陰極
エミツタ領域22,24及び陽極エミツタ領域1
2は、1回の拡散工程で夫々燐及び硼素をマスク
を使つて拡散することにより、同時に形成するこ
とが出来る。
第4図は1個の陰極エミツタ指状部並びにそれ
に関連した陽極エミツタ領域と、その間にあるベ
ース領域との拡大断面図であり、短絡陽極エミツ
タ領域12並びに第2のベース領域の著しくドー
プした部分18の効果を例示している。
に関連した陽極エミツタ領域と、その間にあるベ
ース領域との拡大断面図であり、短絡陽極エミツ
タ領域12並びに第2のベース領域の著しくドー
プした部分18の効果を例示している。
従来のゲート・ターンオフ装置はターンオフが
困難である場合が多かつた。ターンオフ機構は、
電流を伝えるプラズマが装置の通電部分の中心に
向つて絞られることを含む。この絞り作用の結
果、通電区域の中心では電流密度が非常に高くな
り、その為にターンオフに必要なゲート電流が増
大し、最悪の場合には、過大な電流密度の為に装
置が破壊されることがある。場合によつて、不十
分なゲート電流しか利用出来ない場合、装置はオ
ンのまゝである。
困難である場合が多かつた。ターンオフ機構は、
電流を伝えるプラズマが装置の通電部分の中心に
向つて絞られることを含む。この絞り作用の結
果、通電区域の中心では電流密度が非常に高くな
り、その為にターンオフに必要なゲート電流が増
大し、最悪の場合には、過大な電流密度の為に装
置が破壊されることがある。場合によつて、不十
分なゲート電流しか利用出来ない場合、装置はオ
ンのまゝである。
容易に理解される様に、陰極エミツタ領域24
の中心の下で陽極電極17によつて陽極エミツタ
領域12を短絡したことにより、装置の各々のエ
ミツタ指状部の中心部分が電流を通すことが防止
される。こうすることにより、ターンオフ信号を
ゲートに印加することによつて、プラズマが指状
部の中心に向つて絞られた時、従来観察された極
めて高い電流密度が起らなくなる。同様に、陽極
エミツタ指状部が陰極エミツタ領域の背部区域の
下まで伸びないで終端しているから、ゲート電極
から物理的に離れていて、ターンオフが困難な部
分を含む比較的幅の広い領域には電流が通らな
い。
の中心の下で陽極電極17によつて陽極エミツタ
領域12を短絡したことにより、装置の各々のエ
ミツタ指状部の中心部分が電流を通すことが防止
される。こうすることにより、ターンオフ信号を
ゲートに印加することによつて、プラズマが指状
部の中心に向つて絞られた時、従来観察された極
めて高い電流密度が起らなくなる。同様に、陽極
エミツタ指状部が陰極エミツタ領域の背部区域の
下まで伸びないで終端しているから、ゲート電極
から物理的に離れていて、ターンオフが困難な部
分を含む比較的幅の広い領域には電流が通らな
い。
第2のベース領域14に一層著しくドープされ
た領域18を付け加えたことにより、この発明で
は、従来に較べて別の利点がある。この発明のラ
ツチ形トランジスタの保持電流は、第2のベース
領域のn+型部分18のシート抵抗に反比例する
と共に、注入電圧に正比例する。注入電圧は略一
定で、0.7ボルト程度であるから、シート抵抗を
変えることによつて保持電流を調節することが出
来る。このシート抵抗は、n+型部分18の不純
物濃度を変更することによつて変えることが出来
る。1016乃至1018原子/cm3の範囲内の不純物濃度
にすると、この発明を実施するのに有用な範囲の
シート抵抗が得られることが判つた。当業者であ
れば、不純物濃度のこの好ましい範囲をこの発明
に従つて用いるのが特に有利であるが、その範囲
を幾分外れても、こゝに説明した特定の構造の利
点を減ずることはないことが理解されよう。一般
的に、シート比抵抗を大きくすると、一層高速の
ターンオフが出来、ターンオフが一層容易になる
が、順方向電圧降下特性は幾分犠牲になる。即
ち、順方電圧降下、飽和電圧並びに所要のゲー
ト・トリガ電圧が増加する。n+型部分18のシ
ート比抵抗だけを変えることにより、この発明の
ラツチ形トランジスタは、その物理的な構造に大
幅の変更を加えなくても、特定の用途に対して最
適の特性を持たせることが出来る。
た領域18を付け加えたことにより、この発明で
は、従来に較べて別の利点がある。この発明のラ
ツチ形トランジスタの保持電流は、第2のベース
領域のn+型部分18のシート抵抗に反比例する
と共に、注入電圧に正比例する。注入電圧は略一
定で、0.7ボルト程度であるから、シート抵抗を
変えることによつて保持電流を調節することが出
来る。このシート抵抗は、n+型部分18の不純
物濃度を変更することによつて変えることが出来
る。1016乃至1018原子/cm3の範囲内の不純物濃度
にすると、この発明を実施するのに有用な範囲の
シート抵抗が得られることが判つた。当業者であ
れば、不純物濃度のこの好ましい範囲をこの発明
に従つて用いるのが特に有利であるが、その範囲
を幾分外れても、こゝに説明した特定の構造の利
点を減ずることはないことが理解されよう。一般
的に、シート比抵抗を大きくすると、一層高速の
ターンオフが出来、ターンオフが一層容易になる
が、順方向電圧降下特性は幾分犠牲になる。即
ち、順方電圧降下、飽和電圧並びに所要のゲー
ト・トリガ電圧が増加する。n+型部分18のシ
ート比抵抗だけを変えることにより、この発明の
ラツチ形トランジスタは、その物理的な構造に大
幅の変更を加えなくても、特定の用途に対して最
適の特性を持たせることが出来る。
第5図はこの発明の別の実施例のラツチ形トラ
ンジスタを第1図と同様に示す破断図である。こ
の実施例は、ターンオンが4層導電構造の1つ又
は更に多くの隔離された場所で初めて起つた場
合、このターンオンが装置の通電部分全体にわた
つて一様に拡がる様に保証する為、装置の通電領
域の間を結合する架橋領域を設けてある。この目
的の為、突出部52が陽極エミツタ領域12の指
状部の端から、陰極エミツタ領域22,24の背
部区域の下に伸びている。この発明の現在好まし
いと考えられる実施例では、この突出部の半径R
は、陰極エミツタ指状部28及び背部区域26の
接合部の曲率半径rより幾分大きい。こうする
と、第1図について説明したこの発明の実施例に
ついて第2図に示したのと同様に、装置の4層導
電領域56,60は、1つ又は他の領域が他の領
域より前にオンに転じた場合、幾つかの領域の間
に電流を通すプラズマが拡がる様に保証する効果
を持つ複数個の接続された通電領域を含む。この
発明の現在好ましいと考えられる実施例では、突
出部52の半径は4層導電構造内の幅が、前に述
べたエミツタの幅の半分Wより小さくなる様に選
ばれる。こうすると、ターンオフの際、装置の通
電構造の内、陰極エミツタ領域2,24の背部区
域の下にある部分は、少なくともエミツタ指状部
の下にある装置の通電部分と同じ程度に容易にオ
フに転ずることが保証される。
ンジスタを第1図と同様に示す破断図である。こ
の実施例は、ターンオンが4層導電構造の1つ又
は更に多くの隔離された場所で初めて起つた場
合、このターンオンが装置の通電部分全体にわた
つて一様に拡がる様に保証する為、装置の通電領
域の間を結合する架橋領域を設けてある。この目
的の為、突出部52が陽極エミツタ領域12の指
状部の端から、陰極エミツタ領域22,24の背
部区域の下に伸びている。この発明の現在好まし
いと考えられる実施例では、この突出部の半径R
は、陰極エミツタ指状部28及び背部区域26の
接合部の曲率半径rより幾分大きい。こうする
と、第1図について説明したこの発明の実施例に
ついて第2図に示したのと同様に、装置の4層導
電領域56,60は、1つ又は他の領域が他の領
域より前にオンに転じた場合、幾つかの領域の間
に電流を通すプラズマが拡がる様に保証する効果
を持つ複数個の接続された通電領域を含む。この
発明の現在好ましいと考えられる実施例では、突
出部52の半径は4層導電構造内の幅が、前に述
べたエミツタの幅の半分Wより小さくなる様に選
ばれる。こうすると、ターンオフの際、装置の通
電構造の内、陰極エミツタ領域2,24の背部区
域の下にある部分は、少なくともエミツタ指状部
の下にある装置の通電部分と同じ程度に容易にオ
フに転ずることが保証される。
従来のゲート・ターンオフ・サイリスタに屡々
みられるターンオン特性の不連続性が実質的に少
なくなることが、架橋領域54の別の特徴であ
る。これは、従来は個別であつて、陽極電極のみ
によつて接続されていた幾つかの通電領域が、こ
の発明では、4層通電領域である架橋領域54に
よつて接続された結果であり、こうして連続的な
ターンオン特性が得られる様に保証される。
みられるターンオン特性の不連続性が実質的に少
なくなることが、架橋領域54の別の特徴であ
る。これは、従来は個別であつて、陽極電極のみ
によつて接続されていた幾つかの通電領域が、こ
の発明では、4層通電領域である架橋領域54に
よつて接続された結果であり、こうして連続的な
ターンオン特性が得られる様に保証される。
この発明を幾つかの好ましい実施例について具
体的に図示し且つ説明したが、当業者であれば、
この発明の範囲内で種々の変更を加えることが出
来ることは云う迄もない。
体的に図示し且つ説明したが、当業者であれば、
この発明の範囲内で種々の変更を加えることが出
来ることは云う迄もない。
第1図はこの発明の1実施例によるラツチ形ト
ランジスタの一部分を破断して断面で示した斜視
図、第2図は第1図のラツチ形トランジスタの4
層構造を示す合成図、第3図は第1図に示した装
置の幾つかの領域の不純物濃度を示すグラフ、第
4図は1個の陰極エミツタ指状部及び関連した陽
極エミツタ領域の拡大断面図、第5図はこの発明
の別の実施例のラツチ形トランジスタの一部分を
破断して断面で示した斜視図、第6図は第2図と
同様な合成図である。 主な符号の説明、12:p型陽極エミツタ領
域、13:陽極エミツタ背部区域、14:n型ベ
ース領域、15:陽極エミツタ指状部、16:n
型部分、17:陽極電極、18:n+型部分、2
0:p型ベース領域、22,24:n型陰極エミ
ツタ領域、26:陽極エミツタ背部区域、28:
陰極エミツタ指状部、30,32:陰極電極、3
4:ゲート電極、38:隙間(陽極エミツタ短
絡)、40,42:通電部分、52:突出部、5
4:架橋領域、56,60:通電部分。
ランジスタの一部分を破断して断面で示した斜視
図、第2図は第1図のラツチ形トランジスタの4
層構造を示す合成図、第3図は第1図に示した装
置の幾つかの領域の不純物濃度を示すグラフ、第
4図は1個の陰極エミツタ指状部及び関連した陽
極エミツタ領域の拡大断面図、第5図はこの発明
の別の実施例のラツチ形トランジスタの一部分を
破断して断面で示した斜視図、第6図は第2図と
同様な合成図である。 主な符号の説明、12:p型陽極エミツタ領
域、13:陽極エミツタ背部区域、14:n型ベ
ース領域、15:陽極エミツタ指状部、16:n
型部分、17:陽極電極、18:n+型部分、2
0:p型ベース領域、22,24:n型陰極エミ
ツタ領域、26:陽極エミツタ背部区域、28:
陰極エミツタ指状部、30,32:陰極電極、3
4:ゲート電極、38:隙間(陽極エミツタ短
絡)、40,42:通電部分、52:突出部、5
4:架橋領域、56,60:通電部分。
Claims (1)
- 【特許請求の範囲】 1 垂直方向に順次重なる4つの層を含み、且つ
制御可能なエミツタ短絡部を持つていて、ゲート
信号によつてオン及びオフにされる様になつてい
るゲート・ターンオフ形の半導体スイツチング装
置において、 垂直方向に隔たつていて互いに向い合う第1及
び第2の主面を持つ半導体本体と、 前記第1主面中に設けられた第1導電型の第1
エミツタ領域であつて、比較的幅の広い背部区域
と該背部区域から縦方向に前記第1主面と平行に
伸びる1組の比較的幅の狭い指状部とを含むくし
形部分を持つ第1エミツタ領域と、 前記第1主面上に設けられて前記第1エミツタ
領域にオーミツク接触する第1エミツタ電極手段
と、 前記第1エミツタ領域に隣接して設けられて、
前記第1主面に終端する第1PN接合を前記第1エ
ミツタ領域と形成する第2導電型の第1ベース領
域と、 前記第1主面上に前記第1エミツタ領域と互い
に噛合う形に設けられて前記第1ベース領域にオ
ーミツク接触し、しかも前記第1PN接合に隣接す
るが該第1PN接合から横方向に隔たつているくし
形ゲート電極手段と、 前記第1ベース領域に隣接して該第1ベース領
域の垂直方向直ぐ下に設けられて、該第1ベース
領域と第2PN接合を形成する第1導電型の第2ベ
ース領域と、 前記第2ベース領域に隣接して該第2ベース領
域の垂直方向直ぐ下に設けられて、該第2ベース
領域により前記第1ベース領域から隔てられてい
る、該第2ベース領域よりも高い不純物濃度を持
つ第1導電型の制御領域と、 前記第1エミツタ領域に対してその垂直方向下
方に位置する関係に前記制御領域に隣接して設け
られた、選択的に短絡された第2導電型の第2エ
ミツタ領域とを有し、 前記第2エミツタ領域は、実質的に前記第1エ
ミツタ領域の内の前記背部区域以外の部分のみに
対してその垂直方向下方に位置する関係に配置さ
れており、 前記第2エミツタ領域は、実質的に前記第1ベ
ース領域の垂直方向下方に位置する中心背部区域
と、実質的に前記第1エミツタ領域の背部区域に
より占められていない前記第1主面の部分のみに
対してその垂直方向下方に位置する関係に前記中
心背部区域から伸びている複数個の相隔たる第2
エミツタ指状部とを含み、 前記第2エミツタ指状部の各々は、その端から
伸びていて前記第1エミツタ領域の背部区域と垂
直方向に整合した突出部を含み、 前記第2エミツタ領域は更に前記第2エミツタ
指状部の相互間の空間によつて構成された縦方向
に伸びる隙間を有し、該隙間は前記第1エミツタ
領域の指状部よりも幅が狭く且つ前記第1エミツ
タ領域の指状部の横方向中心部分のみと垂直方向
に整合しており、 前記制御領域が前記隙間を通つて前記第2主面
まで伸びていて、前記第2エミツタ領域と第3PN
接合を形成し、該第3PN接合が前記第2主面に終
端していること、を特徴とする半導体スイツチン
グ装置。 2 垂直方向に順次重なる4つの層を含み、且つ
制御可能なエミツタ短絡部を持つていて、ゲート
信号によつてオン及びオフにされる様になつてい
るゲート・ターンオフ形の半導体スイツチング装
置において、 垂直方向に隔たつていて互いに向い合う第1及
び第2の主面を持つ半導体本体と、 前記第1主面中に設けられた第1導電型の第1
エミツタ領域であつて、相隔たる2つのくし形部
分を持ち、各くし形部分が比較的幅の広い背部区
域と該背部区域から縦方向に前記第1主面と平行
に伸びる1組の比較的幅の狭い指状部とを夫々含
み、各組の指状部が他方の組の指状部に向つて伸
びているが該他方の組の指状部から隔たつてい
る、第1エミツタ領域と、 前記第1主面上に設けられて前記第1エミツタ
領域にオーミツク接触する第1エミツタ電極手段
と、 前記第1エミツタ領域に隣接して設けられて、
前記第1主面に終端する第1PN接合を前記第1エ
ミツタ領域と形成する第2導電型の第1ベース領
域と、 前記第1主面上に前記第1エミツタ領域と互い
に噛合う形に設けられて前記第1ベース領域にオ
ーミツク接触し、しかも前記第1PN接合に隣接す
るが該第1PN接合から横方向に隔たつているくし
形ゲート電極手段と、 前記第1ベース領域に隣接して該第1ベース領
域の垂直方向直ぐ下に設けられて、該第1ベース
領域と第2PN接合を形成する第1導電型の第2ベ
ース領域と、 前記第2ベース領域に隣接して該第2ベース領
域の垂直方向直ぐ下に設けられて、該第2ベース
領域により前記第1ベース領域から隔てられてい
る、該第2ベース領域よりも高い不純物濃度を持
つ第1導電型の制御領域と、 前記第1エミツタ領域に対してその垂直方向下
方に位置する関係に前記制御領域に隣接して設け
られた、選択的に短絡された第2導電型の第2エ
ミツタ領域とを有し、 前記第2エミツタ領域は、実質的に前記第1エ
ミツタ領域の内の実質的に前記背部区域以外の部
分のみに対してその垂直方向下方に位置する関係
に配置されており、 前記第2エミツタ領域は、実質的に前記第1エ
ミツタ領域の2組の指状部の間の空間の垂直方向
下方に位置する中心背部区域と、実質的に前記第
1エミツタ領域の背部区域によつて占められてい
ない前記第1主面の部分のみに対してその垂直方
向下方に位置する関係に前記中心背部区域から伸
びる複数個の相隔たる第2エミツタ指状部とを含
み、 前記第2エミツタ指状部の各々は、その端から
伸びていて前記第1エミツタ領域の背部区域と垂
直方向に整合した突出部を含み、 前記第2エミツタ領域は更に前記第2エミツタ
指状部の相互間の空間によつて構成された縦方向
に伸びる隙間を有し、該隙間は前記第1エミツタ
領域の指状部よりも幅が狭く且つ前記第1エミツ
タ領域の指状部の横方向中心部分のみと垂直方向
に整合しており、 前記制御領域が前記隙間を通つて前記第2主面
まで伸びていて、前記第2エミツタ領域と第3PN
接合を形成し、該第3PN接合が前記第2主面に終
端していること、を特徴とする半導体スイツチン
グ装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US91556378A | 1978-06-14 | 1978-06-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5516497A JPS5516497A (en) | 1980-02-05 |
JPS6220713B2 true JPS6220713B2 (ja) | 1987-05-08 |
Family
ID=25435941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7310879A Granted JPS5516497A (en) | 1978-06-14 | 1979-06-12 | Gate turnnoff semiconductor switching device |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5516497A (ja) |
DE (1) | DE2923693A1 (ja) |
FR (1) | FR2428918A1 (ja) |
NL (1) | NL190389C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02124295A (ja) * | 1988-10-28 | 1990-05-11 | Ushio Kk | 多軸穿孔装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3109892A1 (de) * | 1981-03-14 | 1982-09-23 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Rueckwaerts nicht sperrender thyristor mit kurzer freiwerdezeit |
JPS57150120U (ja) * | 1981-03-17 | 1982-09-21 | ||
DE3531631A1 (de) * | 1985-09-05 | 1987-03-05 | Licentia Gmbh | Asymmetrischer thyristor und verfahren zu seiner herstellung |
DE3742638A1 (de) * | 1987-12-16 | 1989-06-29 | Semikron Elektronik Gmbh | Gto-thyristor |
DE4218398A1 (de) * | 1992-06-04 | 1993-12-09 | Asea Brown Boveri | Hochstrom-Puls-Thyristor sowie Verfahren zu seinem Betrieb |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3504242A (en) * | 1967-08-11 | 1970-03-31 | Westinghouse Electric Corp | Switching power transistor with thyristor overload capacity |
GB1196576A (en) * | 1968-03-06 | 1970-07-01 | Westinghouse Electric Corp | High Current Gate Controlled Switches |
NL165333C (nl) * | 1969-05-20 | Bbc Brown Boveri & Cie | Bestuurbaar halfgeleiderelement met vier laagvormige zones van afwisselend geleidingstype. | |
BE755356A (fr) * | 1969-08-27 | 1971-03-01 | Westinghouse Electric Corp | Interrupteur a semi conducteur a grille de commande pour courant eleve |
US3619738A (en) * | 1969-10-13 | 1971-11-09 | Tokyo Shibaura Electric Co | Semiconductor device with improved connection to control electrode region |
CH526859A (de) * | 1970-11-02 | 1972-08-15 | Bbc Brown Boveri & Cie | Bistabiles Halbleiterbauelement |
US3914781A (en) * | 1971-04-13 | 1975-10-21 | Sony Corp | Gate controlled rectifier |
DE2164644C3 (de) * | 1971-12-24 | 1979-09-27 | Semikron Gesellschaft Fuer Gleichrichterbau Und Elektronik Mbh, 8500 Nuernberg | Steuerbarer Halbleitergleichrichter |
IT1041931B (it) * | 1974-09-06 | 1980-01-10 | Rca Corp | Raddrizzatore a semiconduttore commutabile allo stato di non conduzione per mezzo di una tensione applicata al proprio elettrodo di porta |
CH598696A5 (ja) * | 1976-10-08 | 1978-05-12 | Bbc Brown Boveri & Cie | |
JPS54111790A (en) * | 1978-02-22 | 1979-09-01 | Hitachi Ltd | Semiconductor switchgear |
-
1979
- 1979-06-12 JP JP7310879A patent/JPS5516497A/ja active Granted
- 1979-06-12 DE DE19792923693 patent/DE2923693A1/de active Granted
- 1979-06-12 NL NL7904589A patent/NL190389C/xx not_active Application Discontinuation
- 1979-06-13 FR FR7915122A patent/FR2428918A1/fr active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02124295A (ja) * | 1988-10-28 | 1990-05-11 | Ushio Kk | 多軸穿孔装置 |
Also Published As
Publication number | Publication date |
---|---|
NL190389B (nl) | 1993-09-01 |
DE2923693C2 (ja) | 1990-12-06 |
NL190389C (nl) | 1994-02-01 |
FR2428918A1 (fr) | 1980-01-11 |
NL7904589A (nl) | 1979-12-18 |
DE2923693A1 (de) | 1980-01-03 |
JPS5516497A (en) | 1980-02-05 |
FR2428918B1 (ja) | 1984-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4646117A (en) | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions | |
JPH0312783B2 (ja) | ||
US5099300A (en) | Gated base controlled thyristor | |
US5360746A (en) | Method of fabricating a semiconductor device | |
US4356503A (en) | Latching transistor | |
JPS6040193B2 (ja) | トライアツク | |
JPS609668B2 (ja) | サイリスタ | |
JPH043113B2 (ja) | ||
US4151541A (en) | Power transistor | |
JPS6220713B2 (ja) | ||
US3430115A (en) | Apparatus for ballasting high frequency transistors | |
EP0065346A2 (en) | Semiconductor switching device | |
JPH049378B2 (ja) | ||
US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
JPH0241182B2 (ja) | ||
JP3657938B2 (ja) | 半導体装置 | |
JPS5889864A (ja) | 絶縁ゲ−ト型半導体装置 | |
JPS5942466B2 (ja) | タ−ンオフサイリスタ | |
JPH0345536B2 (ja) | ||
JPH0766966B2 (ja) | 半導体装置 | |
JPH045274B2 (ja) | ||
JPH02139971A (ja) | 半導体装置 | |
CA1134516A (en) | Latching transistor | |
JP2797890B2 (ja) | 複合半導体装置 | |
JPS6146075A (ja) | 接合形電界効果トランジスタ |