JPH0345536B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はゲートターンオフ（GTO）サイリス
タおよび絶縁ベースバイポーラトランジスタなど
の半導体装置、特にターンオフ電記密度およびタ
ーンオフ時間を減少させ得る改良ゲートおよびベ
ース構造に関する。

ゲートターンオフシリコン整流器は、ゲート電
極にゲート電流パルスを流すことにより導通状態
にトリガされる点で、普通のサイリスタと同類の
４層半導体装置である。しかし普通のサイリスタ
と違つて、ゲートターンオフサイリスタは、ゲー
ト電極に逆極性の電流パルスを流すことによつて
ターンオフされ、従つて普通のサイリスタ回路の
必要スペース、コストおよび複雑さを増す特別な
転流回路素子を設ける必要がない。ゲートターン
オフサイリスタはGTOスイツチまたはGTO−
SCRとも呼ばれ、ゲート導線から電流を引き出
す逆ゲートパルスによりアノード電流をターンオ
フ（遮断）する。GTO装置は再生帰還特性をも
つているので比較的大きな逆ゲートパルスが必要
であり、特に現在開発されている大電力用装置で
はそうである。代表的には、信頼できるターンオ
フを得るためには、アノード電流の少くとも10〜
50％の大きさを有する逆ゲート電流が必要であ
る。実際、予想される最大GTOアノード電流を
遮断するために、十分に大きなゲートパルスを予
め選択し供給するのが普通になつている。

典型的には、GTO装置をターンオフするため
に逆ゲート電流を流すと、アノードとカソードと
の間に流れる電流は装置の中心部分に向かつて局
限される。具体的に説明すると、ターンオフ信号
をゲート領域に加えると、半導体装置のゲート領
域のすぐ近くの領域が最初に非導通状態となり、
電流は装置の中心に向かつて押しやられる。即ち
局限される。ターンオフが広がるにつれて、電流
密度がエミツタ（またはカソード）の中心または
その付近で増加する。導通領域が十分に小さな寸
法まで局限されたところで、装置は再生過程がす
べて断たれるので一次元的にターンオフする。ゲ
ート電極に加えられるターンオフ電流の大きさが
ターンオフを生起するには不十分なものである場
合には、装置の導通区域が極度に局部化され、過
剰な発熱もしくは電子なだれ注入作用いずれかに
よつて破壊を生じる原因となる。

ターンオフ時のカソードでの電流集中を解決す
る従来法の一つは、カソード・ゲート短絡を設け
ることであつた。かゝるカソード・ゲート短絡は
カソード電流密度を減少し、装置のdi／dt能力を
高め、装置のターンオフ時間を短くする。残念な
ことに、カソード・ゲート短絡では逆バイアス期
間、即ちGTO装置がターンオフされている時に
カソードからゲートに流れる定常電流が必要であ
る。この電流は、カソード・ゲート短絡の数次第
ではオン電流に対してかなりの割合となり、した
がつて装置自体の電力損失および望ましくない発
熱を呈する。

大電流、低電圧用途に合わせて複雑な相互に入
り込んだ櫛形状に構成されるか、または大電流、
高電圧用途に合わせて大きな幾何学的エミツタ区
域を得るよう櫛形の程度の小さい形状に構成され
た通常のバイポーラトランジスタは、サイリスタ
に関して前述した電流局限現象を同じく受けやす
い。この破壊機構は二次降伏とも称され、S.
KrishnaおよびP.L.Howerの論文“Second
Breakdown of Transistors During Inductive
Turnoff”（Proceeding of the I.E.E.E.、
Vol.61、March 1963）に詳述されている。

従つて本発明の目的は、ターンオフ時の電流集
中を減少させ、ターンオフ時間を短くし、電子な
だれ注入または発熱による二次降伏に基づく破壊
に対するしきい値を増す改良カソードまたはエミ
ツタ構造を有する、大電力制御ターンオン／ター
ンオフ固体スイツチ、例えばGTOサイリスタお
よびバイポーラトランジスタを提供することにあ
る。

本発明の他の目的は、逆バイアスターンオフ期
間にカソードからゲートまたはベースからエミツ
タに有意の流出電流が流れない、改良GTOサイ
リスタおよびバイポーラトランジスタを提供する
ことにある。

本願では特に、上記のように改良されたバイポ
ーラトランジスタを提供することにある。

本発明によれば、ターンオフ期間に電流が流れ
る面積を増すことによりターンオフ時の電流集中
を著しく軽減した改良カソードまたはエミツタ構
造を設けることによつて前記および他の目的を達
成する。本発明の１例によれば、半導体装置のエ
ミツタ（またはカソード）の中心領域にかなりの
電流が流れるのを防止するために、この中心領域
に抵抗率の増大した領域を介在させ、その上に二
酸化珪素の絶縁層を重ねる。高インピーダンスの
中心領域により電流集中を著しく減少させ、二次
降伏に基づく破壊に対するしきい値を増す。本願
では特に、バイポーラトランジスタのターンオフ
時のエミツタ・ベース漏洩電流を実質的になくす
ことによつて、バイポーラトランジスタのターン
オフ特性を改善する。その上、バイポーラトラン
ジスタの電流利得特性はこの改善されたエミツタ
構造に影響されない。

以下、本発明の好適な実施例を図面を参照しな
がら説明する。

第１図および第２図に従来の構成のGTOサイ
リスタの概略断面図を示す。第１図には電力用
GTOサイリスタ１１を、例えば米国特許第
3609476号に記載されたタイプの相互に入り込ん
だ櫛形構造の４層シリコンpnpnスイツチとして
図示してある。図示の装置において、カソード接
点条片即ち電極１２およびアノード接点又は電極
１３をそれぞれ付着させた外側半導体層はそれぞ
れｎ２エミツタ層およびｐ１エミツタ層として知
られており、内側半導体層はｐ２ベース層および
ｎ１ベース層として知られている。ゲート接点条
片即ち電極１４はｐ２ベース層上にエミツタ条片
の両側に付着され、カソード接点条片又は電極１
２と相互に入り込む様に配置されている。

簡潔に説明すると、GTO装置のターンオフ機
構の特徴は、ゲート端子Ｇに逆ゲートパルスを加
えることによりアノード端子Ａからカソード端子
Ｃに流れるアノード電流を遮断できることであ
る。前述したように、ここでの主要な作用は、ゲ
ート端子から逆ゲート電極−i_Gを流すことにより
ｐ２ベースに横方向電圧降下が生じ、これにより
ｎ２エミツタの中心付近で電極の局限または集中
が生じることである。

ゲート電極１４のすぐ近くの領域は最初に非導
通状態となる領域であり、そして電流がエミツタ
の中心に向かつて局限されていくのにつれてター
ンオフがエミツタの端部で始まり、内向きに進
み、それにつれて電流密度がエミツタの中心また
はその付近で増加する。導通領域が十分に小さな
寸法まで局限されたところで、装置は再生過程が
遮断されるので一次元的にターンオフする。前述
したように、ターンオフ時の電流密度が急激に増
加すると、装置は二次降伏を起し、過剰な発熱も
しくは電子なだれ注入作用により装置を破壊する
ことがある。

エミツタの中心における電流密度の大きさを減
少させるために、第２図に示す従来の構成の別の
GTO構造２０では、カソード・ゲート短絡を用
いる。具体的には第２図では、領域１６をｎ２エ
ミツタ領域の中心に配置し、この領域でカソード
電極１２を装置のｐ２ベース層に直接接触させ
る。カソード電極１２とエミツタ領域の中心部に
位置するｐ２ベース領域１６とを直接電気接続
（短絡または分路）することによつて、ターンオ
フ時間中のカソードの中心における電流集中が著
しく軽減される。かゝる電流集中の軽減によりタ
ーンオフ時間のみならずdi／dt能力も改善され
る。そのほかに装置のdv／dt能力が増大すると
ともに、エミツタの中心での電流集中に基づく装
置の破壊に対するしきい値が増大する。残念なこ
とに、短絡エミツタ領域の抵抗r_bがカソード電極
の下側の横方向抵抗r₁より小さく、従つて逆バイ
アス「オフ」期間にカソードからゲートに定常電
流が流れる。この電流はオン電極に対しかなりの
割合となり、装置の電力損失および望ましくない
発熱を呈する。

第３図に本発明に従つた実施例の断面図を示
す。本発明においては、第２図に示された装置の
カソードおよびゲート間の電気的短絡の代りに、
例えば二酸化珪素の電気絶縁層を設けて電流の流
れに対する高いインピーダンスを構成する。具体
的には第３図に示す絶縁ゲートターンオフサイリ
スタ２２においては、半導体装置の表面まで延在
するｐ２ベース領域の中心部分１６に絶縁層１７
を重ねる。これにより上側のカソード電極１２が
ｐ２ベース領域と電気的に接触するのを防止し、
カソード・ゲート短絡をなくす。絶縁層１７の厚
さは臨界的ではなく、約500〜10000Åとすること
ができる。

動作の面から説明すると、第３図の絶縁GTO
サイリスタ装置においては、エミツタの中心部分
１６に電流の流れに対する高いインピーダンスを
形成することにより、ターンオフの際にエミツタ
領域の中心部分１６に電流が集中するのを軽減す
る。その結果、ターンオフ時間もこれに対応して
短くなり、二次降伏作用から生じる装置破壊が減
るので信頼性が著しく改善される。本発明に従つ
て構成されたGTO構造の特に重要な特徴は、装
置の逆バイアス「オフ」期間にカソードからゲー
トに流れる電流がなくなることである。と云うの
は、当業者であれば容易に理解できるように、絶
縁層１７は抵抗率の増大した中心領域１６と相ま
つて、漏洩電流として流れる電流を除いて、何ら
かの実質的な電流がカソードとゲート領域との間
に流れるのを防止するからである。従つて第３図
に示す本発明の実施例によれば、第２図に示す従
来装置の好ましい特性すべてが得られ、その上逆
バイアス「オフ」期間にカソードからゲートへの
流出電流がなくなる。

第３図では単一エミツタ領域が隣接ゲート領域
に対して入り込んだものとして示されているが、
大電流（即ち、数十乃至数百アンペア）を流すた
めに複数個のゲートおよびエミツタ領域を相互に
入り込んだ櫛形構造とするのが望ましいことは当
業者に自明である。しかしそのようにする場合、
アノードおよびカソード間の電流の流れを装置の
カソード表面にわたつてほゞ均一に分布させるこ
とが必要である。第４図に示す本発明の他の実施
例においては、第３図に例示したものを１つのセ
ル（素子領域）として、これを複数個互に隣接配
置して均一なターンオンおよびターンオフ特性を
有するマルチセル構造としている。特に第４図で
は、複数個のほゞ正方形のｎ２エミツタ領域をｐ
２ベース領域内に、例えば周知の拡散法によつて
形成する。第４図に示す相互接続用格子状電極１
２は、装置の全体面積のかなりの部分を覆う網目
構造をなす。その結果、カソード変位電流は極め
て小さく、ゲート電極により搬送することが出
来、これにより装置のdv／dt能力が高められる。
また第４図に明瞭に示されているように、ｎ２エ
ミツタ領域の内部領域１６では、絶縁領域１７が
存在しまた領域１６自体の抵抗率が増大している
ので、電流が流れ得ない。従つて前述したよう
に、電流集中が著しく軽減され、これによりター
ンオフ時間が短くなり、二次降伏作用に基因する
破壊も減少する。

当業者であれば理解できるように、第３図およ
び第４図に示した本発明の実施例ではｎ２エミツ
タ領域をほゞ正方形とし、ｐ２ベース領域をその
中心に半導体ウエフアの表面まで延在させている
が、これら両領域とも本発明の要旨を逸脱せぬ範
囲内で他の構成形状をとることができる。例え
ば、所望に応じてエミツタおよびゲート領域を円
形および渦巻形に相互に入り込ませ、エミツタ領
域に抵抗率の増加したまたはベース領域と同じ導
電型の領域を設けることができる。

第４図ではほかに、半導体表面における複数個
のｎ２エミツタ領域間の金属相互接続部として共
通のカソード金属化層１９が形成されている。格
子状電極１２と共通カソード金属化層１９との間
に絶縁層１８に介在させて電気的短絡を防止する
ことは勿論である。当業者であれば容易に理解で
きるように、複数の導体を互に絶縁状態で重ねて
配置することにより、高電力用半導体スイツチの
必須の必要条件である半導体ウエフアの頂部表面
および底部表面からの均一な熱除去を実現でき
る。

本発明に従つた実施例を絶縁ゲートターンオフ
サイリスタに関して説明したが、本願では本発明
の前述の新規な特徴を適用したバイポーラトラン
ジスタを提供する。このため、例えば第３図およ
び第４図に示すサイリスタのアノードとして機能
するｐ１エミツタ層をn⁺層に置き換えることに
より、バイポーラnpnトランジスタが得られる。
この構造ではｎ１ベース層がバイポーラトランジ
スタのコレクタ領域に、ｐ２ベース層がベース領
域に、ｎ２エミツタ層がエミツタ領域になる。

第４図に示すサイリスタと同様の方法で構成さ
れたバイポーラトランジスタは、絶縁ゲートター
ンオフサイリスタとほゞ同じ望ましい特性を呈す
る。ターンオフ時のエミツタ電流集中が減少し、
電子なだれ注入または発熱による二次降伏に基因
する破壊に対するしきい値が高くなり、電流利得
か犠牲にされず、しかもベース駆動回路の電流消
費が増加しない。

第５ａ図および第５ｂ図はGTOサイリスタお
よびバイポーラトランジスタの適用例を示す回路
図である。第５ａ図では、負荷２５を流れる電流
を制御する回路２４にpnpn絶縁ゲートターンオ
フサイリスタを接続してある。一方第５ｂ図で
は、負荷２７を流れる電流を制御する回路２６に
npnトランジスタを接続してある。第５ａおよび
５ｂ図の図示例が絶縁ゲートターンオフサイリス
タおよび絶縁ベースバイポーラトランジスタの使
用例にすぎず、他の種々の用法が可能であること
が当業者には明らかである。さらに、図示の実施
例はpnpn半導体構造に関するものであるが、
npnp構造も可能である。またシリコンのほかに
所望に応じて他の半導体材料、例えばゲルマニウ
ムまたは−族半導体化合物も使用できる。
npn絶縁ベースバイポーラトランジスタに対する
相補的な構造も考えることができる。

要するに、本発明の絶縁ゲートターンオフサイ
リスタおよび絶縁ベースバイポーラトランジスタ
は、周知の従来のサイリスタおよびバイポーラト
ランジスタより優れた性能特性を呈する。特に電
流集中およびターンオフ時間が著しく減少し、こ
れにより望ましくない逆バイアス電流がなくな
り、di／dtおよびdv／dt能力が大きく増大し、二
次降伏に基因する破壊に対するしきい値が増大す
る。

本発明を幾つかの実施例について説明したが、
本発明の要旨を逸脱せぬ範囲内で多数の変形、変
更を加えることができる。

【図面の簡単な説明】

第１図および第２図はそれぞれ従来構造の
GTOサイリスタの概略断面図、第３図は本発明
に従つて構成されたGTOサイリスタの概略断面
図、第４図は本発明による別の実施例の破断斜視
図、第５ａ図および第５ｂ図はそれぞれGTOサ
イリスタおよびバイポーラトランジスタの使用例
を示す電気回路図である。 １２……カソード電極、１３……アノード電
極、１４……ゲート電極、、１６……中心部分、
１７……絶縁層、１８……絶縁層、１９……カソ
ード金属化層、２２……絶縁GTOサイリスタ、
ｐ１……エミツタ層、ｐ２……ベース層、ｎ１…
…ベース層、ｎ２……エミツタ層。

Claims (1)

1. 【特許請求の範囲】 １ 順次重なる導電型が互い違いの３つの領域を
   持ち、その内の内側の領域がベース領域、外側の
   領域がエミツタ及びコレクタ領域を構成している
   半導体ウエフアを含み、更にエミツタ端子、コレ
   クタ端子、並びにコレクタ端子とエミツタ端子と
   の間に流れる電流を制御するためのベース端子を
   持ち、前記エミツタ領域が複数個の個別のセル形
   領域で構成されているバイポーラトランジスタ半
   導体装置に於て、 前記ベース領域からそれぞれ前記各セル形領域
   の実質的に中心の中に延在する複数個の相隔たつ
   て隣り合う所定の抵抗率の領域を有し、前記各セ
   ル形領域は前記ベース領域により完全に囲まれる
   ようにその共通の表面から前記ベース領域の中ま
   で延在し、前記所定の抵抗率の各領域はその周り
   の前記セル形領域よりも高い抵抗率を持つてお
   り、 更に、前記各セル形領域を囲むように前記ベー
   ス領域上に配置されたベース電極と、半導体装置
   の非導通状態の間前記ベース領域から前記各セル
   形領域への電流が実質的に流れないようにするた
   めに前記所定の抵抗率の各領域の上に重なる絶縁
   層と、前記セル形領域を電気的に相互接続する導
   体手段とが設けられているバイポーラトランジス
   タ半導体装置。