JPS5952875A - ゲ−トタ−ンオフサイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はカソード及びゲート内部配線にアルミニウム
細線などのワイヤボンド方式を用いた中小電流容量のゲ
ートターンオフサイリスタにおいてターンオフ時間を短
かくし且つ転流耐蟻を向上させるための１つの有効な構
造（ｌこ関する。

Ｉ＆近、省エネルギーの社会的使命を背景に動力分野で
の省電力化、とくにモータのなめ細かい制御による省電
力化のニーズが大きくなってきている。モータの消費？
Ｉｔ力を少なくなるように制御する方法としてインバー
タ制御が大きくクロ゛−ズアツフされ、ソリッドステー
ト化も相まって、このインバータ装置に適した半導体素
子のニーズが大きくなってきている。即ち、高周波化及
び装置の小型軽量化がこの分野での大きな課題であり、
従来、インバータ用半導体素子としてパワートランジス
タが一般的であったが、高耐圧化の点で限界があり、高
周波化に加え高耐圧化が比較的有利なゲートターンオフ
サイリスタが最近脚光をあびるようになってきている。

ゲートターンオフサイリスクは、従来の転流方式の高速
スイッチングサイリスタに比較しターンオフ時間をさら
に短かくすることができること、及びターンオフ（遮断
）させるための制御回路がより簡単で簡素化され装置自
体が小型軽量化されるという大きな利点を有している。

ゲートターンオフサイリスタの一般的な断面構造、カソ
ード電極・ゲート電極の形状及び動作は、第１図１．第
２図、第３図及び第４図により説明される。７ 第１図は、ゲートターンオフサイリスクの構造全模型的
に示す断面図で、その動作説明のための接続回路が附加
されている。ケートターンオフサイリスタ（以下ＧＴＯ
と呼ぶ）の素子（１００）の構成を以下に説明する。（
１０１）は５０〜１００Ωｃｍの高比抵抗を有するＮ形
シリコン単結晶基板からなるＮ形ベース層（以下ＮＢ層
と呼ぶ）、（１０２）、　（１０３）はＮ形基板（１０
１）の両表面よりガリウムまたはボロンなとのＰ形不純
物を１〜５　Ｘ　１０１８ｃｍ−３の表面濃度で６０〜
８０μｍの深さになるように拡散して形成した夫々Ｐ形
ベースｊ錯（以下ＰＢ層と呼ぶ）、Ｐ形エミツク層（以
下ＰＥ層と呼ぶ）、（，１０４）はｐＢ層（１０２）の
表面からリンなどのＮ形不純物を１〜５×１０２０ｃｍ
　’の表面濃度で２０〜２５μＩｒｌの深さＶこなるよ
うに拡散して形成したＮ形エミッタ１−（以下Ｊ層と呼
ぶ）である。（１０５）はｐＢ層（１０２）表面にメー
ミンク接触するゲートメタライズ電極、（１０６）はＰ
Ｅ層（１０３）表面にオーミック接触するアノードメタ
ライズ電極、（１０７ａ）はＮｐ層（１０４）表面にオ
ーミック接触する有効カソードメタライズ電極である。

Ｊｌはｐｙ、層とＮＢ層との間に、Ｊ２はＮＢ層とｐＢ
層との間に、又、Ｊ３はｐＢ層とＮＥ層との間に夫々形
成せられる接合である。（１０Ｂ）は接合Ｊ３の表面接
合を被覆保護する二酸化硅素膜などの絶縁被膜である。

以上のように構成されるＧＴＯの構造は一般用途に用い
られる通常のサイリスタの構造に比較し次のような特長
を有する。まず第１にゲート電極（１０５）及びカソー
ド電極（１０７ａ）の形状が第２図のチップ上面面に示
されるように、夫々多数の幅の細い（面目状の形状に形
成され、互いに一定の間隔にて対向するように、あたか
も歯車の歯がかみ合うように配置され、さらにゲートメ
タライズ電極（１０５）が有効カソードメタライズ電極
（１０７ａ）の大半の周辺を取り囲むように配置形成さ
れる。

第１図に示される断面構造は第２図の１−Ｉ線で切断し
た賜金の田ｒ面ＦＡを示すものである。第１図の有効カ
ソードメタライズ電極（１０７ａ）の全てがＮ４２図で
わかるように外部への“電極取出し用リード条続のため
に用いられる領域としてのカソードメタライズ−極部（
１０７ｂ）と互いに連なるメタライズ層にて短絡され１
つのカソードメタライズ電極（１０７）として形成され
る。第２図の＋Ｖ　−＋Ｖ線で切断した断面構造はポ４
図に示す。図において、（１０９）は順方向の主接合Ｊ
２のメサ溝への昭出部を保護するガラスなどの絶縁被膜
である。第４図でみられるように外部への電極取出し用
のリード接続のために用いられる領域としてのカソード
メタライズ１尻極部（１０７ｂ）はＮＥ層（１０４）の
上に生成せられた二酸化硅素膜などの絶縁被膜（１１０
）上に形成せられ、有効カソードメタライズ１尻極（１
０’７ａ）の効果を上げるよう配慮される。第２の特長
としてはターンオフ（遮＋ｆｆ１）時間を短かく且つタ
ーンオフゲイン（遮断利得）を妬めるために、即ちＧＴ
Ｏをターンオフさせるために、ゲートとカソードとの間
に逆バイアスを印加するが、その効果を商めるために有
効カソードメタライズ電極（１０７ａ）の幅位）ｆせま
いものとし、且つ接合Ｊ３の表面接合距離ができる限り
長く設計されるとともに、有効カソードメタライズ電極
（ｘｏ７ａ）の大半の周辺を取り囲むようにゲートメタ
ライズ電極（１０５）が形成され、第３の特長としては
、ターンオフゲインヲ畠めるために通常のサイリスタの
構造としてよく用いられるＮＥ層（１０４）とｐＢ層（
１０２）と全力ンード電極で表面短絡する、゛いわゆる
ショートエミッタ４Ｍ　造ば通常用いない、などの特長
があげられる。

次にＧＴＯの動作を説明する。ＧＴＯ索子（１００）へ
の嵯気的接続状態は第１図に４くされる。アノード電極
（以下Ａと呼ぶ）とカンード電極（以下にと呼ぶ）との
間に電源（Ｅｌ：Ａｌｌ１ｌｌがプラス′屯位になる向
き）と負荷（ＲＬ）と開閉器（ＳＷＩ）とが直列に接続
される。また、ゲート磁極（以下Ｇと呼ぶ）とＫとの間
を両方回にバイアスしうる２つのバイアス回路が並列１
昶統される。その１つはＧ−に間を順バイアスしうる回
路として制限抵抗（Ｒ２）と電源（Ｒ２）と開閉器（Ｓ
Ｗ２）との直列接続で構成され、他の１つはＧ−に間を
逆バイアスしうる回路として制限抵抗（Ｒ３）と電源（
Ｒ３）と開閉ｄ錘（１３Ｗ３　）との直列接続される。

Ａ−に間の開閉器（ＳＷＩ）を閉じるとＡ−に間にＡが
プラス電位になるように電圧（ＶＤ）が印加される。第
３図（ａ）にゲート電流。

Ａ−に間電圧及びアノード電流の各部波形の変化を４く
す。横軸は時間軸を表わす。

次に、Ｇ−に間のバイアス回］俗の開閉器（ＳＷ２）を
閉じてＧ−に間の順方向にＧＴＯ全点弧させるに必要な
電流（工ＧＦ）を流しＣＩＴＯを導通させる。ＧＴＯが
４通するとＧＴＯｌ’ｉ部を順方向に電源（Ｅｌ）の′
電圧と負荷（ＲＬ　）のインピーダンスで決まる直流が
流れる。次シτＧ−に間の順バイアス回路の開閉器（Ｓ
Ｗ２）を開く。開閉器（Ｓ、ｗｚ）を開いてもＧＴＯは
導通状態を保つ。次にＧ−に間道バイアス回路の開閉器
（８Ｗ３）を閉じＧ−に間に逆バイアスを印加しＧＴＯ
のｐＢ層（１０２）の蓄積ギヤリアをＧより外部へ掃引
排出しＧＴＯをターンオフさせる。ＩＩＴＯがターンオ
ンしくＪＴＯ：り’Ｉｌｌ＋４）Ｊ回の阻止機能（ゲー
トの順方ン 面制御機能）ｆ回復した時点て、Ｏ−に間の迎バイアス
印加回路の開閉器（ＳＷ３）を開く。以上のＧＴＯの基
本回路構成と基本動作の６１．ン明であるが、果際には
前述の一連の動作を短周期で繰返えすことができるよう
Ｇ−、に間の制御回路が構成される。

ＧＴＯの基本回路構成を記号でボーｔと第３図（ｂ）の
ようになり、ＧＴＯ素子（’１００）　耐保護する化め
のフライボイルダ・イオード（Ｄ、・）及びスナバ回１
６（ＳＮ）がＧＴＯ系子’　（１００）と並列に接続さ
れるのが一般的である。

ＧＴＯのターンオフ時間は、第３図（ａ）中ノｔｇｑテ
示される。ように、即ちゲート逆゛市流がそのピーク値
（工（７Ｒ）の１０％になった時間からアノード電流が
その」゛し大値（ＩＴ）の１０％にまで減衰するまで０
時間として定義される。また、ＧＴＯのターンオフゲイ
ンは〔１〕式で表わされる。

ＧＧＱ−−−＝−□　　　　　・・・・・・・・・・　
Ｃ１）工ＧＲａｌ＋α２−１ ここに、Ｃ１はＰｌ　’ＮＢ　’ＰＢで形１戊され、る
ｐｎｐトランジスタの電流増幅率、Ｃ２はＮＥ・ＰＥ・
ＮＢで形成されるｎｐｎトランジスタの電流増幅率であ
る。〔１〕式かられかるようにＧＴＯのターンオフゲイ
ン（ＧＧＧ）を大きくするためにはＣ１を小さくしＣ２
を大きくすることが有効であることが理解できる。αｌ
を小さくする方法としてｔよ、Ｐ＝層（１０３）からＮ
Ｂ層（１０１）への正孔の注入を押える之めにＮＢ層（
１０１）の少数キャリアである正孔のライフタイムを短
かくする。または、ＰＥ層（１０３）とＮＢ層（１０１
）とをアノードメタライズ電極（１０６）で表面部で短
絡することが有効な手段として考えられる。一方、Ｃ２
を大きくする方法としてはＮ’Ｅ　）−（１０４）から
ｐＢ）脅（１０２）への電子の注入を起りや１−くする
よう接合Ｊ３でのＮＥ層（１０４）とｐＢ層　（１０２
）との濃度比を大きくする。即ち、ＮＥ層（１０４）の
電子四変とＰＢ　＠　（１０２）の正孔密度の比を大き
くする、またはｐＢ層（１０２）の幅を狭くする、また
は２３層（ｌＯ２）の少数キャリアである電子のライフ
タイムを長くすることなどが有効な手段として考えられ
る。但し、ターンオフ時間を短かくしターンオフ能力を
向上させる点をも考慮してＣ２を適切な値に決めること
が必要αｌ であり、実験的にはＩ工（＝−−）で０．２．β２（ｌ
−αｌ Ｃ２ 一□）で２ぐらいの値の時、最も良好な結果が１−Ｃ２ 得られることがわかってきた。〔１〕式からターンオフ
ゲインを大きくするためにＣ２を大きくするこ七が有効
であり、そのいくつかの具体的方法を前述したが、ＧＴ
Ｏの構造設計にあたっては、その電気的特性とターンオ
フ性能との間には、例えばターンオフ時間とオン電圧、
ターンオフ時間とゲート点弧電流等、相互に相反する効
果、いわゆるトレードオフの関係にあるものがあり、従
って最も適切な構造の条件の検討が必要である。（）Ｔ
ｏの設計にあたって特に主要と考えられる点は第２図に
示されるよりなＧメタライズ電ＷＡ（１０５）及びにメ
タライズ重積（１０７）の寸法・形状・配置が重要であ
る。ＮＥ層（１０４）とＰ’Ｂ層（１０２）との濃度比
も重要であることは前に述べたが、さらに、特に重要な
点としてあげられるのはＰＢ　Ｉｆ４　（１０２）の不
純物濃度分布と厚さである。次のような考え方から適切
なｐＢ層（１０２）の構造に設計することがＧＴＯのタ
ーンオフ性能及び電気的特性にとって特に重要である。

Ｇ−に間に順バイアスを印加し−た時ＫＧ−に間を順方
向に流れる電流を工Ｇｒ　、また、ＧＴＯを点弧させる
に必要な工Ｇｌ’を工ＧＴ１ＮＥ層（１０４）の下のＰ
Ｂ層（１０２）の横方向抵抗（ｐＢ層（１０２）の不純
物濃度分布とｐＢ層（１０２）の厚さで決まる〕をＲＰ
Ｂ　、接合Ｊ３の拡散電位をＶｎとすると、これらの相
互間の関係としてＧＴＯがゲート電流で点弧する条件と
して〔２〕式を満足することが必要である。即ち、工Ｇ
ＴがｐＢ層（１０２）を流れることによりｐＢ層（１０
２）の横方向抵抗ＲＰＢで発生す、る電圧降下が接合Ｊ
３の拡散電位ＶＤより大きくなると、ＮＥ層（１０４）
の端近傍（ｎｌ）からＰＢ層（１０２）へ電子の注入が
始まりα２が増大しついにはＧＴＯが点弧する。

工ＧＴ−ＲＰＢ　）　Ｖｎ　　　　　　　　　・・−・
・・・・・・・〔２〕また、ＧＴＯがオン状態、即ちＡ
−に間に順方向に電流ＩＴ　（オン電流）が流れている
状態で、Ｇ−に間に逆バイアスを印加しＰＢ層（１０２
）の蓄積過剰少数キャリアを第１図の点１１ｊ！で示す
経１俗でゲート逆電流ＩＧＲとしてＧ電極（１０５）　
′ｆｆ通して外部回路に掃引排出することによりＧＴＯ
をターンオフさせる（ターンオフ失敗させない）ことか
ら、〔３〕式を満足することが必要であることがわかる
。〔３〕式のｖＲは接合Ｊ３の逆電圧である。

工ＧＲ−ＲＰＢ　＜　ＶＲ・・−・・・・・・・・〔３
〕即ち、工ＧＲがＮＥ層（１０４）下のＰＢ層（１０２
）を流れるどとにより、その部分の’ＦＢ層（１０２）
の横方向抵抗ＲＰＢで発生する電圧降下がＶＲＫ等しい
か、まｔはそれより大きくなるとＮＥ層（１，０４）の
端近傍（１１１）の接合Ｊ３で電圧降伏が起こり、ター
ンオフを失敗し、ホットスポットが発生し、ＧＴＯが破
壊してしまう。（１）式から、工ＧＲ−工ｘ／ＧＧＱで
あり、ＧＧＱ＝５とすればＩＧＲはオン電流工Ｔの１１
５という大きな値となり、ＲＰＥの設計の良否がＩＩ）
Ｔｏのターンオフ性能の良否を左右する大きな１つの要
素となりうる。〔２〕式と〔３〕式とから、只ＰＢは〔
４〕式で示す範囲内の値になるようにＰＢ　Ｗｅｔ　（
ｌｏ２）の不純物濃度分布とｐＢ層（１０２）の厚さと
が設計される。

ＶＲ −（ＲＰＢ　（−−・・・・−・・・・・〔４〕工ＧＴ
　　　　　　　　　　　　工ＧＢｐＢ層（１０２）の設
計に当って以上のように実効力ンード電極部（１０”ａ
　）のＮＥ層（１０４）の下のＰＢ　Ｊ帝（１０２）に
ついて考慮すればよい。従って、例えば第２図の平面図
に示すような外部への電極取出し用のリード諜続に用い
られる領域としてカソードメタライス電Ｎｉ部（１０７
に＋　）をＭし、そのカソードメタライズ電極部（ｌｏ
’７ｂ）の下にＮ、層（１０４ａ）が存在する構造の従
来のＧＴＯにおいては次のような欠点がある。

即ち、従来のＧＴＯでは第４図に示すように、有効力ン
ードメタライズ電極（１０７ａ　）の下のＮＥ層（１０
４）の厚さと、外部へＣｔｂ極取出し用のリード接続に
用いられる明域としてのカソードメタライズ電極部（１
０７ｂ　）の下のＮＥ層（１（Ｋａ）の軍さとが等しく
（Ｘｌに）なっており、このようなＧＴＯでは、例えば
Ｑ１ｇ縁膜（ｎｏ）中にピンホールなとの欠陥があり、
絶縁膜（ｎｏ）の上に形成すべきメタライズ層の金属が
この欠陥部を通して下の＋、＋Ｅ７７に（１０４ａ）に
達し短絡メタライズ部（１０７’）を生ずる場合がある
。この短絡メタライズ部（１０７０）が存在した場合、
ＧＴＯがオン状態のとき一点ｌｓａで示したような経路
でオン′屯流の一部が工Ｔ′をして絶縁膜い１０）のピ
ンホールや欠陥部′Ｊｋ通してＮＥ層（１０４ａ、）と
ｌＸＬ絡したメタライズ層（１０７ｃ）全通してカソー
ドメタライズ′重積（１（１７ｂ）へ流れる。ＧＴＯを
ターンオンさせるためにはＲ１１述したように、カソー
ドメタライズ電極（１０’ｉ’）を取り囲むように形成
せられたゲートメタライズ電極（極（１０５）へＰＢ層
（１０２）の過剰蓄積少数キャリア金婦引排出すること
が必要であり、カソードメタライズ電極（１０７）近く
にゲートメタライズ電極（１ｏ５）が配置されているこ
とが構造上必要である。オン４゜流のうち上述の工Ｔ′
のような経路を流れる軍部に対してはこのよりなＧＴＯ
がターンオンするに必要な条件を満１ヒされない。即ち
、このような場合、オン軍流工Ｔ′の流れていた部分の
状態がオンからオフに移行ぜす、最大値工Ｔの大きな電
流が上記一点鎖線の経路に集中して流れる。電流１４１
中が起こるとその部分にホットスポットが発生し、つい
にはＧＴＯが破壊するという欠点があ゛つた。

この発明はこのよ′うな従来の欠点に鑑みてなされたも
ので、ターンオフ失敗し難い、即ちターンオフ能力が商
く、またターンオン時間の短いＧＴＯを得んとせんもの
である。

第５図はこの発明の一実施例について、第４図と同様第
２図のＩＶ−ＩＶ線での断ａ口に、対応する構成断面図
である。この実施例のＧＴＯの構造の特長は、外部への
電極取出し用のリード接続に用いられる領域としてのカ
ソードメタライズ電極部（ｌｏ’７ｂ）の下のＮＥ層（
１０４ａ）の厚さ×２を有効カソードメタライズ「電極
部（１０７ａ　）の下のＮＥ層（１０４）の厚さ×１よ
り十分薄くする。即ち、Ｘｉ　）　Ｘ２となるような構
造にしたことである。このようにすることにより有効カ
ンード屯極部（１０７ａ）以夕Ｉのカソード領域でＣト
導通し難い→ｌ゛イリスタ構造とすることができる。

この実施例のＧＴＯにおいては、例えば第５図の（１０
′／ｃ）で示される部分て、絶縁被１摸（１１０）中の
ピンホール捷たけ欠陥を通してメタライズ、（を極＠　
（ｘｏ７ｂ）とメタライズにより下のＮＥ層（１０４ａ
）を短絡層が形成されたとしてもｌ′ａｐ；層（１０４
，］、）の厚さが薄いので、そのトメさ×２部の接合Ｊ
３のＮＥ’ｌ萌（Ｉｏｔａ＞の電子密朋とｐＢ層（１０
２）グ月Ｅ孔密度との比がより小さくなり、有効カンー
ドメタライズ？（を極部（１０７ａ）の下に形成される
サイリスタ部に比較して大変４通し跡いサイリスタ部を
構成する。従って短＋ｈ？５部（、Ｌ（１’ｌ’Ｃ）を
通してＧＴＯは導通し難く逆にオフし易い、１１つ造に
なっている七いえる。このような構造を採ｉｔｌするこ
とにより、ターンオフ性能がよくターンオフ時間の燈い
ＧＴＯを？０ることかできる。化６図は■２図、第４図
、窮５図に示される構ｊ１コの（）Ｔｏの゛重圧パｄ１
流特性を示す図であり、順方向は１１！１常のサイリス
タと同じ特性を２バし、逆ｊｊ向は４４図、第５図に示
される構造よりわかるように逆方向の主接合Ｊ１の１妾
合表向が保護されない構造となっていることから逆耐圧
は接合Ｊ３の耐圧にはｙ等しいものとなる。

上側では接倉Ｊ工は短絡されていないが、アノードメタ
ライズ電極（１０６）で接合Ｊ１が短絡されたいわゆる
アノードショートエミッタ構造のものにもこの発明は適
用でき、この場合逆耐圧は接合Ｊ３の耐圧とはソ等しい
ものとなる。

ｊｄ上詳述したように、この発明になるＧＴＯでは有効
カソードメタライズ電極を形成した櫛目状のＮＥ層の第
１の部分の厚さよりも外部電極引出し用カソードメタラ
イズ峨極を形成したその他のＮＥ層の第２の部分の厚さ
を薄くしたので、ＮＥ層の第２の部分の上の絶縁層に欠
陥があって外部電極引出し用カソードメタライズ電極と
の間に短絡が生じても、この部分を通ってＧＴＯは導通
し難く、良好なターンオフ特性が得られる。

【図面の簡単な説明】

第１図は従来のＧＴＯの構造を模式的に示す断面図で、
その動作説明のための接続回路が附加されている。第２
図は従来のＧＴＯの平面図、第３図（ａ）はＧＴＯの動
作時の各部′「代流電圧波形ば１、第３図（ｂ）はＧＴ
Ｏの動作５礪本回路構５５．１望、第４図は窮２図のＩ
Ｖ　−ＩＶ線での断面図、第５図Ｉよこの発明の−Ｍ、
ｌ！例の、ｇ４図に対応する断面図、ｔｆ’、　６図は
ｒ）Ｔｏの一般的な１圧電流特性図である。 図において、（１（１０）はＧＴＯｌ（１０１，）はＮ
Ｂ層、（１０２）はＰｎ層、（１０３）はＰＥ層、（１
０４）ばＮ、層、（１０５）　ｊｄ：ゲートメタライズ
、■極、（１（Ｊ６　）はアノードメタライズ電極、（
１０７ａ）　ｆｄｌイ効カソードメタライズ市極重積　
１０”ｂ　）は外部電極引出し用カソードメタライズ電
極である。 、なお、図中同一符号は同一）：化ケよ・Ｃ目当１１６
分３亡示す。 代理人　葛　野　信　−（外１名） 第２図 １０７ｂ 第：３図 （６Ｌ） （ｂ） 第４図 手続補正書（自発） 特許庁長官殿 １、事件の表示　　　　特願昭ｂツー１６５６１４号２
、発明の名称　　　　　ゲートターンオフサイリスタ３
、補正をする者 事件との関係　　　特許出願人 住　所　　　　　東京都千代Ｈ１区丸の内−’ｌｌ−１
２番３跨名　称（６０１）　　　王菱電機株式会社代表
者片山仁八部 ４、代理人 住　所　　　　°東京都千代ＩＪＪ区丸の内−丁目２番
３号５、補正の対象 明細書の発明の詳細な説り１の掴および図面の第３図 ６、補正の内容 （１）明細書の第８貝第４〜６行に「次にＧ−に閾の順
バイアス回路の一一一一一一一を開いてもＧＴＯは導通
状態、を保つ。」とあるのを「ＧＴＯの導通状態を保つ
ためにはＧ−に間に順方向に小さなゲート電流を流しつ
つける。」と訂正する。 （２）同、第５ｌｓ６〜７行Ｋ　「７１　ＶＣ，Ｇ　−
Ｋ　間通バイアス回路の開閉器（ＳＷ３）を閉じ」とめ
るのを「次に、Ｇ−に間の順バイアス回路の開閉器（Ｓ
Ｗ２）を開きＧ−に間の逆バイアス回路の開閉器（５Ｗ
３）全閉じ」と訂正する。 （３）同、第１３頁第２行に「工Ｇ１１”工１／　Ｇ　
ＧＱ　Ｊとあるのを「工。Ｒ＝Ｉ　Ｔ　／　Ｇ　ＧＱ　
Ｊと削正する。 （４〕　　図面の第３図を添付別紙のようｆ訂ＩＥする
。 ７、　康付簀類の目録 副止恢の第３図を示す図面　　　　　１辿以上

Claims (1)

1. 【特許請求の範囲】 （１１Ｐ形エミッタ層、Ｎ形ベース層及びＰ形ベース層
   が順次相接して形成され、上記Ｐ形ベース層の表面部に
   、その中央部から両側へそれぞれ櫛目状に延びるように
   Ｎ形エミッタ層が形成され、上記Ｎ形エミッタ層の上記
   櫛目状部の上には有効力ソードメクライズ電極が、上記
   Ｎ形エミッタ層の残余の部分には上記有効カンードメタ
   ライズ電極と連続して外部電極取出し用カソードメクラ
   イズ電極が形成され、かつ、上記Ｐ形ベース層の上記Ｎ
   形エミッタ層が形成されない部分の表面上には上記有効
   カソードメタライズ？ｔ　楢の周縁と略一定の間隔をお
   いて対向する周縁を有するゲートメタライズ電極が形成
   されてなるゲートターンオフサイリスタにおいて、上記
   Ｎ形エミッタ層の上記外部電極取出し用カソードメタラ
   イズ電極の下の部分の厚さを上記有効カソードメータラ
   イズ電極の下の部分の厚さより薄くなるようにしたこと
   を特徴とするゲートターンオフサイリスク。 （２）Ｐ形エミッタ層、！：Ｎ形ベース層とが上記Ｐ形
   エミッタ層側の表面で短絡されていることを特徴とする
   特許請求の範囲第１項記載のゲートターンオフサイ、リ
   スク。