JPH0587153B2 - - Google Patents
Info
- Publication number
- JPH0587153B2 JPH0587153B2 JP61302866A JP30286686A JPH0587153B2 JP H0587153 B2 JPH0587153 B2 JP H0587153B2 JP 61302866 A JP61302866 A JP 61302866A JP 30286686 A JP30286686 A JP 30286686A JP H0587153 B2 JPH0587153 B2 JP H0587153B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level shift
- heterojunction
- forming layer
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 20
- 150000001875 compounds Chemical class 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔概要〕
本発明は、レベル・シフト・ダイオードに於い
て、ヘテロ接合界面にて電子親和力の差でエネル
ギ・バンドの不連続を生ずる一導電型異種化合物
半導体ヘテロ接合形成層を積層することに依り、
電圧シフト量を段階的でなく連続的に変え得るよ
うにしたものである。
て、ヘテロ接合界面にて電子親和力の差でエネル
ギ・バンドの不連続を生ずる一導電型異種化合物
半導体ヘテロ接合形成層を積層することに依り、
電圧シフト量を段階的でなく連続的に変え得るよ
うにしたものである。
本発明は、半導体のヘテロ接合に於けるエネル
ギ・バンドの不連続性を利用したレベル・シフ
ト・ダイオードに関する。
ギ・バンドの不連続性を利用したレベル・シフ
ト・ダイオードに関する。
従来、シリコン系半導体装置に於いては、pn
接合に於ける順方向の電圧降下が略一定であるこ
とを利用し、トランジスタを用いた論理回路など
の電圧レベルを所定値だけシフトさせる為のダイ
オードを構成している。一つのpn接合に依る電
圧降下で足りない場合には、必要に応じて複数個
のダイオードを直列接続して使用する。
接合に於ける順方向の電圧降下が略一定であるこ
とを利用し、トランジスタを用いた論理回路など
の電圧レベルを所定値だけシフトさせる為のダイ
オードを構成している。一つのpn接合に依る電
圧降下で足りない場合には、必要に応じて複数個
のダイオードを直列接続して使用する。
また、GaAs系半導体装置に於いては、pn接合
の代わりにシヨツトキ接合を用いるようにしてい
る。
の代わりにシヨツトキ接合を用いるようにしてい
る。
前記説明したGaAs系半導体装置に於けるシヨ
ツトキ接合を用いたレベル・シフト・ダイオード
は、接合一つ当たりの電圧シフト量は0.6〜0.7
〔Ｖ〕と一定であるから、複数の接合を利用する
場合も、その整数倍のシフト量しか得られない。
ツトキ接合を用いたレベル・シフト・ダイオード
は、接合一つ当たりの電圧シフト量は0.6〜0.7
〔Ｖ〕と一定であるから、複数の接合を利用する
場合も、その整数倍のシフト量しか得られない。
本発明は、GaAs系半導体装置に於いてもレベ
ル・シフト・ダイオードの電圧シフト量を任意に
設定できるように、しかも、逆方向耐圧を高く維
持できるようにしようとする。
ル・シフト・ダイオードの電圧シフト量を任意に
設定できるように、しかも、逆方向耐圧を高く維
持できるようにしようとする。
前記問題点のうち、GaAs系半導体装置に於い
てもレベル・シフト・ダイオードの電圧シフト量
を任意に設定できるようにする、という問題のみ
を解消したいのであれば、次に説明するようなレ
ベル・シフト・ダイオードを用いると良い。
てもレベル・シフト・ダイオードの電圧シフト量
を任意に設定できるようにする、という問題のみ
を解消したいのであれば、次に説明するようなレ
ベル・シフト・ダイオードを用いると良い。
第１図は電圧シフト量を任意に設定できるよう
にしたレベル・シフト・ダイオードを表す要部切
断側面図である。
にしたレベル・シフト・ダイオードを表す要部切
断側面図である。
図に於いて、１はn+型GaAsアノード・コンタ
クト層、２はｎ型GaAsヘテロ接合形成層、３は
ｎ型AlGaAsヘテロ接合形成層、４はn+型
AlGaAsカソード・コンタクト層、５はアノード
電極、６はカソード電極をそれぞれ示している。
クト層、２はｎ型GaAsヘテロ接合形成層、３は
ｎ型AlGaAsヘテロ接合形成層、４はn+型
AlGaAsカソード・コンタクト層、５はアノード
電極、６はカソード電極をそれぞれ示している。
第２図は第１図に見られるレベル・シフト・ダ
イオードのエネルギ・バンド・ダイヤグラムを表
している。
イオードのエネルギ・バンド・ダイヤグラムを表
している。
図に於いて、Ecは伝導帯の底、ΔEaはｎ型
GaAsヘテロ接合形成層２とｎ型AlGaAsヘテロ
接合形成層３との電子親和力の差で生成されるエ
ネルギ・バンド・ギヤツプに於けるバリヤ高さを
それぞれ示している。
GaAsヘテロ接合形成層２とｎ型AlGaAsヘテロ
接合形成層３との電子親和力の差で生成されるエ
ネルギ・バンド・ギヤツプに於けるバリヤ高さを
それぞれ示している。
このレベル・シフト・ダイオードでは、アノー
ド電極５に正電圧を、カソード電極６に負電圧を
それぞれ印加し、その電圧を高めることに依り、
バリヤ高さEBが小さくなり、電流が流れるよう
になる。
ド電極５に正電圧を、カソード電極６に負電圧を
それぞれ印加し、その電圧を高めることに依り、
バリヤ高さEBが小さくなり、電流が流れるよう
になる。
第３図及び第４図はその様子を説明する為のも
ので、第３図Ａ，Ｂ，Ｃはアノード電圧Vaの如
何に対応したエネルギ・バンド・ダイヤグラム
を、第４図はアノード電圧Va対アノード電流Iaの
線図をそれぞれ表し、第１図及び第２図に於いて
用いた記号と同記号は同部分を示すか或いは同じ
意味を持つものとする。
ので、第３図Ａ，Ｂ，Ｃはアノード電圧Vaの如
何に対応したエネルギ・バンド・ダイヤグラム
を、第４図はアノード電圧Va対アノード電流Iaの
線図をそれぞれ表し、第１図及び第２図に於いて
用いた記号と同記号は同部分を示すか或いは同じ
意味を持つものとする。
第３図Ａはアノード電圧Va＝０の場合であつ
て、バリヤ高さΔEaは充分に高く、アノード電流
Iaは流れない。
て、バリヤ高さΔEaは充分に高く、アノード電流
Iaは流れない。
第３図Ｂはアノード電圧Va≦ΔEa／ｅの場合
であつて、バリヤ高さΔEaは低下し、アノード電
流Iaは僅かに流れ始める。
であつて、バリヤ高さΔEaは低下し、アノード電
流Iaは僅かに流れ始める。
第３図Ｃはアノード電圧Va≒ΔEa／ｅの場合
であつて、バリヤ高さΔEaは更に低下し、アノー
ド電流Iaは大量に流れて飽和する。
であつて、バリヤ高さΔEaは更に低下し、アノー
ド電流Iaは大量に流れて飽和する。
前記説明したレベル・シフト・ダイオードで
は、ヘテロ接合界面に於けるバリヤ高さΔEaの如
何に依つて電圧シフト量が変化し、そして、その
バリヤ高さΔEaはヘテロ接合界面を生成する為の
一方の半導体層であるｎ型AlGaAsヘテロ接合形
成層３に於ける組成、即ち、ｘ値に依つて変える
ことができるものである。
は、ヘテロ接合界面に於けるバリヤ高さΔEaの如
何に依つて電圧シフト量が変化し、そして、その
バリヤ高さΔEaはヘテロ接合界面を生成する為の
一方の半導体層であるｎ型AlGaAsヘテロ接合形
成層３に於ける組成、即ち、ｘ値に依つて変える
ことができるものである。
従つて、その電圧シフト量として、シヨツトキ
接合を用いた場合のように段階的なものでなく、
連続的に変えたものを実現することは極めて容易
である。
接合を用いた場合のように段階的なものでなく、
連続的に変えたものを実現することは極めて容易
である。
ところで、前記したレベル・シフト・ダイオー
ドは、ｎ型AlGaAsヘテロ接合形成層３側、即
ち、カソード側に正電圧を印加した場合、ｎ型
GaAsヘテロ接合形成層２に於ける伝導帯レベル
が高くなり、ヘテロ接合界面のポテンシヤル・バ
リヤを電子がトンネリングしてしまう。
ドは、ｎ型AlGaAsヘテロ接合形成層３側、即
ち、カソード側に正電圧を印加した場合、ｎ型
GaAsヘテロ接合形成層２に於ける伝導帯レベル
が高くなり、ヘテロ接合界面のポテンシヤル・バ
リヤを電子がトンネリングしてしまう。
これは、前記レベル・シフト・ダイオードが、
連続的に電圧シフト量を変化させることができる
という優れた特性をもつていても、逆方向耐圧が
極めて低い旨の重大な欠点があることを意味して
いる。
連続的に電圧シフト量を変化させることができる
という優れた特性をもつていても、逆方向耐圧が
極めて低い旨の重大な欠点があることを意味して
いる。
そこで、本発明に依るレベル・シフト・ダイオ
ードに於いては、半導体基板上にアノード側一導
電型化合物半導体ヘテロ接合形成層及び該一導電
型化合物半導体ヘテロ接合形成層に比較して電子
親和力が小さいカソード側一導電型化合物半導体
ヘテロ接合形成層を一組とする積層体の複数が積
層形成されてなる構成を採つている。
ードに於いては、半導体基板上にアノード側一導
電型化合物半導体ヘテロ接合形成層及び該一導電
型化合物半導体ヘテロ接合形成層に比較して電子
親和力が小さいカソード側一導電型化合物半導体
ヘテロ接合形成層を一組とする積層体の複数が積
層形成されてなる構成を採つている。
前記手段を採ることに依り、本発明のレベル・
シフト・ダイオードは、少なくとも三つのポテン
シヤル・バリヤが生成される構成になつていて、
逆方向耐圧は充分に高く維持することができ、ま
た、pn接合を利用するものに於ける段階的な電
圧シフト量と異なり、広い範囲にわたつて連続的
に適正な電圧シフト量を選択して設定することが
可能となり、そして、そのようなきめ細かい電圧
シフト量を得るには、エネルギ・バンドに不連続
を発生させるヘテロ接合界面を構成する一導電型
化合物半導体ヘテロ接合形成層の組成を適宜に変
えれば済み、従つて、その実施は容易である。
シフト・ダイオードは、少なくとも三つのポテン
シヤル・バリヤが生成される構成になつていて、
逆方向耐圧は充分に高く維持することができ、ま
た、pn接合を利用するものに於ける段階的な電
圧シフト量と異なり、広い範囲にわたつて連続的
に適正な電圧シフト量を選択して設定することが
可能となり、そして、そのようなきめ細かい電圧
シフト量を得るには、エネルギ・バンドに不連続
を発生させるヘテロ接合界面を構成する一導電型
化合物半導体ヘテロ接合形成層の組成を適宜に変
えれば済み、従つて、その実施は容易である。
第５図は本発明一実施例で関するエネルギ・バ
ンド・ダイヤグラムであり、ＡはVa＝０の場合、
ＢはVa＝２×ΔEa／ｅの場合をそれぞれ表し、
また、第６図は第５図に見られる実施例のアノー
ド電圧Va対アノード電流Iaの線図を表し、それぞ
れ第１図乃至第４図に於いて用いた記号と同記号
は同部分を示すか或いは同じ意味を持つものとす
る。
ンド・ダイヤグラムであり、ＡはVa＝０の場合、
ＢはVa＝２×ΔEa／ｅの場合をそれぞれ表し、
また、第６図は第５図に見られる実施例のアノー
ド電圧Va対アノード電流Iaの線図を表し、それぞ
れ第１図乃至第４図に於いて用いた記号と同記号
は同部分を示すか或いは同じ意味を持つものとす
る。
第５図から理解できようが、本実施例は、第１
図に見られるレベル・シフト・ダイオードを二つ
直列に接続した構成になつていることが明らかで
あり、その結果、三つのポテンシヤル・バリヤが
生成されている。
図に見られるレベル・シフト・ダイオードを二つ
直列に接続した構成になつていることが明らかで
あり、その結果、三つのポテンシヤル・バリヤが
生成されている。
即ち、二つのレベル・シフト・ダイオードを接
続した関係から、その間に逆直列のダイオードが
入つた構成となり、その結果、n+型GaAsアノー
ド・コンタクト層１側に正の電圧を印加した場
合、電圧シフト量は２×ΔEa／ｅとなる。
続した関係から、その間に逆直列のダイオードが
入つた構成となり、その結果、n+型GaAsアノー
ド・コンタクト層１側に正の電圧を印加した場
合、電圧シフト量は２×ΔEa／ｅとなる。
また、n+型AlGaAsカソード・コンタクト層４
側に正の電圧を印加した場合、電圧シフト量は中
央のポテンシヤル・バリヤの一つ分、従つて、
ΔEa／ｅとなる。
側に正の電圧を印加した場合、電圧シフト量は中
央のポテンシヤル・バリヤの一つ分、従つて、
ΔEa／ｅとなる。
前記したところから明らかであるが、本実施例
では、順方向で２×ΔEa／ｅの電圧シフト、逆方
向でΔEa／ｅの電圧シフトを有するレベル・シフ
ト・ダイオードが実現され、逆方向にも充分な耐
圧が得られているのである。
では、順方向で２×ΔEa／ｅの電圧シフト、逆方
向でΔEa／ｅの電圧シフトを有するレベル・シフ
ト・ダイオードが実現され、逆方向にも充分な耐
圧が得られているのである。
第７図は本発明に依るレベル・シフト・ダイオ
ードを用いたBFL（buffered field effect
transistor logic）回路の回路図を表している。
ードを用いたBFL（buffered field effect
transistor logic）回路の回路図を表している。
図に於いて、Ｑ１乃至Ｑ４はトランジスタ、Ｄ
はレベル・シフト・ダイオード、INは入力端、
OTは出力端、VDDは正側電源電圧、VSSは接地側
電源電圧をそれぞれ示している。
はレベル・シフト・ダイオード、INは入力端、
OTは出力端、VDDは正側電源電圧、VSSは接地側
電源電圧をそれぞれ示している。
第８図は第７図に於いて破線で囲んだ部分を具
体化した半導体装置の要部切断側面図を表し、第
７図に於いて用いた記号と同記号は同部分を示す
か或いは同じ意味を持つものとする。
体化した半導体装置の要部切断側面図を表し、第
７図に於いて用いた記号と同記号は同部分を示す
か或いは同じ意味を持つものとする。
図に於いて、１１は半絶縁性のGaAs基板、１
２はアン・ドープGaAs能動層、１３はn+型
AlGaAs電子供給層、１４はレベル・シフト・ダ
イオード形成層、１５は素子間分離領域、１６は
合金化領域、１７は二次元電子ガス層、SQ３及
びSQ４はソース電極、DQ３並びにDQ４はドレ
イン電極、GQ３及びGQ４はゲート電極をそれ
ぞれ示している。
２はアン・ドープGaAs能動層、１３はn+型
AlGaAs電子供給層、１４はレベル・シフト・ダ
イオード形成層、１５は素子間分離領域、１６は
合金化領域、１７は二次元電子ガス層、SQ３及
びSQ４はソース電極、DQ３並びにDQ４はドレ
イン電極、GQ３及びGQ４はゲート電極をそれ
ぞれ示している。
ここでは、トランジスタＱ３及びＱ４として高
電子移動度トランジスタ（high electron
mobility transistor：HEMT）を採用している。
電子移動度トランジスタ（high electron
mobility transistor：HEMT）を採用している。
第９図は第８図に見られるレベル・シフト・ダ
イオード形成層１４の層構成を具体的に表した要
部切断側面図であり、第１図乃至第８図に於いて
用いた記号と同記号は同部分を示すか或いは同じ
意味を持つものとする。
イオード形成層１４の層構成を具体的に表した要
部切断側面図であり、第１図乃至第８図に於いて
用いた記号と同記号は同部分を示すか或いは同じ
意味を持つものとする。
このレベル・シフト・ダイオード形成層１４
は、その不純物濃度の高さからして、電極コンタ
クト層としても充分に機能することは勿論であ
る。
は、その不純物濃度の高さからして、電極コンタ
クト層としても充分に機能することは勿論であ
る。
第８図及び第９図から明らかなようにトランジ
スタＱ３のソース電極SQ３とトランジスタＱ４
のドレイン電極DQ４、従つて、出力端OTとの
間にはレベル・シフト・ダイオード形成層１４か
らなるレベル・シフト・ダイオードＤが介挿され
た構成になつていて、回路としてみれば、第７図
として示した回路と全く同じである。
スタＱ３のソース電極SQ３とトランジスタＱ４
のドレイン電極DQ４、従つて、出力端OTとの
間にはレベル・シフト・ダイオード形成層１４か
らなるレベル・シフト・ダイオードＤが介挿され
た構成になつていて、回路としてみれば、第７図
として示した回路と全く同じである。
本発明に依るレベル・シフト・ダイオードに於
いては、ヘテロ接合界面にて電子親和力の差でエ
ネルギ・バンドの不連続を生ずる一導電型異種化
合物半導体ヘテロ接合形成層を積層するようにし
ている。
いては、ヘテロ接合界面にて電子親和力の差でエ
ネルギ・バンドの不連続を生ずる一導電型異種化
合物半導体ヘテロ接合形成層を積層するようにし
ている。
前記構成を採ることに依り、本発明のレベル・
シフト・ダイオードに於いては、少なくとも三つ
のポテンシヤル・バリヤが生成されることになつ
て、順方向耐圧は勿論のこと、逆方向耐圧も充分
に高く維持することができる。また、pn接合を
利用するものに於ける段階的な電圧シフト量と異
なり、広い範囲にわたつて連続的に適正な電圧シ
フト量を選択して設定することが可能となり、そ
して、そのようなきめ細かい電圧シフト量を得る
には、エネルギ・バンドに不連続を発生させるヘ
テロ接合界面を構成する一導電型化合物半導体ヘ
テロ接合形成層の組成を適宜に変えれば済み、従
つて、その実施は容易である。
シフト・ダイオードに於いては、少なくとも三つ
のポテンシヤル・バリヤが生成されることになつ
て、順方向耐圧は勿論のこと、逆方向耐圧も充分
に高く維持することができる。また、pn接合を
利用するものに於ける段階的な電圧シフト量と異
なり、広い範囲にわたつて連続的に適正な電圧シ
フト量を選択して設定することが可能となり、そ
して、そのようなきめ細かい電圧シフト量を得る
には、エネルギ・バンドに不連続を発生させるヘ
テロ接合界面を構成する一導電型化合物半導体ヘ
テロ接合形成層の組成を適宜に変えれば済み、従
つて、その実施は容易である。
第１図はヘテロ接合を利用したレベル・シフ
ト・ダイオードを表す要部切断側面図、第２図は
第１図に見られるレベル・シフト・ダイオードの
エネルギ・バンド・ダイヤグラム、第３図Ａ，
Ｂ，Ｃは第１図に見られるレベル・シフト・ダイ
オードの動作を説明するためのエネルギ・バン
ド・ダイヤグラム、第４図はアノード電圧Va対
アノード電流Iaの関係を示す線図、第５図Ａ及び
Ｂは本発明一実施例を説明する為のエネルギ・バ
ンド・ダイヤグラム、第６図は第５図に見られる
実施例のアノード電圧Va対アノード電流Iaの関係
を示す線図、第７図は本発明に依るレベル・シフ
ト・ダイオードを用いたBFL回路の回路図、第
８図は第７図に見られる回路の一部を具体化した
半導体装置の要部切断側面図、第９図は第８図に
見られるレベル・シフト・ダイオード形成層の層
構成を具体的に示した要部切断側面図をそれぞれ
そ表している。 図に於いて、１はn+型GaAsアノード・コンタ
クト層、２はｎ型GaAsヘテロ接合形成層、３は
ｎ型AlGaAsヘテロ接合形成層、４はn+型
AlGaAsカソード・コンタクト層、５はアノード
電極、６はカソード電極をそれぞれ示している。
ト・ダイオードを表す要部切断側面図、第２図は
第１図に見られるレベル・シフト・ダイオードの
エネルギ・バンド・ダイヤグラム、第３図Ａ，
Ｂ，Ｃは第１図に見られるレベル・シフト・ダイ
オードの動作を説明するためのエネルギ・バン
ド・ダイヤグラム、第４図はアノード電圧Va対
アノード電流Iaの関係を示す線図、第５図Ａ及び
Ｂは本発明一実施例を説明する為のエネルギ・バ
ンド・ダイヤグラム、第６図は第５図に見られる
実施例のアノード電圧Va対アノード電流Iaの関係
を示す線図、第７図は本発明に依るレベル・シフ
ト・ダイオードを用いたBFL回路の回路図、第
８図は第７図に見られる回路の一部を具体化した
半導体装置の要部切断側面図、第９図は第８図に
見られるレベル・シフト・ダイオード形成層の層
構成を具体的に示した要部切断側面図をそれぞれ
そ表している。 図に於いて、１はn+型GaAsアノード・コンタ
クト層、２はｎ型GaAsヘテロ接合形成層、３は
ｎ型AlGaAsヘテロ接合形成層、４はn+型
AlGaAsカソード・コンタクト層、５はアノード
電極、６はカソード電極をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上にアノード側一導電型化合物半
導体ヘテロ接合形成層及び該一導電型化合物半導
体ヘテロ接合形成層に比較して電子親和力が小さ
いカソード側一導電型化合物半導体ヘテロ接合形
成層を一組とする積層体の複数が積層形成されて
なること を特徴とするレベル・シフト・ダイオード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61302866A JPS63156367A (ja) | 1986-12-20 | 1986-12-20 | レベル・シフト・ダイオ−ド |
| EP87311148A EP0272885B1 (en) | 1986-12-20 | 1987-12-17 | Semiconductor device having level shift diode |
| US07/398,281 US4963948A (en) | 1986-12-20 | 1989-08-22 | Semiconductor device having level shift diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61302866A JPS63156367A (ja) | 1986-12-20 | 1986-12-20 | レベル・シフト・ダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63156367A JPS63156367A (ja) | 1988-06-29 |
| JPH0587153B2 true JPH0587153B2 (ja) | 1993-12-15 |
Family
ID=17914040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61302866A Granted JPS63156367A (ja) | 1986-12-20 | 1986-12-20 | レベル・シフト・ダイオ−ド |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4963948A (ja) |
| EP (1) | EP0272885B1 (ja) |
| JP (1) | JPS63156367A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120807B2 (ja) * | 1986-12-20 | 1995-12-20 | 富士通株式会社 | 定電流半導体装置 |
| JP2513887B2 (ja) * | 1990-02-14 | 1996-07-03 | 株式会社東芝 | 半導体集積回路装置 |
| JPH0414314A (ja) * | 1990-05-08 | 1992-01-20 | Toshiba Corp | ソース電極結合形論理回路 |
| KR100356883B1 (ko) * | 1991-06-12 | 2003-01-08 | 텍사스 인스트루먼츠 인코포레이티드 | 프리차지트리거링방법,프리차지트리거드디지탈디바이스,프리차지트리거드펑션스테이지,및동기식파이프라인시스템 |
| US5398077A (en) * | 1992-05-19 | 1995-03-14 | Eastman Kodak Company | Method for adjusting the luminance of a color signal |
| EP0935294A1 (en) * | 1998-02-06 | 1999-08-11 | Canare Electric Co., Ltd. | Variable capacity device with quantum-wave interference layers |
| US20030015708A1 (en) * | 2001-07-23 | 2003-01-23 | Primit Parikh | Gallium nitride based diodes with low forward voltage and low reverse current operation |
| US7183575B2 (en) | 2002-02-19 | 2007-02-27 | Nissan Motor Co., Ltd. | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode |
| US7534633B2 (en) | 2004-07-02 | 2009-05-19 | Cree, Inc. | LED with substrate modifications for enhanced light extraction and method of making same |
| US8519437B2 (en) * | 2007-09-14 | 2013-08-27 | Cree, Inc. | Polarization doping in nitride based diodes |
| US9012937B2 (en) | 2007-10-10 | 2015-04-21 | Cree, Inc. | Multiple conversion material light emitting diode package and method of fabricating same |
| US9287469B2 (en) * | 2008-05-02 | 2016-03-15 | Cree, Inc. | Encapsulation for phosphor-converted white light emitting diode |
| JP5506258B2 (ja) | 2008-08-06 | 2014-05-28 | キヤノン株式会社 | 整流素子 |
| EP2157613B1 (fr) * | 2008-08-20 | 2019-10-09 | Ommic | Procédé d'intégration monolithique de RITD pseudomorphique et de transistor à base de matériaux III-V |
| US8415692B2 (en) | 2009-07-06 | 2013-04-09 | Cree, Inc. | LED packages with scattering particle regions |
| US8536615B1 (en) | 2009-12-16 | 2013-09-17 | Cree, Inc. | Semiconductor device structures with modulated and delta doping and related methods |
| US8604461B2 (en) | 2009-12-16 | 2013-12-10 | Cree, Inc. | Semiconductor device structures with modulated doping and related methods |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3072175D1 (de) * | 1979-12-28 | 1990-04-26 | Fujitsu Ltd | Halbleitervorrichtungen mit heterouebergang. |
| US4353081A (en) * | 1980-01-29 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Graded bandgap rectifying semiconductor devices |
| JPS58170054A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 光複合半導体装置 |
| JPS59231920A (ja) * | 1983-06-15 | 1984-12-26 | Agency Of Ind Science & Technol | ＧａＡｓ論理集積回路 |
| JPS6095973A (ja) * | 1983-10-31 | 1985-05-29 | Fujitsu Ltd | 半導体装置 |
| US4575924A (en) * | 1984-07-02 | 1986-03-18 | Texas Instruments Incorporated | Process for fabricating quantum-well devices utilizing etch and refill techniques |
| JPS61274369A (ja) * | 1985-05-22 | 1986-12-04 | Fujitsu Ltd | 電界効果型半導体装置 |
| JPH0614536B2 (ja) * | 1985-09-17 | 1994-02-23 | 株式会社東芝 | バイポ−ラ集積回路 |
-
1986
- 1986-12-20 JP JP61302866A patent/JPS63156367A/ja active Granted
-
1987
- 1987-12-17 EP EP87311148A patent/EP0272885B1/en not_active Expired - Lifetime
-
1989
- 1989-08-22 US US07/398,281 patent/US4963948A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN=1978 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US4963948A (en) | 1990-10-16 |
| EP0272885A3 (en) | 1990-08-01 |
| EP0272885A2 (en) | 1988-06-29 |
| JPS63156367A (ja) | 1988-06-29 |
| EP0272885B1 (en) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110391224B (zh) | 具有双向开关和放电电路的半导体器件 | |
| JP4645313B2 (ja) | 半導体装置 | |
| JPH0587153B2 (ja) | ||
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| US8604512B2 (en) | Bidirectional switch | |
| JP5481103B2 (ja) | 窒化物半導体素子 | |
| US8497553B2 (en) | Semiconductor device | |
| US4484207A (en) | Static induction transistor and semiconductor integrated circuit using hetero-junction | |
| KR20040086423A (ko) | 전력 반도체소자 | |
| JP2016521008A (ja) | コンパクトな静電放電（ｅｓｄ）保護構造 | |
| JP2007150282A (ja) | 電界効果トランジスタ | |
| JPS5922367A (ja) | 半導体装置 | |
| JPH0778978A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP4742539B2 (ja) | 半導体装置 | |
| JP2013041975A (ja) | 窒化物系半導体装置 | |
| JPH05226638A (ja) | 半導体装置 | |
| JPH0654796B2 (ja) | 複合半導体装置 | |
| US4910562A (en) | Field induced base transistor | |
| JPS6211017Y2 (ja) | ||
| WO2017134900A1 (ja) | 半導体装置 | |
| JPS62128564A (ja) | 逆導電サイリスタ | |
| JPS62128559A (ja) | 半導体装置 | |
| WO2022172625A1 (ja) | 半導体装置 | |
| EP4191656A1 (en) | Automatic reverse blocking bidirectional switch | |
| US20240258300A1 (en) | Insulated-gate bipolar transistor device as well as a data transmission system implementing such insulated-gate bipolar transistor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |