JPS63156367A - レベル・シフト・ダイオ−ド - Google Patents

レベル・シフト・ダイオ−ド

Info

Publication number
JPS63156367A
JPS63156367A JP61302866A JP30286686A JPS63156367A JP S63156367 A JPS63156367 A JP S63156367A JP 61302866 A JP61302866 A JP 61302866A JP 30286686 A JP30286686 A JP 30286686A JP S63156367 A JPS63156367 A JP S63156367A
Authority
JP
Japan
Prior art keywords
heterojunction
forming layer
voltage
layer
level shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61302866A
Other languages
English (en)
Other versions
JPH0587153B2 (ja
Inventor
Yuji Awano
祐二 粟野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61302866A priority Critical patent/JPS63156367A/ja
Priority to EP87311148A priority patent/EP0272885B1/en
Publication of JPS63156367A publication Critical patent/JPS63156367A/ja
Priority to US07/398,281 priority patent/US4963948A/en
Publication of JPH0587153B2 publication Critical patent/JPH0587153B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、レベル・シフト・ダイオードに於いて、ヘテ
ロ接合界面にて電子親和力の差でエネルギ・ハンドの不
連続を生ずる一導電型異種化合物半導体へテロ接合形成
層を積層することに依り、電圧シフト量を段階的でなく
連続的に変え得るようにしたものである。
〔産業上の利用分野〕
本発明は、半導体のへテロ接合に於けるエネルギ・バン
ドの不連続性を利用したレベル・シフト・ダイオードに
関する。
〔従来の技術〕
従来、シリコン系半導体装置に於いては、ｐｎ接合に於
ける順方向の電圧降下が略一定であることを利用し、ト
ランジスタを用いた論理回路などの電圧レベルを所定値
だけシフトさせる為のダイオードを構成している。一つ
のｐｎ接合に依る電圧降下で足りない場合には、必要に
応じて複数個のダイオードを直列接続して使用する。
また、ＧａＡｓ系半導体装置に於いては、ｐｎ接合の代
わりにショットキ接合を用いるようにしている。
〔発明が解決しようとする問題点〕
前記説明したＧａＡｓ系半導体装置に於けるショットキ
接合を用いたレベル・シフト・ダイオードは、接合一つ
当たりの電圧シフト量は０．６〜０．７　　ＣＶ）と一
定であるから、複数の接合を利用する場合も、その整数
倍のシフト量しか得られない。
本発明は、ＧａＡｓ系半導体装置に於いてもレベル・シ
フト・ダイオードの電圧シフト量を任意に設定すること
を可能にする。
〔問題点を解決するための手段〕
本発明に依るレベル・シフト・ダイオードに於いては、
アノード側一導電型化合物半導体ヘテロ接合形成層（例
えばｎ型ＧａＡｓへテロ接合形成層２）と、該一導電型
化合物半導体ヘテロ接合形成層に接し且つそれに比較し
て電子親和力が小さいカソード側一導電型化合物半導体
ヘテロ接合形成層（例えばｎ型ＡｌＧａＡｓへテロ接合
形成層３）とを備えてなる構成になっている。
〔作用〕
前記手段を採ることに依り、ｐｎ接合を利用するものに
於ける段階的な電圧シフト量と異なり、広い範囲にわた
って連続的に適正な電圧シフト量を選択して設定するこ
とが可能となり、そのようなきめ細かい電圧シフト量を
得るには、エネルギ・バンドに不連続を発生させるヘテ
ロ接合界面を構成する一導電型化合物半導体へテロ接合
形成層の組成を適宜に変えれば済み、従って、その実施
は極めて容易である。
〔実施例〕
第１図は本発明一実施例の要部切面側面図を表している
。
図に於いて、１はｎ＋型ＧａＡｓアノード・コンタクト
層、２はｎ型ＧａＡｓへテロ接合形成層、３はｎ型Ａｌ
１ＧａＡｓヘテロ接合形成層、４はｎ＋型ＡｆＧａＡｓ
カソード・コンタクト層、５はアノード電極、６はカソ
ード電極をそれぞれ示している。
第２図は第１図に見られる実施例のエネルギ・バンド・
ダイヤグラムを表している。
図に於いて、Ｅｃは伝導帯の底、ΔＥ、はｎ型ＧａＡｓ
ヘテロ接合形成層２とｎ型Ａｊ！ＧａＡｓへテロ接合形
成層３との電子親和力の差で生成されるエネルギ・バン
ド・ギャップに於けるバリヤ高さをそれぞれ示している
。
本発明では、アノード電極５に正電圧を、カソード電極
６に負電圧をそれぞれ印加し、その電圧を高めることに
依り、バリヤ高さＥ、が小さくなり、電流が流れるよう
になる。
第３図及び第４図はその様子を説明する為のもので、第
３図（Ａ）、　　（Ｂ）、　　（Ｃ）はアノード電圧Ｖ
３の如何に対応したエネルギ・バンド・ダイヤグラムを
、第４図はアノード電圧■１対アノード電流Ｉ、の線図
をそれぞれ表し、第１図及び第２図に於いて用いた記号
と同記号は同部分を示すか或いは同じ意味を持つものと
する。
第３図（Ａ）はアノード電圧■１＝０の場合であって、
バリヤ高さΔＥ１は充分に高く、アノード電流■、は流
れない。
第３図（Ｂ）はアノード電圧Ｖ、≦ΔＥｍ　／　ｅの場
合であって、バリヤ高さΔＥ１は低下し、アノード電流
Ｉ、は僅かに流れ始める。
第３図（Ｃ）はアノード電圧Ｖ、＝ΔＥ、／ｅの場合で
あって、バリヤ高さΔＥ３は更に低下し、アノード電流
１．は大量に流れて飽和する。
前記説明から判るように、本発明に依るレベル・シフト
・ダイオードでは、ヘテロ接合界面に於けるバリヤ高さ
ΔＥ、の如何に依って電圧シフト量が変化し、そして、
そのバリヤ高さΔＥ、はヘテロ接合界面を生成する為の
一方の半導体層であるｎ型ＡＪ’ＧａＡｓへテロ接合形
成層３に於ける組成、即ち、Ｘ値に依って変えることが
できるものである。
従って、その電圧シフト量として、ショットキ接合を用
いた場合のように段階的なものでなく、連続的に変えた
ものを実現することは極めて容易である。
第５図は第１図に見られるレベル・シフト・ダイオード
を二つ直列に接続したものを説明する為のエネルギ・バ
ンド・ダイヤグラムであり、（Ａ）は■１＝０の場合、
（Ｂ）はＶ１１＝２ｘＡＥａ　／ｅの場合をそれぞれ表
し、また、第６図は第５図に見られる実施例のアノード
電圧Ｖ、対アノード電流Ｉ、の線図を表し、それぞれ第
１図乃至第４図に於いて用いた記号と同記号は同部分を
示すか或いは同じ意味を持つものとする。
第５図から判るように、この実施例では、二つのレベル
・シフト・ダイオードを接続した関係から、その間に逆
直列のダイオードが入った構成となり、その結果、電圧
シフト量は２×ΔＥｍ　／　ｅとなる。
第７図は本発明に依るレベル・シフト・ダイオードを用
いたＢＦＬ（ｂｕｆｆｅｒｅｄ　　ｆｉｅｌｄ　　　ｅ
ｆｆｅｃｔ　　　　ｔｒａｎｓｉｓｔｏｒ　　　　１ｏ
ｇｉｃ）回路の回路図を表している。
図に於いて、Ｑｌ乃至Ｑ４はトランジスタ、Ｄはレベル
・シフト・ダイオード、ＩＮは入力端、ＯＴは出力端、
ＶＤＤは正側電源電圧、ＶＳＳは接地側電源電圧をそれ
ぞれ示している。
第８図は第７図に於いて破線で囲んだ部分を具体化した
半導体装置の要部切断側面図を表し、第７図に於いて用
いた記号と同記号は同部分を示すか或いは同じ意味を持
つものとする。
図に於いて、１１は半絶縁性のＧａＡｓ基板、１２はア
ン・ドープＧａＡｓ能動層、１３はｎ＋型ＡｌＧａＡｓ
電子供給層、１４はレベル・シフト・ダイオード形成層
、１５は素子量分ｇｉｌｌ　ｉｌ域、１６は合金化領域
、１７は二次元電子ガス層、ＳＯ２及びＳＣ２はソース
電極、ＤＱ３並びにＤＱ４はドレイン電極、ＧＱ３及び
ＧＱ４はゲート電極をそれぞれ示している。
ここでは、トランジスタＱ３及びＱ４として高電子移動
度トランジスタ（ｈｉｇｈ　　ｅｌｅｃｔｒｏｎ　　ｍ
ｏｂｉｌｉｔｙ　　ｔｒａｎｓｉｓｔ。
ｒ　：　ＨＥＭＴ）を採用している。
第９図は第８図に見られるレベル・シフト・ダイオード
形成層１４の層構成を具体的に表した要部切断側面図で
あり、第１図乃至第８図に於いて用いた記号と同記号は
同部分を示すか或いは同し意味を持つものとする。
このレベル・シフト・ダイオード形成層１４は、その不
純物濃度の高さからして、電極コンタクト層としても充
分に機能することは勿論である。
第８図及び第９図から明らかなようにトランジスタＱ３
のソース電極ＳＱ３とトランジスタＱ４のドレイン電極
ＤＱ４、従って、出力端ＯＴとの間にはレベル・シフト
・ダイオード形成層１４からなるレベル・シフト・ダイ
オードＤが介挿された構成になっていて、回路としてみ
れば、第７図として示した回路と全く同じである。
〔発明の効果〕
本発明に依るレベル・シフト・ダイオードに於いては、
ヘテロ接合界面にて電子親和力の差でエネルギ・バンド
の不連続を生ずる一導電型異種化合物半導体へテロ接合
形成層を積層するようにしている。
このような構成としたことに依り、ショットキ接合を利
用するものに於ける段階的な電圧シフト量と異なり、広
い範囲にわたって連続的に適正な電圧シフト量を選択し
て設定することが可能となり、そのようなきめ細かい電
圧シフト量を得るには、エネルギ・バンドに不連続を発
生させるヘテロ接合界面を構成する一導電型化合物半導
体へテロ接合形成層の組成を適宜に変えることで達成さ
れ、従って、その実施は極めて容易である。
【図面の簡単な説明】
第１図は本発明一実施例の要部切断側面図、第２図は第
１図に見られる実施例のエネルギ・ハンド・ダイヤグラ
ム、第３図（Ａ）、（Ｂ）、（Ｃ）は第１図に見られる
実施例の動作を説明する為のエネルギ・バンド・ダイヤ
グラム、第４図はアノード電圧■１対アノード電流■３
の関係を示す線図、第５図（Ａ）及び（Ｂ）は第１回に
見られるレベル・シフト・ダイオードを二つ直列に接続
した実施例を説明する為のエネルギ・バンド・ダイヤグ
ラム、第６図は第５図に見られる実施例のアノード電圧
Ｖ１対アノード電流Ｉ、の関係を示す線図、第７図は本
発明に依るレベル・シフト・ダイオードを用いたＢＦＬ
回路の回路図、第８図は第７図に見られる回路の一部を
具体化した半導体装置の要部切断側面図、第９図は第８
図に見られるレベル・シフト・ダイオード形成層の層構
成を具体的に示した要部切断側面図をそれぞれ表してい
る。 図に於いて、■はｎ　４ｐ型ＧａＡｓアノード・コンタ
クト層、２はｎ型ＧａＡｓへテロ接合形成層、３はｎ型
ＡｌＧａＡｓヘテロ接合形成層、４はｎ＋型ＡｌＧａＡ
ｓカソード・コンタクト層、５はアノード電極、６はカ
ソード電極をそれぞれ示している。 特許出願人　　　富士通株式会社 代理人弁理士　　拍　谷　昭　司 代理人弁理士　　渡　邊　弘　− 第１図　　　　　第２図 アノード電極とアノード電流との関係を示す線図第４図 第６図 ＢＦＬ回路の回路図 鋼７図 手続補正書 昭和６３年２月１７日 特許庁長官　小　川　邦　夫　殿 （特許庁審査官　　　　　　　　　殿）ｌ　事件の表示
　昭和６１年特許願第３０２８６６号２　発明の名称　
レベル・シフト・ダイオード３　補正をする者 事件との関係　特許出願人 住　所　　神奈川県用崎市中原区上小田中１０１５番地
名称（５２２）冨士通株式会社 代表者　　山　本　卓　眞 ４代理人 住　所　　東京都港区虎ノ門−丁目２０番７号７　補正
の内容　別紙の通り 特許請求の範囲の記載を、 「アノード側一導電型化合物半導体ヘテロ接合形成層と
、 該一導電型化合物半導体ヘテロ接合形成層に接し且つそ
れに比較して電子親和力が小さいカソード側一導電型化
合物半導体ヘテロ接合形成層とを一組としその複　組を
半導体基板上比　層してなることを特徴とするレベル・
シフト・ダイオード。」、 と補正する。

Claims (1)

  1. 【特許請求の範囲】 　アノード側一導電型化合物半導体ヘテロ接合形成層と
    、 該一導電型化合物半導体ヘテロ接合形成層に接し且つそ
    れに比較して電子親和力が小さいカソード側一導電型化
    合物半導体ヘテロ接合形成層とを備えてなることを特徴
    とするレベル・シフト・ダイオード。
JP61302866A 1986-12-20 1986-12-20 レベル・シフト・ダイオ−ド Granted JPS63156367A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61302866A JPS63156367A (ja) 1986-12-20 1986-12-20 レベル・シフト・ダイオ−ド
EP87311148A EP0272885B1 (en) 1986-12-20 1987-12-17 Semiconductor device having level shift diode
US07/398,281 US4963948A (en) 1986-12-20 1989-08-22 Semiconductor device having level shift diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61302866A JPS63156367A (ja) 1986-12-20 1986-12-20 レベル・シフト・ダイオ−ド

Publications (2)

Publication Number Publication Date
JPS63156367A true JPS63156367A (ja) 1988-06-29
JPH0587153B2 JPH0587153B2 (ja) 1993-12-15

Family

ID=17914040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61302866A Granted JPS63156367A (ja) 1986-12-20 1986-12-20 レベル・シフト・ダイオ−ド

Country Status (3)

Country Link
US (1) US4963948A (ja)
EP (1) EP0272885B1 (ja)
JP (1) JPS63156367A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183575B2 (en) 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120807B2 (ja) * 1986-12-20 1995-12-20 富士通株式会社 定電流半導体装置
JP2513887B2 (ja) * 1990-02-14 1996-07-03 株式会社東芝 半導体集積回路装置
JPH0414314A (ja) * 1990-05-08 1992-01-20 Toshiba Corp ソース電極結合形論理回路
KR100356883B1 (ko) * 1991-06-12 2003-01-08 텍사스 인스트루먼츠 인코포레이티드 프리차지트리거링방법,프리차지트리거드디지탈디바이스,프리차지트리거드펑션스테이지,및동기식파이프라인시스템
US5398077A (en) * 1992-05-19 1995-03-14 Eastman Kodak Company Method for adjusting the luminance of a color signal
EP0935294A1 (en) * 1998-02-06 1999-08-11 Canare Electric Co., Ltd. Variable capacity device with quantum-wave interference layers
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
US8519437B2 (en) * 2007-09-14 2013-08-27 Cree, Inc. Polarization doping in nitride based diodes
US9012937B2 (en) 2007-10-10 2015-04-21 Cree, Inc. Multiple conversion material light emitting diode package and method of fabricating same
US9287469B2 (en) * 2008-05-02 2016-03-15 Cree, Inc. Encapsulation for phosphor-converted white light emitting diode
JP5506258B2 (ja) 2008-08-06 2014-05-28 キヤノン株式会社 整流素子
EP2157613B1 (fr) * 2008-08-20 2019-10-09 Ommic Procédé d'intégration monolithique de RITD pseudomorphique et de transistor à base de matériaux III-V
US8415692B2 (en) 2009-07-06 2013-04-09 Cree, Inc. LED packages with scattering particle regions
US8536615B1 (en) 2009-12-16 2013-09-17 Cree, Inc. Semiconductor device structures with modulated and delta doping and related methods
US8604461B2 (en) 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3072175D1 (de) * 1979-12-28 1990-04-26 Fujitsu Ltd Halbleitervorrichtungen mit heterouebergang.
US4353081A (en) * 1980-01-29 1982-10-05 Bell Telephone Laboratories, Incorporated Graded bandgap rectifying semiconductor devices
JPS58170054A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 光複合半導体装置
JPS59231920A (ja) * 1983-06-15 1984-12-26 Agency Of Ind Science & Technol ＧａＡｓ論理集積回路
JPS6095973A (ja) * 1983-10-31 1985-05-29 Fujitsu Ltd 半導体装置
US4575924A (en) * 1984-07-02 1986-03-18 Texas Instruments Incorporated Process for fabricating quantum-well devices utilizing etch and refill techniques
JPS61274369A (ja) * 1985-05-22 1986-12-04 Fujitsu Ltd 電界効果型半導体装置
JPH0614536B2 (ja) * 1985-09-17 1994-02-23 株式会社東芝 バイポ−ラ集積回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN=1978 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183575B2 (en) 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode

Also Published As

Publication number Publication date
US4963948A (en) 1990-10-16
EP0272885A3 (en) 1990-08-01
EP0272885A2 (en) 1988-06-29
JPH0587153B2 (ja) 1993-12-15
EP0272885B1 (en) 1994-09-07

Similar Documents

Publication Publication Date Title
JPS63156367A (ja) レベル・シフト・ダイオ−ド
JPH02126682A (ja) 半導体装置およびその製造方法
JPH04233232A (ja) 半導体装置
JPS5922367A (ja) 半導体装置
JPH05226638A (ja) 半導体装置
JPH0620141B2 (ja) 導電変調型ｍｏｓｆｅｔ
JPH0291974A (ja) 半導体装置
JP3327571B2 (ja) 半導体装置
JPH0291975A (ja) 半導体装置
US5010384A (en) Gate turn-off thyristor with resistance layers
JP3110094B2 (ja) 絶縁ゲート型サイリスタ
JP3395282B2 (ja) 定電圧発生装置
JPS63122277A (ja) 縦型ｍｏｓｆｅｔ
JPH0369181B2 (ja)
JPS5992575A (ja) 半導体集積回路装置におけるシヨツトキバリアダイオ−ド
JPS63204646A (ja) 半導体装置
JPH01135072A (ja) 縦形ｍｏｓｆｅｔ
JPH0244776A (ja) 絶縁ゲートバイポーラトランジスタ
JPH0414929Y2 (ja)
JPS62144357A (ja) スイツチング用半導体装置
JPS6229157A (ja) ２端子素子
JPH0432754Y2 (ja)
JPH02262373A (ja) 自己消弧型半導体素子
JPS6297366A (ja) ＧａＡｓ集積回路装置
JPS63128757A (ja) 縦型ｍｏｓｆｅｔ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees