JPH01135072A - 縦形mosfet - Google Patents
縦形mosfetInfo
- Publication number
- JPH01135072A JPH01135072A JP62293213A JP29321387A JPH01135072A JP H01135072 A JPH01135072 A JP H01135072A JP 62293213 A JP62293213 A JP 62293213A JP 29321387 A JP29321387 A JP 29321387A JP H01135072 A JPH01135072 A JP H01135072A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- base
- type
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001939 inductive effect Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 12
- 239000002131 composite material Substances 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Buffer Packaging (AREA)
- Manufacture Of Porous Articles, And Recovery And Treatment Of Waste Products (AREA)
- Polyesters Or Polycarbonates (AREA)
- Biological Depolymerization Polymers (AREA)
Abstract
め要約のデータは記録されません。
Description
用される縦形MO8FETに関する。
ようなものがある。同図中、21は高濃度のn+基板で
あり、n+基板21上には、実質的にドレインとして作
用する低濃度のn影領域22がエピタキシャル成長法に
よって形成されている。n形領ti122の表面側には
、DSA(Diffusion S eN A l
ionment)技術によってp形ベース領域23およ
びn+ソース領域24が形成されている。
形のp形は第2導電形となる。
るp形ベース領域23上には、p形ベース領域23の表
面側にチャネル25を誘起させるためのゲート電極27
が、ゲート酸化膜26を介して形成されている。
あり、ソース電極29は共通コンタクト孔30を通じて
n+ソース領域24およびp形ベース領域23に共通に
接続されている。またn+基板21の裏面には、ドレイ
ン電極31が設けられている。
共通コンタクト孔30部分からなる単位体がセルと称さ
れ、このセルの所要個数が並列接続されて構成されてい
る。そして要求される耐圧が決まれば、n影領域22の
厚みおよびその比抵抗が一義的に決まるので、セルサイ
ズを微細化してセル密度を高めることにより低オン抵抗
化が図られている。
電極31に所要値の正電圧が加えられ、ゲート電極27
に閾値電圧以上の正のゲート電圧が加えられると、ゲー
ト電極27直下のp形ベース領域23の表面層が反転し
てチャネル25が形成される。この結果、電子電流32
が、ソース電極29、n+ソース領域24からチャネル
25を通ってドレインとして作用するn影領域22に流
れ込み、ざらにn+基板21を経てドレイン電極31に
至る経路で流れる。
使用されるので、低オン抵抗で所要の耐圧を有するもの
が求められる。
流の流れる領域がチャネル25で制限されてしまうため
に、オン抵抗を小さくすることが難しく、セルサイズを
微細化することにより低オン抵抗化が図られていた。し
かし、セルサイズの微細化には限度があり、十分に低オ
ン抵抗とすることが困難であるという問題点があった。
れもので、オン抵抗を大幅に減少させることのできる縦
形MO8FETを提供することを目的とする。
て作用する第1導電形領域と、該第1導電形W4域の表
面側に形成された第2導電形のベース領域と、該ベース
領域の表面側に形成された第1導電形のソース領域と、
該ソース領域と前記第1導電形領域との間の前記ベース
領域上にゲート絶縁膜を介して設けられ当該ベース領域
にチャネルを誘起させるゲート電極と、該ゲート電極と
前記ベース領域との間に接続された抵抗体とを有するこ
とを要旨とする。
領域をエミッタ、第2導電形のベース領域をベース、第
1導電形領域をコレクタとしたバイポーラトランジスタ
が寄生的に形成され、これが当該縦形MO8FETのド
レイン・ソース間に並列に接続されている。
要値のドレイン電圧が加えられ、ゲート電極に閾値電圧
以上のゲート電圧が加えられると、本来の縦形MO8F
ETの領域では、ゲート電極直下のベース領域にチャネ
ルが誘起される。この結果、ドレイン電流がチャネルを
通ってソース領域とドレインとして作用する第1導電形
領域との間に流れる。
に、ゲート電圧により抵抗体を介してそのベースである
ベース領域が駆動され、コレクタ電流がエミッタである
ソース領域とコレクタとして作用する第1導電形領域と
の間に流れる。
ているバイポーラトランジスタとの複合動作により大電
流駆動がなされて、オン抵抗が大幅に低減される。
て説明する。
、1は高濃度のn+基板であり、n+基板上には、実質
的にドレインとして作用する低濃度の凸形領域2がエピ
タキシャル成長法によって形成されている。n影領域2
の表面側にはp形ベース領域3が形成され、さらにこの
p形ベース領域3の表面側にはp+ベースコンタクト領
域4およびn+ソース領域5が形成されている。
形ベース領域3上には、p形ベース領域3の表面層にチ
ャネル6を誘起させるためのゲート電極8が、ゲート酸
化膜(ゲート絶縁膜)7を介して形成されている。9は
層間絶縁膜であり、層間絶縁1119の所要部位には、
それぞれコンタクト孔11.12が開孔され、ソース電
極13がコンタクト孔11を介してn+ソース領域5に
接続され、ベース電極14が他のコンタクト孔12およ
びp+ベースコンタクト領域4を介してp形ベース領域
3に接続されている。また、n+基板1の裏面には、ド
レイン電極15が設けられている。
1−8 i等で形成されるベース電極14とオーミック
コンタクトがとれる程度に高い場合は、p+ベースコン
タクト領域4は設けなくともよい。
に、n+ソース領域5、p形ベース領域3およびn影領
域2により、n”−p−nの積層構造が形成されている
。このため、その内部には、第2図に示すように、n+
ソース領域5をエミッタ、p形ベース領域3をベース、
n影領域2をコレクタとしたnpn形のバイポーラトラ
ンジスタQ2が寄生的に形成され、これが当該縦形MO
8FETQ+のドレイン・ソース間に並列に接続されて
いる。
ランジスタQ2を電流駆動に積極的に利用してオン抵抗
の低減を図るものであり、このための手段として、ゲー
ト電極8とベース電極14との間に抵抗体Rbが接続さ
れている。抵抗体Rbは、図示省略の多結晶シリコン等
で作製される。
る。
を説明する。
力端子16に閾値電圧以上の正のゲート電圧が加えられ
ると、まず、本来の縦形MO8FETQ+の領域では、
ゲート電極8直下のp形ベース領域3の表面層が反転し
てチャネル6が形成される。この結果、電子電流17が
ソース電極13、n+ソース領域5からチャネル6を通
ってドレインとして作用するn影領域2に流れ込み、ざ
らにn+基板2を経てドレイン電極15に至る経路で流
れる。
同時に入力用の抵抗体Rbを介して、そのベースである
p形ベース領域3が駆動され、このp形ベース領域3に
正孔が注入されて電子電流18が、エミッタであるn+
ソース領域5からp形ベース領域3を通ってコレクタと
して作用するn影領域2に流れ込み、ざらにn+基板2
を経てドレイン電極15に至る経路で流れる。
成されているバイポーラトランジスタQ2との同時複合
動作により大電流駆動がなされて、オン抵抗が大幅に低
減される。
の速度を確保することができ、また、駆動電流は通常の
バイポーラトランジスタよりも少なくて済むという利点
も併せ得られる。
ETについて説明したが、nチャネル形のものにも適用
できる。
ソース領域をエミッタ、第2導電形のベース領域をベー
ス、第1導電形領域をコレクタとして寄生的に形成され
るバイポーラトランジスタが、ゲート電極に加えられる
ゲート電圧により抵抗体を介して駆動されるので、本来
の縦形MO8FETと寄生的に形成されるバイポーラト
ランジスタとの複合動作により大電流駆動がなされて、
オン抵抗が大幅に低減されるという利点がある。
す縦断面図、第2図は同上実施例の等価回路を示す回路
図、第3図は従来の縦形MO8FETを示す縦断面図で
ある。 1:n゛基板 2:n影領域、 3:p形ベース領域、 5:n+ソース領域、6:チャ
ネル、 7:ゲート酸化膜(ゲート絶縁膜)、 8:ゲート電極、 15ニドレイン電極、Q2 :
寄生バイポーラトランジスタ、Rb:抵抗体。 代理人 弁理士 三 好 保 男第3vA −一工一一−−一一−−−−
Claims (1)
- 【特許請求の範囲】 ドレインとして作用する第1導電形領域と、該第1導
電形領域の表面側に形成された第2導電形のベース領域
と、 該ベース領域の表面側に形成された第1導電形のソース
領域と、 該ソース領域と前記第1導電形領域との間の前記ベース
領域上にゲート絶縁膜を介して設けられ当該ベース領域
にチャネルを誘起させるゲート電極と、 該ゲート電極と前記ベース領域との間に接続された抵抗
体と を有することを特徴とする縦形MOSFET。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62293213A JPH01135072A (ja) | 1987-11-20 | 1987-11-20 | 縦形mosfet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62293213A JPH01135072A (ja) | 1987-11-20 | 1987-11-20 | 縦形mosfet |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01135072A true JPH01135072A (ja) | 1989-05-26 |
Family
ID=17791888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62293213A Pending JPH01135072A (ja) | 1987-11-20 | 1987-11-20 | 縦形mosfet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01135072A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0436257U (ja) * | 1990-07-20 | 1992-03-26 | ||
EP0656661A1 (en) * | 1993-11-12 | 1995-06-07 | Nippondenso Co., Ltd. | DMOSFET with a resistance for improving the reverse bias conduction |
-
1987
- 1987-11-20 JP JP62293213A patent/JPH01135072A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0436257U (ja) * | 1990-07-20 | 1992-03-26 | ||
EP0656661A1 (en) * | 1993-11-12 | 1995-06-07 | Nippondenso Co., Ltd. | DMOSFET with a resistance for improving the reverse bias conduction |
US5696396A (en) * | 1993-11-12 | 1997-12-09 | Nippondenso Co., Ltd. | Semiconductor device including vertical MOSFET structure with suppressed parasitic diode operation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5014102A (en) | MOSFET-gated bipolar transistors and thyristors with both turn-on and turn-off capability having single-polarity gate input signal | |
US4656493A (en) | Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region | |
JP2692350B2 (ja) | Mos型半導体素子 | |
JPH03238871A (ja) | 半導体装置およびその製造方法 | |
JPH0575110A (ja) | 半導体装置 | |
JPH01255276A (ja) | 半導体装置 | |
JPH043981A (ja) | 伝導度変調型mosfet | |
JPH09321290A (ja) | 絶縁ゲートバイポーラトランジスタを備えた半導体装置 | |
JPH04261065A (ja) | 半導体装置 | |
JP2653095B2 (ja) | 伝導度変調型mosfet | |
JPS6211017Y2 (ja) | ||
JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
US6242967B1 (en) | Low on resistance high speed off switching device having unipolar transistors | |
JPH01135072A (ja) | 縦形mosfet | |
JP3211529B2 (ja) | 縦型misトランジスタ | |
JPH02206174A (ja) | pチャンネル絶縁ゲート型バイポーラトランジスタ | |
JP3161092B2 (ja) | デュアルゲートmosサイリスタ | |
JPS63104481A (ja) | 伝導度変調型たて型mosfet | |
JPH08293593A (ja) | Mosゲート型サイリスタおよびその駆動方法 | |
JPH0645592A (ja) | 複合型半導体装置 | |
JPH03268363A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JPH03229469A (ja) | 縦型mos電界効果トランジスタ | |
JP2700026B2 (ja) | 絶縁ゲートバイポーラ導通形トランジスタ | |
JP2676935B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
JPH03148873A (ja) | 横型伝導度変調mosfet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040511 |
|
A621 | Written request for application examination |
Effective date: 20050324 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070831 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070906 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100914 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120914 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130914 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |