JPS62128564A - 逆導電サイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、特許請求の範囲第（１）項記載の概念に従っ
た逆導電サイリスタに関するものである。

この種のサイリスタは、米国特許出願番号第４１５０３
９１号によって知られている。

逆導電サイリスタＲＬＴは、ダイオードがサイリスタに
逆並列接続される様に基板上にサイリスタとダイオード
とが並列配置されているものが知られている。

この種のサイリスタは、逆並列接続ダイオードを通って
不導方向で短絡するのに対し、阻止電圧だけを取上げる
。従って、サイリスタに見られるｐｎ接合を放棄するこ
とにより、順方向に見られる損失を低減させること又は
ターンオフ時間を減らすことができる。これらの使用に
際した諸利点は、例えば、ブラウンボベソ報告、全６６
巻の第１巻、１９７９年、５−１０頁に詳細に説明され
ている。

最大限に可能な回路周波数の点に関しては、通常の構造
を有するサイリスタを用いて逆並列接続ダイオードを集
積することにより改善されるとはいうものの、高い出力
に加えて更により高い周波数で接続ができ、その結果逆
導電サイリスタの利用範囲が拡大されることは望ましい
ことである。

回路周波数の点で上記通常のサイリスタにいわゆるフィ
ールド制御サイリスタＦＣＴを用いる考えが知られてお
り、これについては、欧州特許出願番号第０１２１０６
８号中に記載されている。

本発明の目的は、特に改良されたしゃ断周波数の点で際
立った逆導電サイリスタを提供することにある。

この課題は、上記の逆導電サイリスタにおいて、サイリ
スタ部分がフィールド制御サイリスタの構造を呈してい
ることにより解決された。

サイリスタ部分をフィールド制御サイリスタ構造にする
ことにより、逆並列接続されたサイリスタとダイオード
の組合わせの長所と、フィールド制御サイリスタの長所
が得られ、これらの長所は、特にしゃ断周波数の増加の
点に現われている。

本発明に従った逆導電サイリスタにおける良好な制御特
性は、本発明の実施例に基づいて、フィールド制御サイ
リスタがｐ゛型ドーピングされたフィールド制御サイリ
スタの陽極層と、その上に配置されているｎ−型ドーピ
ングされたチャネル層と、陰極側でいくつも交互に配置
されているｎ＋型ドーピングされた陰極領域と、ｐ型ド
ーピングされたゲート領域とを有することにより得られ
るが、上記の場合、陰極領域は、みぞによって相互に分
離されており、ゲート領域は、みぞの底部に及んでおり
、陰極領域は、その上部にフィールド制御サイリスタＦ
ＣＴの陰極接触面を有しており、ゲート領域は、その上
部にゲートレベルのゲート接触面を有している。

次に図面を参照しながら本発明の実施例を詳細に説明す
るに、 第１Ａ図には、本発明に従った良好な実施例に基づいて
逆導電サイリスタの横断面の断片が図示されており、図
面には、軸方向に対称な全体の右半分のみが示されてい
る。素子全体は、外側のフィールド制御サイリスタＦＣ
Ｔと内側のダイオード部分りとに分かれている。両方の
部分素子に共通であるのはｎ−型ドーピングされたチャ
ネル層６であり、該チャネル層は、端から端まで素子全
体を横切って延びている。逆並列接続回路であるがゆえ
にダイオード部分りの状態は正反対であるので、“陽極
側又は、陰極側”と言う表現が用いられている場合、下
記においては常に素子のその都度の電極を、又ひいては
サイリスタのその都度の電極を意味している。

ダイオード部分りは、三重に重り合った層を有しており
、それらの下側は、ｎ７型工ミツタ層８、中間は、既述
のｎ−型ドーピングされたチャネル層６、上側は、ｐ＋
型ドーピングされたダイオード陽極層１３である。チャ
ネル層６は、素子全体に及んでいるのに対し、ｎ＋エミ
ッタ層８並びにダイオード陽極層１３の横方向への広が
りは、ダイオード部分りの領域に限られている。

第１Ａ図のフィールド制御サイリスタは、原理的には、
欧州特許出願番号第０１２１０６８号によって知られて
いるフィールド制御サイリスタと同じである。上記のフ
ィールド制御サイリスタは、ｐ゛型ドーピングされたＦ
ＣＴ陽極層７と、その上に配置されているｎ−型ドーピ
ングされたチャネル層６と、陰極側に細分されたゲート
陰極構造とを有しており、該ゲート陰極構造は、ｐ型ド
ーピングされたゲート領域５と、ｎ＋型ドーピングされ
た陰極領域３とが交互に配置されて組合わされている。

負荷電流を通す為にＦＣＴの陽極接触面１と陽極接触面
９とが設けられており、該これらの接触面は、通常、蒸
着された金属層で作られている。

ｎ＋型エミッタ層８の横方向の広がりが構体素子の中央
に配置されているダイオード部分りの領域に限定されて
いる様に、ＦＣＴの陽極層もフィールド制御サイリスタ
ＦＣＴの領域内に限定されている。

各陰極領域３は、深いみぞ１２によって相互に分離され
ている。ゲート接触面２は、みぞ１２の底部に配置され
ている。ｐ型ドーピングされたゲート領域５は、第１Ａ
図の実施例においても同様にみぞの底部全体に及んでい
る。

フィールド制御サイリスタＦＣＴの機能については、周
知のことである。

ゲートＧと陰極にとの間に負ゲート電圧が生ずることに
より、ゲート領域５とチャネル層６との間のｐｎ接合部
に空乏層が生じ、該空乏層は、ゲート領域５間に広がり
、電流がしゃ断されるまでＦＣＴ陽極層７と陰極領域３
との間を流れる電流を制限する。従って、サイリスタ素
子の陽極電圧は完全に降下する。この電圧とゲート電圧
との比率は、しゃ断増幅と呼ばれ、これは素子のさまざ
まなドーピング量、及び寸法に依存している。

陽極側には、ダイオード部分りと界磁制御サイリスタＦ
ＣＴの為に共通の陽極接触面９が設けられていることが
好ましく、該接触面は、ｎ＋型エミッタ層８ばかりでな
く、ＦＣＴ陽極層７も広範囲に渡って覆っているのに対
し、陰極側には、ダイオードとサイリスタを減結合させ
る為に巾の広いゲートゾーン１１が設けられており、該
ゲートゾーンは、陽極側のｎ＋型エミッタ層８の領域と
全く対向していない。ゲートゾーン１１の巾は、少くと
も素子の厚さと同じ大きさになっていることが好ましい
。

陰極側のダイオード部分りの接触は、蒸着されたダイオ
ード陽極接触面４によって行われているが、該接触面は
、ＦＣＴ陽極接触面１を有するレベルに配置されており
、第１Ａ図には図示されていないが上部に置かれている
皿状の圧力接触部を介して上記ＦＣＴ陽極接触面と導電
結合されており、これは、図面に図示されている配線に
よって示されている。

本発明に従った逆導電サイリスタのその他の良好な実施
例は、第１Ａ図に類似した第１Ｂ図に示されている。こ
＼では、陰極側の配線図は省略されている。ダイオード
部分及びサイリスタ部分の細分についても同じである。

第１Ｂ図に従って、陰極領域３の中３０μｍ、素子の厚
さ３００μｍ、チャネル層６のｎ−型不純物の添加量３
．５　Ｘ　１０　”ｃｍ”’のサイリスタ構体により、
陽極電圧１６００Ｖにおいて１００以上のしゃ断増幅が
得られる。上記の場合、一方ではみぞの深が、他方では
、ゲート領域５からチャネル層６へのｐｎ接合の深さが
重要な役割りを果している。みぞ１２の深さ１０μｍ乃
至１３μｍ、陰極領域３の巾６μｍ乃至４ＯＡ！ｍ、ゲ
ート領域５の厚さ５μｍ乃至２０μｍであるのが非常に
好ましいことが明らかとなった。ゲーＨＪ域５の端にお
けるｐ型不純物の添加量は、上記の場合、２Ｘ　１０　
”ｃｔｘ−”を上回るべきではなく、これにより、陰極
領域３とゲート領域８との間のｐｎ接合が５０Ｖまでの
マイナスのゲート電圧を取上げる、つまりしゃ断できる
。

カスコード回路において使用する為に設けられているフ
ィールド制御サイリスタ部分を有する逆導電サイリスタ
の他の良好な実施例が第２図に示されている。この実施
例について詳細に説明する前に第３図に基づいて上記カ
スコード回路の原理について説明することにする。

以前からトランジスタ用として知られているカスコード
回路（例えば、ブラウンシュバイク／ヴィースバーデン
居住のフリードリソヒ　フィーヘークとその息子の著「
エレクトロニクス辞典」１９８３年版、第２２８頁及び
２２９頁参照）は、第３図に従って、フィールド制御サ
イリスタＦＣＴ（こ＼では逆並列ダイオードは省略され
ている）と、既知の構造のパワーＭＯＳ電界制御トラン
ジスタＭＯＲＦＥＴ１５とから構成されており、該それ
らは、図示の如く、そのソース１８及びドレイン１９に
よってフィールド制御サイリスタのゲートＧ及び陰極に
へ相互に接続されている。

こ＼ではＭＯ３電界制御トランジスタゲートは、カスコ
ードゲート１６を形成している一方、フィールドＩｌｌ
　ｉ卸トランジスタのゲートＧと、パワーＭＯＳ電界制
御トランジスタ１５のドレイン１９とは、共にカスコー
ド陰極１７を形成している。

このカスコード回路の主な長所は、素子の制御がわずか
なエネルギー消費量によってパワーＭＯＳ電界制御トラ
ンジスタのＭＯＳゲートを介して行われ、高い回路周波
数を得られることである。

カスコード回路に見られるドレイン１９及びゲ−１−Ｇ
は、集積されているので、第２図に従った逆並列ダイオ
ードを集積する方法は容易である。

第２図から明らかな如く、ここでは、素子のダイオード
部分りは、端領域に配置されているのに対し、フィール
ド制御サイリスタＦＣＴは中央に位置している。フィー
ルド制御サイリスタは、第１Ａ図又は第１Ｂ図に見られ
る場合と同じドーピングゾーン及び同一配置の構造を有
している。しかし、第１図に類似した第２図の実施例に
おいては、ゲート領域５は、みぞ１２の側壁の全体に及
んでいる。しかしゲート領域５がみぞの底だけに限定さ
れていると言う点では第１Ａ図に類似している。

第１Ａ図及び第１Ｂ図の実施例に対する違いは、第２図
のダイオード部分りがｐ型ドーピングされたダイオード
陽極層１３を有しており、該陽極層がフィールド制御陰
極接触面１のレベルでダイオード陽極接触面４と接触し
ているのではなく、その下側のゲート面１４で接触して
いることである。

従って、ダイオード陽極接触面４及びメイン接触面とし
ての機能を有するゲート接触面２は、相互に依存した接
触層を形成しており、それに必要なガルヴァーニ接触が
両者間の間で成されている。

第２図から明らかな如く、フィールド制御サイリスタの
陰極接触面１は、しゃ断器Ｓとして図示されている第３
図に基づいたパワーＭＯＳ電界効果トランジスタを介し
て素子の陰極にへ接続されており、該陰極は、第３図の
カスコード陰極に対応する。

第２図の実施例に見られるダイオード陽極層１３は、素
子の自由な端領域に限定されており、単純な合金接触面
でありうる。

上記すべての実施例に見られる利点は、素子の端に、図
示のプロフィール１０が設けられており、該プロフィー
ルは、端の及ぼす影響を素子の電気的機能だけに限定し
ている。

本発明に従った逆導電サイリスタによってパワーエレク
トロニクス用の素子が提供されたが、該素子は、構造が
単純であるばかりでなく、良好な制御特性において高出
力を迅速に接続できる特（牧を有している。

【図面の簡単な説明】

第１Ａ図は、本発明の良好な実施例に基づいて、内側に
位置するダイオード部分と、みぞの底部に限定されてい
るゲート領域とを有する逆導電サイリスタの断面図。 第１Ｂ図は、みぞ壁にまで延びているゲート領域を有す
る第１Ａ図に基づいた配置図。 第２図は、その他の良好な実施例に基づいて、カスコー
ド回路を用いて使用する為に外側にダイオード部分を有
する逆導電サイリスタの断面図。 第３図は、第２図に基づいた構体素子の為の電界制御ト
ランジスタ及びパワーＭＯ５界磁制御サイリスタから構
成されているカスコード回路の接続原理を示す図。 １・・・ＦＣＴ（フィールド制御サイリスタ）陰極接触
面、 ２・・・ゲート接触面、３・・・陰極領域、４・・・ダ
イオード陽極接触面、 ５・・・ゲート領域、　　６・・・チャンネル層、７・
・・ＦＣＴ陽極層、 ８・・・ｎ゛型エミッタ層、 ９・・・陽極接触面、 １０・・・ １】・・・ゲートゾーン、１２・・・みぞ、１３・・・
ダイオード陽極層、 Ｉ４・・・ゲート面、 １５・・・パワーＭＯ５ＦＥＴ。 １６・・・カスコードゲート、 １７・・・カスコード陰極、 １８・・・ソース、　　　　１９・・・ドレイン、Ａ・
・・アノード、　Ｄ・・・ダイオード部分、Ｋ・・・陰
極、　　　Ｇ・・・ゲート、ＦＣＴ・・・フィールド制
御サイリスタ、Ｓ・・・しゃ断器。

Claims (1)

1. 【特許請求の範囲】 （１）サイリスタ部分とダイオード部分とを有しており
   、上記両部分はダイオード部分がサイリスタ部分に対し
   逆並列接続されるように共通の基板上へ集積されている
   逆導電サイリスタにして、上記サイリスタ部分はフィー
   ルド制御サイリスタ（ＦＣＴ）構造を有していることを
   特徴とする逆導電サイリスタ。 （２）上記フィールド制御サイリスタ（ＦＣＴ）は、ｐ
   ＾＋型ドーピングされたＦＣＴ陽極層（７）と、その上
   に位置しているｎ＾−型ドーピングされたチャネル層（
   ６）と、陰極側に交互に複数個配置されているｎ＾＋型
   ドーピングされた陰極領域（３）と、ｐ形ドーピングさ
   れたゲート領域（５）とを有しており、上記の場合、上
   記陰極領域（３）は、みぞ（１２）によって相互に分離
   されており、上記ゲート領域（５）は、上記みぞの底部
   に渡って広がっており、上記陰極領域（３）は、その上
   側にフィールド制御サイリスタの陰極接触面（１）を有
   しており、上記ゲート領域（５）は、その上側にゲート
   レベル（１４）の状態でゲート接触面（２）を有してい
   ることを特徴とする特許請求の範囲第（１）項記載の逆
   導電サイリスタ。 （３）上記ゲート領域（５）は、上記みぞ（１２）の側
   壁まで広がっていることを特徴とする特許請求の範囲第
   （２）項記載の逆導電サイリスタ。 （４）ａ）上記みぞ（１２）の壁は、底部に対し垂直に
   延びており、 ｂ）上記みぞ（１２）は、１０μｍ乃至３０μｍの深さ
   であり、 ｃ）上記陰極領域（３）は、６μｍ乃至４０μｍの巾で
   あり、 ｄ）上記ゲート領域（５）上に設けられているゲート接
   触面（２）は、相互に接続された接触層を形成しており
   、 ｅ）上記ゲート領域（５）は、５μｍ乃至２０μｍの厚
   さであり、 ｆ）陰極領域（３）に接触しており、 ｇ）端における不純物の添加量は最大２×６＾１＾６ｃ
   ｍ＾−＾３であることを特徴とする特許請求の範囲第（
   ３）項記載の逆導電サイリスタ。 （５）ａ）上記ダイオード部分（Ｄ）は、素子の中央に
   配置されており、 ｂ）上記フィールド制御サイリスタ陽極層（７）は、フ
   ィールド制御サイリスタ（ＦＣＴ）領域に限定されてお
   り、 ｃ）上記ダイオード部分（Ｄ）には、ＦＣＴ陽極層（７
   ）の代わりに陽極側にｎ＾＋型エミッタ層（８）が挿入
   されており、 ｄ）陰極側では、ダイオード部分（Ｄ）にｐ＾＋型ドー
   ピングされたダイオード陽極層（１３）が配置されてお
   り、上記ダイオード陽極層は、上記ダイオード部分（Ｄ
   ）を貫通しているチャネル層（６）と共にダイオードを
   形成しており、 ｅ）上記ダイオード陽極層（１３）は、その上に設けら
   れているダイオード陽極接触面（４）を介して界磁制御
   サイリスタの陰極接触面 （１）とガルヴァーニ接続されており、 ｆ）陽極側には、フィールド制御サイリスタ（ＦＣＴ）
   及びダイオード部分（Ｄ）にまで延びている共通の陽極
   接触面（９）が設けられていることを特徴とする特許請
   求の範囲第 （２）項記載の逆導電サイリスタ。 （６）上記フィールド制御サイリスタ（ＦＣＴ）及びダ
   イオード部分（Ｄ）は、陰極側では、ゲートゾーン（１
   １）によって相互に接続されており、上記ゲートゾーン
   （１１）の巾は、少くとも上記素子の厚さと同じである
   ことを特徴とする特許請求の範囲第（５）項記載の逆導
   電サイリスタ。 （７）ａ）上記ダイオード部分は、上記素子の端に配置
   されており、 ｂ）上記フィールド制御サイリスタ陽極層（７）は、フ
   ィールド制御サイリスタ（ＦＣＴ）の領域に限定されて
   おり、 ｃ）上記ダイオード部分には、フィールド制御サイリス
   タ陽極層（７）の代わりに陽極側にｎ＾＋型エミッタ層
   （８）が挿入されており、ｄ）陰極側では、上記ダイオ
   ード部分（Ｄ）にｐ型ドーピングされたダイオード陽極
   層（１３）が配置されており、上記ダイオード陽極層は
   、ダイオード部分（Ｄ）を貫通しているチャネル層（６
   ）と共にダイオードを形成しており、ｅ）上記ダイオー
   ド陽極層（１３）は、その上に配置されており、上記ゲ
   ートレベル（１４）にあるダイオード陽極接触面（４）
   を介して、上記フィールド制御サイリスタ陰極接触面 （１）とガルヴーニ接続されており、 ｆ）陽極側には、フィールド制御サイリスタ（ＦＣＴ）
   及びダイオード部分（Ｄ）にまで延びている共通の陽極
   接触面（９）が設けられていることを特徴とする特許請
   求の範囲第 （２）項記載の逆導電サイリスタ。 （８）上記ｐ形ドーピングされたダイオード陽極層（１
   ３）は、合金接触面の構造であることを特徴とする特許
   請求の範囲第（７）項記載の逆導電サイリスタ。