JP3499103B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3499103B2
JP3499103B2 JP03754497A JP3754497A JP3499103B2 JP 3499103 B2 JP3499103 B2 JP 3499103B2 JP 03754497 A JP03754497 A JP 03754497A JP 3754497 A JP3754497 A JP 3754497A JP 3499103 B2 JP3499103 B2 JP 3499103B2
Authority
JP
Japan
Prior art keywords
source
gate
pads
pad
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03754497A
Other languages
English (en)
Other versions
JPH10233404A (ja
Inventor
徹郎 國井
直人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP03754497A priority Critical patent/JP3499103B2/ja
Priority to US08/872,920 priority patent/US5883407A/en
Publication of JPH10233404A publication Critical patent/JPH10233404A/ja
Application granted granted Critical
Publication of JP3499103B2 publication Critical patent/JP3499103B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高出力用半導体装
置に関し、特にソースインダクタンスを低減した高出力
用ＦＥＴに関する。
【０００２】
【従来の技術】図９は、バイアホール８を形成して接地
された裏面ヒートシンクメッキ１２に接続されたソース
パッド６を、ゲートパッド４の間に設けた従来構造の高
出力ＦＥＴの平面図であり、図１０は、図９のＡ−Ａ’
における断面図である。図中、１はゲートフィンガー
（ゲート電極）、２はドレイン電極、３はソース電極、
４はゲートパッド、５はドレインパッド、６はソースパ
ッド、７はソースエアブリッジ配線、８はバイアホー
ル、９はゲートフィーダ部、１０はドレインフィーダ
部、１１は半絶縁性ＧａＡｓ基板、１２は裏面ヒートシ
ンクメッキ、１３はオーミックメタル（ソース）、１４
は配線メタル、１５はソースパッド部配線メタル、１８
はドレインパッド部配線メタルであり、通常、ソースパ
ッド６とゲートパッド４は、ゲート電極１、ドレイン電
極２、ソース電極３等を形成した活性層領域の同方向
（図９では上側）に配置される構造となる。
【０００３】かかる構造の高出力ＦＥＴにおいて高利得
（Ｇａmax）化を図るためには、Ｌｓ（ソースインダク
タンス）の低減が重要であり、一般には、図９に示すよ
うに、バイアホール８が接続されたソースパッド６を複
数設けて、単位バイアホールに接続されるソース電極３
の数を低減する構造が用いられている。即ち、図９は、
１４本のゲートフィンガー２に対応するソース電極３が
接続されたソースパッド６をゲートパッド４間に設け、
それぞれバイアホール８に接続して接地する構造であ
り、各ソース電極３とバイアホール８を形成したソース
パッド６の接続は、図１０の断面図に示すように、エア
ブリッジ配線７によりゲートフィーダ部９をまたいで行
われる。
【０００４】
【発明が解決しようとする課題】かかる高出力ＦＥＴを
高周波帯域で使用する場合には、一般の周波数帯域で使
用する場合に比べて更に単位バイアホール８に接続され
るソース電極３の数を減らして（単位ゲート幅当たりの
バイアホール８数を増やして）、Ｌｓを低減することが
必要となるが、ゲートパッド１の大きさはアセンブリ
時、ソースパッド６の大きさはバイアホール形成時のプ
ロセス上の制約でそれぞれの最小寸法が決まっているた
め、ゲートパッド１、ソースパッド６を小型化してソー
スパッド６の数およびソースパッドに接続されたバイア
ホール８の数を増加するには一定の限界がある。そこ
で、本発明はソースパッドおよびゲートパッドの大きさ
を変更することなく、単位バイアホールに接続されるソ
ース電極数を減らし、Ｌｓを低減した高利得の高出力用
ＦＥＴを形成することを目的とする。
【０００５】
【課題を解決するための手段】そこで、発明者らは鋭意
研究の結果、ソースパッドを、ドレインパッド側にも形
成することにより、ソースパッドおよびゲートパッドの
寸法を変更せずにバイアホールを形成したソースパッド
数を増やすことができ、単位バイアホール当たりに接続
されるソース電極数を減らしＬｓを低減できることを見
出し、本発明を完成した。
【０００６】即ち、本発明は、ＧａＡｓ基板上に、複数
のゲートフィンガ電極と、該各フィンガゲート電極を挟
むように並列形成された複数のソース電極および複数の
ドレイン電極とからなるマルチフィンガパターンを有す
る活性層領域と、上記活性層領域の第１の外部領域に上
記活性層領域に沿って間隔をおいて配設され、上記各ゲ
ートフィンガ電極に接続された複数のゲートパッドと、
上記活性層領域を挟んで上記第１の外部領域と対向する
第２の外部領域に上記活性層領域に沿って間隔をおいて
配設され、上記各ドレイン電極に接続された複数のドレ
インパッドと、上記第１の外部領域および第２の外部領
域に上記活性層領域に沿って間隔をおいて配設され、上
記各ソース電極に接続された複数の接地されたソースパ
ッドとを有することを特徴とする半導体装置である。こ
のように、ドレイン電極に接続される配線をエアブリッ
ジ構造で越えて、活性層領域のドレインパッド側にもソ
ースパッドを形成することにより、半導体装置に形成さ
れるソースパッドの数を増やすことが可能となり、結果
的に各ソースパッドに設けられている、裏面接地電極に
接続されるバイアホールの数を増やすことが可能とな
り、Ｌｓを低減し、半導体装置の最大有能電力利得（Ｇ
ａmax）を大きくすることが可能となる。
【０００７】上記複数のゲートパッドは、上記複数のソ
ースパッドに沿って該ソースパッドの外方に設けられ、
更に上記複数のソースパッド間にそれぞれ設けられた第
１の配線により上記複数のゲートフィンガ電極に接続さ
れ、上記複数のドレインパッドが、上記複数のソースパ
ッドに沿って該ソースパッドの外方に設けられ、更に上
記複数のソースパッド間にそれぞれ設けられた第２の配
線により上記複数のドレイン電極に接続されることが好
ましい。かかる構造を用いることにより、ソースパッド
相互間の間隔を狭くし、ソースパッドを密に形成するこ
とが可能となり、結果的に半導体装置に形成するソース
パッドの数を増加することが可能となり、Ｌｓの低減を
図り最大有能電力利得（Ｇａmax）を大きくすることが
可能となる。
【０００８】また、本発明は、上記複数のゲートパッド
に代えて、少なくとも複数の上記第１の配線に接続さ
れ、上記複数のソースパッドに沿って延在して設けられ
た１または２以上の共有型のゲートパッドを有し、およ
び／または、上記複数のドレインパッドに代えて、少な
くとも複数の上記第２の配線に接続され、上記複数のソ
ースパッドに沿って延在して設けられた１または２以上
の共有型のドレインパッドを有することを特徴とする半
導体装置でもある。このように、ゲートパッドおよび／
またはドレインパッドを共有型ゲートパッドおよび／ま
たは共有型ドレインパッドとして形成することにより、
ゲートパッド、ドレインパッドの面積を広くすることが
可能となり、かかる半導体装置と、外部の電極等を接続
するためのワイアボンディングの数を増加することがで
き、ワイアボンディングの寄生インダクタンスの低減が
可能となる。
【０００９】上記共有型のゲートパッドは、該ゲートパ
ッドにそれぞれ接続された複数の上記第１の配線を電気
的に分離する抵抗領域を有することが好ましい。ゲート
パッドを共有型にした場合、ゲート入力信号にループ発
振が発生する場合があるため、ゲートパッドに抵抗領域
を設け、ゲートパッドに接続された複数の第１の配線を
電気的に分離することにより、上記ループ発振の発生を
防止することが可能となる。
【００１０】また、本発明は、上記複数のゲートパッド
が、直線形状の上記複数のソース電極と接続した上記第
１の外部領域の複数のソースパッドの間にそれぞれ設け
られ、上記複数のドレインパッドが、上記第１の外部領
域の複数のソースパッドと未接続の直線形状のソース電
極と接続した上記第２の外部領域の上記複数のソースパ
ッドの間にそれぞれ設けられることを特徴とする半導体
装置でもある。従来構造では、必ずしもソース電極の延
長上にソースパッドが形成されるわけではなかったた
め、一部のソース電極は途中で曲げてソースパッドに接
続していたが、本発明の構造を用いることにより、ソー
ス電極を直線状態でソースパッドに接続することができ
るため、各ソース電極の長さの相違によって発生してい
た各ソース電極毎のＬｓのばらつきを均一にすることが
可能となるとともに、ゲートからの入力信号がドレイン
からの出力信号として出力されるまでの電流経路の長さ
がソース電極によっては異ならないため、位相の揃った
ドレイン出力信号を得ることが可能となる。
【００１１】上記各ゲートパッドは、上記複数のゲート
フィンガ電極に接続され上記活性層領域の上記第１の外
部領域に該活性層領域に沿って設けられた配線に、上記
各ゲートパッドからの配線距離が等しくなるような複数
の配線でそれぞれ接続されるものであっても良い。かか
る構造を用いることによっても位相の揃ったドレイン出
力信号を得ることが可能となる。
【００１２】また、本発明は、ＧａＡｓ基板上に、複数
のゲートフィンガ電極と、該各フィンガゲート電極を挟
むように並列形成された複数のソース電極および複数の
ドレイン電極とからなるマルチフィンガパターンを有す
る活性層領域と、上記活性層領域の第１の外部領域に上
記活性層領域に沿って間隔をおいて配設された複数のゲ
ートパッドと、上記活性層領域を挟んで上記第１の外部
領域と対向する第２の外部領域に上記活性層領域に沿っ
て間隔をおいて配設された複数のドレインパッドと、上
記各ゲートパッドと隣接するゲートパッドとの間の少な
くとも一方に設けられたスタブ調整手段と、上記活性層
領域を挟んで対向して設けられた各ゲートパッド間領域
または各ドレインパッド間領域の少なくとも一方にそれ
ぞれ設けられた複数の接地されたソースパッドとを有す
ることを特徴とする半導体装置でもある。このように、
本発明では、従来ゲートパッドの横に配置されていたソ
ースパッドをドレインパッド側に移すことが可能となる
ため、従来ソースパッドが形成されていた領域にゲート
信号の整合手段を有するスタブ領域を形成することが可
能となる。これにより、従来は半導体装置の外部に別途
設けていたスタブ領域をゲートパッド近傍に配置するこ
とができ、ゲート信号の整合を容易に行うことが可能と
なる。尚、図６ではゲート側のソースパッドに対向する
ドレイン側領域には、ソースパッドを設けていないが、
かかる領域にソースパッドを設ける構成を採ることも可
能である。
【００１３】
【発明の実施の形態】
実施の形態１．図１、２に、本発明の実施の形態１にか
かる半導体装置の平面図および断面図を示す。図１は、
Ｌｓの低減を図るためにバイアホール８を形成したソー
スパッド６を、ゲートパッド４間およびドレインパッド
５間の双方に形成することを特徴とした半導体装置の平
面図であり、図２は、図１中のＡ−Ａ’に沿った側面図
である。図中、１はゲートフィンガー（ゲート電極）、
２はドレイン電極、３はソース電極、４はゲートパッ
ド、５はドレインパッド、６はソースパッド、７はソー
スエアブリッジ配線、８はバイアホ−ル、９はゲートフ
ィーダ部、１０はドレインフィーダ部、１１は半絶縁性
ＧａＡｓ基板、１２は裏面ヒートシンクメッキ、１３は
オーミックメタル（ソース）、１４は配線メタル、１５
はソースパッド部配線メタルである。
【００１４】図９に示す従来構造のＦＥＴでは、一般
に、最大有能電力利得（Ｇａmax）は等価回路パラメー
タを用いて、以下の式１のように表される。
【数１】 そこで、本実施の形態では、式中のＬｓ（ソースインダ
クタンス）を低減することにより、最大有能電力利得
（Ｇａmax）を大きくすることを目的とする。即ち、本
実施の形態では、図１に示した平面図の上部のゲートパ
ッド４、ソースパッド６、バイアホール８は、従来の半
導体装置と同様の寸法で配置されているが、更に、図１
の下部のドレインパッド５間にも活性層領域を挾んで対
向するようにソースパッド６およびバイアホール８が形
成されていることを特徴としている。各ソース電極から
ゲートパッド４間に設けられたソースパッド６への接続
は、従来と同様、図２に示すようにエアブリッジ構造の
Ａｕメッキ７により、ゲートフィーダ部９をまたぐ構造
を用いている。また、同様に、ドレインパッド５間に設
けられたソースパッド６への接続も、図２に示すよう
に、エアブリッジ構造のＡｕメッキ７により、ドレイン
フィーダ部１０をまたぐ構造を用いている。
【００１５】ここで、図９、１０に示す従来構造のＦＥ
Ｔでは、ドレイン電極７およびドレインフィーダ部１０
の抵抗を低減するために、ドレイン電極７およびドレイ
ンフィーダ部１０上にＡｕメッキ層を形成していたが、
本実施の形態では、ソースエアブリッジ７がドレインフ
ィーダ部１０をまたぐため、ドレインフィーダ部１０は
メッキ層を形成せずに配線メタルのみで形成する必要が
ある。従って、ここで注意が必要なのは、Ａｕメッキ層
を有しないドレインフィーダ部１０が、そこを流れる電
流密度に十分耐えうる断面積を有しているかどうかであ
る。即ち、ＭＩＬ−ＳＴＤ（ＭＩＬ−Ｍ−３８５１０
Ｈ）によれば、半導体装置のＡｕ部の電流密度は６×１
０5Ａ／ｃｍ2以下に押さえることが必要であるが、通常
動作時にＦＥＴを流れる電流密度を３００ｍＡ／ｍｍ、
単位ゲート幅を最大３００μｍ、ユニットゲート本数１
４本で見積もると、ドレインフィーダ部１０に最大流れ
る電流は６３０ｍＡとなり、ドレインフィーダ部１０の
Ａｕ配線厚を２μｍ、幅を６０μｍとすることにより電
流密度を６×１０5Ａ／ｃｍ2以下に押さえた構造とする
ことができる。そこで、本実施の形態では、ドレインフ
ィーダ部１０の電流密度が６×１０5Ａ／ｃｍ2以下にな
るようにドレインフィーダ部１０を形成し、これによ
り、従来ドレインフィーダ部１０上に形成していたメッ
キ層の形成を不要とし、ドレインフィーダ部１０をエア
ブリッジ７でまたぐことによりゲートパッド５間にもソ
ースパッド６を形成することを特徴としている。このよ
うな構造を用いることにより、従来の半導体装置に比べ
て、単位バイアホール当たりに接続されるソース電極数
を１／２に低減することができ、Ｌｓを従来の半導体装
置の約１／２に低減することが可能となり、高周波動作
時における高出力ＦＥＴの高利得化（Ｇａmaxの増大）
を実現することができる。
【００１６】実施の形態２．図３に、本発明の実施の形
態１を更に発展させ、高性能化を図った実施の形態２に
かかる高出力ＦＥＴの平面図を示す。本実施の形態にか
かる半導体装置では、Ｌｓの低減を図るためソースパッ
ド６およびバイアホール８を活性層領域を挟んでゲート
パッド４側およびドレインパッド５側の両方に形成し、
かつゲートパッド４およびドレインパッド５をソースパ
ッドの外側に形成することを特徴とする。図中、図１と
同一符号は、同一または相当部分を示す。
【００１７】実施の形態１と同様に、ゲートパッド４側
およびドレインパッド５側の双方に、活性層領域を挾ん
で対向するようにソースパッド６、バイアホール８が設
けてられており、ドレインフィーダ部１０はメッキ層を
形成せずに配線メタルのみで形成している。本実施の形
態の特徴は、ゲートパッド４、ドレインパッド５をソー
スパッドの外側に引き出すことにより、ソースパッド間
隔を縮小し、ソースパッド６を密に形成し、これによっ
てソースパッド６およびバイアホール８の数を増やして
単位バイアホール当たりの接続されるソース電極３数を
減少させることである。即ち、ゲートフィーダ９とゲー
トパッド４を接続する配線は、電流密度を考慮してもゲ
ートフィーダ部１０と同等の幅（１００μｍ程度）で十
分であり、また、ドレインフィーダ１０とドレインパッ
ド５を接続する配線は配線メタル上にＡｕメッキにより
厚みを増すことが可能なため、ゲートフィーダ１０部よ
り細く（３０μｍ程度）することが可能であり、これに
より図３に示すようにソースパッド６間の距離を縮小す
ることができ、バイアホール８に接続されたソースパッ
ド６の数を増やすことが可能となる。
【００１８】本実施の形態にかかる半導体装置では、実
施の形態１と同様に、ドレイン側にもバイアホ−ル８を
設けることにより従来の半導体装置に比べ、バイアホ−
ル８が接続されたソースパッド６を２倍に増やすことが
できるとともに、ゲートパッド４、ドレインパッド５を
ソースパッド６より外側に引き出すことにより、実施の
形態１よりも更にバイアホ−ル８の接続されたソースパ
ッド６を増加させることが可能となり、Ｌｓを従来の半
導体装置の１／２以下に低減することが可能となり、高
周波動作時における高出力ＦＥＴの高利得化を実現する
ことができる。
【００１９】実施の形態３．図４に、実施の形態２を更
に発展させ、高性能化を図った実施の形態３にかかる半
導体装置の平面図を示す。図中、図１と同一符号は同一
または相当箇所を示す。本実施の形態３では、Ｌｓ低減
化を図るためソースパッド６およびバイアホ−ル８をゲ
ートパッド側およびドレインパッド側の双方に形成する
とともに、ゲートパッド４およびドレインパッド５をソ
ースパッドの外側に形成し、かつ各ゲートパッド及びド
レインパッドを接続して一体化することを特徴とする。
【００２０】基本構成は実施の形態２と同様であり、そ
れに加えて個々のゲートパッドおよび個々のドレインパ
ッドが一体化されているため、実施の形態２と同様のＬ
ｓの低減効果に加え、従来では各ゲートパッド、ドレイ
ンパッド毎にしか接続できなかった外部と接続するため
のボンディングワイヤを一体化されて面積の広くなった
各パッド部に密に接続することができ、ボンディングワ
イヤ部のインダクタンスの低減を図ることが可能とな
り、この結果、半導体装置全体のインダクタンスが低減
され、最大有能電力利得（Ｇａmax）が向上し、高出力
ＦＥＴの更なる高性能化を実現することができる。
【００２１】実施の形態４．図５に、実施の形態３を更
に発展させ、高性能化を図った実施の形態４にかかる半
導体装置の平面図を示す。図中、図１と同一符号は、同
一または相当箇所を示す。
【００２２】本実施の形態４にかかる半導体装置の基本
構成は、実施の形態３と同様であり、加えて、実施の形
態３に示した一体化されたゲートパッド部を抵抗１６に
より電気的に分離することを特徴とする。かかる実施の
形態４では、実施の形態３と同様に、ボンディングワイ
ヤの数を増やすことを可能としてボンディングワイヤの
寄生インダクタンスを低減する効果を有するとともに、
各ゲートパッドを電気的に絶縁分離した状態で一体化し
てゲートパッド４が形成されることにより、ゲートから
入力されるＲＦ入力信号において発生するループ発振を
抑制することが可能となる。
【００２３】実施の形態５．図６に、実施の形態１を発
展させ、更に高性能化を図った実施の形態４にかかる半
導体装置の平面図を示す。図中、図１と同一符号は、同
一または相当箇所を、また１７はスタブ調整領域を示
す。
【００２４】実施の形態１では、ゲートパッド４間およ
びドレインパッド５間に、活性層領域を挾んで対向する
ようにバイアホール８が接続されたソースパッド６を設
けていたが、本実施の形態５では、ゲート側、ドレイン
側のソースパッドをそれぞれ図６のように互い違いにな
るように配置することを特徴としている。かかる構造を
採ることにより、ゲートパッド４間には、一つ置きにソ
ースパッド６の無い領域を確保することができ、その領
域をスタブ調整領域１７として使用することが可能とな
る。即ち、使用周波数帯域が２０ＧＨｚを越えるような
ミリ波領域の場合、従来、半導体装置の外部に別途設け
られていたゲート信号整合用のスタブ（図示せず）を、
ゲート１から距離を離さずにゲート１近傍に形成してゲ
ート信号の整合をとった方が、正確かつ容易にスタブの
調整をすることができる。従って、図６に示すように、
ソースパッド６の数を減少することなく、ゲートパッド
４の間にスタブ調整領域１７を形成することが可能とな
り、即ちＬｓを大きくせずに、スタブ調整領域１７をゲ
ートパッド４横に形成することが可能となり、入力信号
の整合をゲート近傍にて効果的に行うことが可能とな
る。
【００２５】実施の形態６．図７に、実施の形態１を発
展させ、更に高性能化を図った実施の形態６にかかる半
導体装置の平面図を示す。図中、図１と同一符号は、同
一または相当箇所を示す。
【００２６】本実施の形態では、実施の形態１におい
て、ゲートパッド４間およびドレインパッド５間に、活
性層領域を挾んで対向するように設けていたソースパッ
ド６を、図７に示すように交互に形成し、ゲートパッド
４とドレイン側のソースパッド６、ドレインパッド５と
ゲート側のソースパッド６が夫々対向するように配置し
ている。かかる構造では、図９の従来構造では平行にで
きなかったソースエアブリッジ７をすべて平行に配置し
て、ソース電極３とソースパッド６を接続することが可
能となり、各ソース電極３の長さの相違によって発生し
ていた、各ソース電極３毎のＬｓのばらつきを均一にす
ることが可能となる。また、ゲートパッド３とゲートパ
ッド３の間のソースパッド６に対向する位置にドレイン
パッド５が設けられているため、ゲートパッド４に入力
された入力信号が、ドレインパッド５から出力されるま
での経路長が、いずれのゲート電極１においても一定と
なり、出力側の位相をすべて揃えることが可能となる。
【００２７】従って本実施の形態では、実施の形態１で
示したようなＬｓの低減効果を有するのに加え、各ソー
スに発生するＬｓが均一でかつドレイン出力側の位相が
すべて揃えた半導体装置を実現することができる。
【００２８】実施の形態７．図８に、実施の形態６と同
様に、実施の形態１を発展させ、更に高性能化を図った
実施の形態７にかかる半導体装置の平面図を示す。図
中、図１と同一符号は、同一または相当箇所を示す。本
実施の形態では、図８に示すように、ゲートパッド４か
らの入力信号を二つに分割してゲートフィーダへ分配す
る構造となっている。かかる構造をとることによって
も、実施の形態６と同様に、ゲートパッド４に入力され
た入力信号が、ドレインパッド５から出力されるまでの
経路長が、いずれのゲート電極１においても一定とな
り、出力側の位相をすべて揃えることが可能となる。
【００２９】
【発明の効果】以上の説明から明らかなように、本発明
では、ドレイン電極に接続される配線をエアブリッジ構
造で越えて、ドレイン電極側にもソースパッドを形成す
ることにより、半導体装置に形成するソースパッドの数
を増やすことが可能となり、結果的に、各ソースパッド
に設けられている裏面接地電極に接続されたバイアホー
ルの数を増やすことが可能となり、ソースインダクタン
ス（Ｌｓ）を低減し、半導体装置の最大有能電力利得
（Ｇａmax）を大きくすることが可能となる。
【００３０】特に、ゲートパッド、ドレインパッドをソ
ースパッドより外側に引き出すことにより、更にバイア
ホ−ルの接続されたソースパッドを増加させることがで
き、高周波動作時における高出力ＦＥＴの高利得化を実
現することが可能となる。
【００３１】また、ゲートパッド、ドレインパッドをそ
れぞれ一体化し、外部と接続するためのボンディングワ
イヤを密に接続することにより、ボンディングワイヤ部
のインダクタンスの低減を図ることができ、半導体装置
全体のインダクタンスが低減され、最大有能電力利得が
向上し、高出力ＦＥＴの高性能化を実現することが可能
となる。
【００３２】特に、上記一体化したゲートパッド構造で
は、各ゲートパッドを電気的に絶縁分離した状態で一体
化することにより、ゲートから入力されるＲＦ入力信号
において発生するループ発振を抑制することが可能とな
る。
【００３３】また、本発明では、直線形状のソース電極
を採用することができ、各ソースに発生するＬｓが均一
で、ドレイン出力側の位相が揃った半導体装置を実現す
ることが可能となる。
【００３４】また、ゲートパッドからの入力信号を二つ
に分割してゲートフィーダへ分配することにより、ゲー
トパッドに入力された入力信号の伝達経路長がいずれの
ゲート電極においても一定となり、出力側の位相を揃え
ることが可能となる。
【００３５】また、本発明では、ゲートパッド間に一つ
置きにソースパッドの無い領域を確保することができる
ため、その領域をスタブ調整領域として使用することが
でき、入力信号の整合をゲート近傍で効果的に行うこと
が可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる半導体装置の
平面図である。
【図２】 本発明の実施の形態１にかかる半導体装置の
断面側面図である。
【図３】 本発明の実施の形態２にかかる半導体装置の
平面図である。
【図４】 本発明の実施の形態３にかかる半導体装置の
平面図である。
【図５】 本発明の実施の形態４にかかる半導体装置の
平面図である。
【図６】 本発明の実施の形態５にかかる半導体装置の
平面図である。
【図７】 本発明の実施の形態６にかかる半導体装置の
平面図である。
【図８】 本発明の実施の形態７にかかる半導体装置の
平面図である。
【図９】 従来の半導体装置の平面図である。
【図１０】 従来の半導体装置の断面側面図である。
【符号の説明】
１ ゲートフィンガー（ゲート電極）、２ ドレイン電
極、３ ソース電極、４ ゲートパッド、５ ドレイン
パッド、６ ソースパッド、７ ソースエアブリッジ配
線、８ バイアホール、９ ゲートフィーダ部、１０
ドレインフィーダ部、１１ 半絶縁性ＧａＡｓ基板、１
２ 裏面ヒートシンクメッキ、１３ オーミックメタル
（ソース）、１４ 配線メタル、１５ ソースパッド部
配線メタル、１６ 抵抗、１７ スタブ形成領域、１８
ドレインパッド部配線メタル。
フロントページの続き (56)参考文献 特開 平９−8064（ＪＰ，Ａ) 特開 昭62−274806（ＪＰ，Ａ) 特開 平７−111271（ＪＰ，Ａ) 特開 平７−240369（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/80 - 29/812

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＧａＡｓ基板上に、 複数のゲートフィンガ電極と、該各フィンガゲート電極
    を挟むように並列形成された複数のソース電極および複
    数のドレイン電極とからなるマルチフィンガパターンを
    有する活性層領域と、 上記活性層領域の第１の外部領域に上記活性層領域に沿
    って間隔をおいて配設され、上記各ゲートフィンガ電極
    に接続された複数のゲートパッドと、 上記活性層領域を挟んで上記第１の外部領域と対向する
    第２の外部領域に上記活性層領域に沿って間隔をおいて
    配設され、上記各ドレイン電極に接続された複数のドレ
    インパッドと、 上記第１の外部領域および第２の外部領域に上記活性層
    領域に沿って間隔をおいて配設され、上記各ソース電極
    に接続された複数の接地されたソースパッドとを有し、 上記複数のゲートパッドが、直線形状の上記複数のソー
    ス電極と接続した上記第１の外部領域の複数のソースパ
    ッドの間にそれぞれ設けられ、 上記複数のドレインパッドが、上記第１の外部領域の複
    数のソースパッドと未接続の直線形状のソース電極と接
    続した上記第２の外部領域の上記複数のソースパッドの
    間にそれぞれ設けられることを特徴とする半導体装置。
  2. 【請求項２】 上記各ゲートパッドが、上記複数のゲー
    トフィンガ電極に接続され上記活性層領域の上記第１の
    外部領域に該活性層領域に沿って設けられた配線に、上
    記各ゲートパッドからの配線距離が等しくなるような複
    数の配線でそれぞれ接続されることを特徴とする請求項
    １に記載の半導体装置。
JP03754497A 1997-02-21 1997-02-21 半導体装置 Expired - Fee Related JP3499103B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP03754497A JP3499103B2 (ja) 1997-02-21 1997-02-21 半導体装置
US08/872,920 US5883407A (en) 1997-02-21 1997-06-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03754497A JP3499103B2 (ja) 1997-02-21 1997-02-21 半導体装置

Publications (2)

Publication Number Publication Date
JPH10233404A JPH10233404A (ja) 1998-09-02
JP3499103B2 true JP3499103B2 (ja) 2004-02-23

Family

ID=12500479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03754497A Expired - Fee Related JP3499103B2 (ja) 1997-02-21 1997-02-21 半導体装置

Country Status (2)

Country Link
US (1) US5883407A (ja)
JP (1) JP3499103B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170400B2 (en) 2014-12-16 2019-01-01 Mitsubishi Electric Corporation Multi-finger transistor and semiconductor device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147048B2 (ja) * 1997-09-12 2001-03-19 日本電気株式会社 半導体装置
JP3515886B2 (ja) * 1997-09-29 2004-04-05 三菱電機株式会社 半導体装置およびその製造方法
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6774416B2 (en) * 2001-07-16 2004-08-10 Nanowave, Inc Small area cascode FET structure operating at mm-wave frequencies
US6642578B1 (en) 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage
JP4190931B2 (ja) * 2003-03-28 2008-12-03 三菱電機株式会社 半導体装置
JP4849788B2 (ja) * 2004-09-09 2012-01-11 住友電工デバイス・イノベーション株式会社 半導体装置
WO2006072979A1 (ja) * 2005-01-05 2006-07-13 Mitsubishi Denki Kabushiki Kaisha 半導体トランジスタ
JP2010183100A (ja) * 2005-01-06 2010-08-19 Mitsubishi Electric Corp 半導体増幅器
JP4579040B2 (ja) * 2005-01-06 2010-11-10 三菱電機株式会社 半導体増幅器
EP2088620B1 (en) 2006-11-02 2016-03-16 Kabushiki Kaisha Toshiba Semiconductor device
JP4870644B2 (ja) * 2006-12-05 2012-02-08 韓國電子通信研究院 ミリメートル波帯域制御回路用高隔離度スイッチ素子
JP2008148099A (ja) * 2006-12-12 2008-06-26 Mitsubishi Electric Corp 差動増幅器
JP5106041B2 (ja) 2007-10-26 2012-12-26 株式会社東芝 半導体装置
US20120012908A1 (en) * 2009-03-30 2012-01-19 Koji Matsunaga Semiconductor device
CA2769940C (en) 2009-08-04 2016-04-26 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
JP5269045B2 (ja) * 2010-11-26 2013-08-21 株式会社東芝 電力増幅装置及び連結電力増幅装置
JP2013183061A (ja) 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP5983117B2 (ja) * 2012-07-11 2016-08-31 三菱電機株式会社 半導体装置
EP3474316B1 (en) * 2016-07-25 2021-03-03 Mitsubishi Electric Corporation Semiconductor device
WO2018109926A1 (ja) * 2016-12-16 2018-06-21 三菱電機株式会社 半導体装置
CN113410197B (zh) * 2021-08-20 2021-11-02 捷捷半导体有限公司 一种电极片与半导体器件
JP2023122726A (ja) * 2022-02-24 2023-09-05 住友電工デバイス・イノベーション株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969745A (en) * 1974-09-18 1976-07-13 Texas Instruments Incorporated Interconnection in multi element planar structures
US4104672A (en) * 1976-10-29 1978-08-01 Bell Telephone Laboratories, Incorporated High power gallium arsenide schottky barrier field effect transistor
US4104673A (en) * 1977-02-07 1978-08-01 Westinghouse Electric Corp. Field effect pentode transistor
US4380022A (en) * 1980-12-09 1983-04-12 The United States Of America As Represented By The Secretary Of The Navy Monolithic fully integrated class B push-pull microwave GaAs MESFET with differential inputs and outputs with reduced Miller effect
IT1184723B (it) * 1985-01-28 1987-10-28 Telettra Lab Telefon Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione
US4891686A (en) * 1988-04-08 1990-01-02 Directed Energy, Inc. Semiconductor packaging with ground plane conductor arrangement
US5023677A (en) * 1990-05-02 1991-06-11 Texas Instruments Incorporated Low parasitic FET topology for power and low noise GaAs FETs
US5283452A (en) * 1992-02-14 1994-02-01 Hughes Aircraft Company Distributed cell monolithic mircowave integrated circuit (MMIC) field-effect transistor (FET) amplifier
JP2580966B2 (ja) * 1993-08-05 1997-02-12 日本電気株式会社 半導体装置
JP2629643B2 (ja) * 1995-03-31 1997-07-09 日本電気株式会社 電界効果トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170400B2 (en) 2014-12-16 2019-01-01 Mitsubishi Electric Corporation Multi-finger transistor and semiconductor device

Also Published As

Publication number Publication date
US5883407A (en) 1999-03-16
JPH10233404A (ja) 1998-09-02

Similar Documents

Publication Publication Date Title
JP3499103B2 (ja) 半導体装置
JP7474782B2 (ja) 内側供給フィンガを有する高出力トランジスタ
US6900482B2 (en) Semiconductor device having divided active regions with comb-teeth electrodes thereon
US5025296A (en) Center tapped FET
US6713793B1 (en) Field effect transistor structure with bent gate
US20050133829A1 (en) High-frequency semiconductor device
JP2021530868A (ja) 改善されたドレイン相互接続部及び／又はゲート相互接続部、並びにフィンガ構造
EP0455483B1 (en) Low parasitic FET topology for power and low noise GaAs FETs
US20020140071A1 (en) Multiple ground signal path LDMOS power package
JP2009004435A (ja) 半導体装置
US9472497B2 (en) Semiconductor device
JP3185441B2 (ja) 高周波高出力電界効果トランジスタ
US9786640B2 (en) Transistor arrangement
JP4718751B2 (ja) 半導体装置
JP2822739B2 (ja) 半導体装置
JP3287279B2 (ja) 半導体チップ、および該半導体チップが実装された半導体装置
KR102718855B1 (ko) 내부-급전 핑거들을 갖는 고전력 트랜지스터
US20230411243A1 (en) Transistor die with primary and ancillary transistor elements
JP2963189B2 (ja) マイクロ線路の配線構造及びその製法
JP2689957B2 (ja) 半導体装置
JPH0786308A (ja) 電界効果トランジスタ
TW202431565A (zh) 半導體裝置
JP2005026327A (ja) 半導体装置
JPH065636A (ja) マイクロ波半導体装置
JP2002110737A (ja) フリップチップ実装構造を持つ半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees