CN107046028A - 静电放电保护器件 - Google Patents

静电放电保护器件 Download PDF

Info

Publication number
CN107046028A
CN107046028A CN201610083826.8A CN201610083826A CN107046028A CN 107046028 A CN107046028 A CN 107046028A CN 201610083826 A CN201610083826 A CN 201610083826A CN 107046028 A CN107046028 A CN 107046028A
Authority
CN
China
Prior art keywords
region
grid
radiator
radiator structure
electrostatic discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610083826.8A
Other languages
English (en)
Inventor
冯军宏
甘正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610083826.8A priority Critical patent/CN107046028A/zh
Priority to US15/407,290 priority patent/US10535583B2/en
Priority to EP17153216.1A priority patent/EP3203516A1/en
Publication of CN107046028A publication Critical patent/CN107046028A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种静电放电保护结构，包括：基底，包括用于器件区，所述器件区表面具有栅极结构以及介质层；所述器件区包括中间区域和边缘区域；位于所述介质层表面的多个散热结构，中间区域的散热结构为第一散热结构，边缘区域的散热结构为第二散热结构，所述第一散热结构的面积大于所述第二散热结构的面积。本发明通过设置散热结构增强所述栅极结构的散热能力；而且第一散热结构的面积大于所述第二散热结构的面积，因此中间区域栅极结构的散热能力强于边缘区域栅极结构，改善了不同位置栅极结构存在温度差的问题，提高了不同位置栅极结构温度的均匀性，提高了不同位置晶体管的阈值电压的均匀性，提高了晶体管开启的均匀性。

Description

静电放电保护器件
技术领域
本发明涉及半导体制造领域，特别涉及一种静电放电保护器件。
背景技术
随着半导体芯片的运用越来越广泛，导致半导体芯片受到静电损伤的因素也越来越多。在现有的芯片设计中，常采用静电放电(ESD，ElectrostaticDischarge)保护电路以减少芯片损伤。现有的静电放电保护电路的设计和应用包括：栅接地N型场效应晶体管(Gate Grounded NMOS，简称GGNMOS)保护电路、浅沟槽隔离结构二极管(STI diode)保护电路、栅控二极管(Gateddiode)保护电路、横向扩散场效应晶体管(Laterally Diffused MOS，简称LDMOS)保护电路、双极结型晶体管(Bipolar Junction Transistor，简称BJT)保护电路等。
参考图1，示出了现有技术中一种栅接地N型场效应晶体管静电放电保护器件的剖视结构示意图。
所述静电放电保护器件包括：
衬底10；位于衬底10内的P型阱区11；位于P型阱区11表面的栅极结构12；位于栅极结构12两侧的P型阱区11内的N型的源极13和N型的漏极14。所述N型源极13、P型阱区11和N型漏极14构成一寄生NPN三极管；其中，所述源极13为寄生三极管的发射极，所述漏极14为寄生三极管的集电极，所述阱区11为寄生三极管的基区。所述源极13、阱区11和栅极结构12的栅极接地，静电电压输入漏极14。
由于静电电流通常很大，现有技术中通常将多个晶体管并联构成静电放电保护器件，以提高器件的静电放电能力。
但是这种静电放电保护器件的静电保护能力无法满足要求。
发明内容
本发明解决的问题是提供一种静电放电保护器件，提高静电放电保护器件的静电保护能力。
为解决上述问题，本发明提供一种静电放电保护结构，包括：
基底，包括用于形成静电放电保护结构的器件区，所述器件区的基底表面形成有栅极结构以及覆盖所述栅极结构的介质层；与基底表面平行的平面内在垂直栅极结构延伸方向上，所述器件区包括中间区域和边缘区域；
位于所述介质层表面的多个散热结构，多个所述散热结构位于所述栅极结构上方，位于中间区域栅极结构上方的散热结构为第一散热结构，位于边缘区域栅极结构上方的散热结构为第二散热结构，所述第一散热结构的面积大于所述第二散热结构的面积。
可选的，所述器件区还包括位于中间区域和边缘区域之间的过渡区域；位于过渡区域栅极结构上方的散热结构的面积沿从中间区域向边缘区域的方向逐渐减小。
可选的，所述第一散热结构的面积为设计规则下的最大面积。
可选的，所述散热结构的材料为金属。
可选的，所述散热结构与所述栅极结构顶部之间距离小于150纳米。
可选的，所述散热结构包括一个或多个散热层。
可选的，所述散热结构中散热层的数量在1个到3个范围内。
可选的，所述散热结构包括多个散热层，相邻散热层之间的距离小于300纳米。
可选的，所述散热结构包括多个散热层，所述散热结构还包括：连接相邻散热层的导热插塞。
可选的，所述导热插塞的材料为金属。
可选的，所述第一散热结构内导热插塞的数量大于所述第二散热结构内导热插塞的数量。
可选的，所述器件区还包括位于中间区域和边缘区域之间的过渡区域；位于过渡区域栅极结构上方的散热结构内导热插塞的数量沿从中间区域向边缘区域的方向逐渐减小。
可选的，所述第一散热结构内导热插塞的数量为设计规则下的最大值。
可选的，所述散热结构包括多个面积相等的子结构；位于中间区域栅极结构上方的子结构为第一子结构，以构成第一散热结构；位于边缘区域栅极结构上方的子结构为第二字结构，以构成第二散热结构；所述第一子结构的数量大于所述第二子结构的数量。
可选的，所述器件区还包括位于中间区域和边缘区域之间的过渡区域；位于过渡区域栅极结构上方的子结构的数量沿从中间区域向边缘区域的方向逐渐减小。
可选的，沿栅极结构延伸方向，多个所述子结构均匀分布于栅极结构上方。
可选的，所述器件区基底表面形成有多个栅极结构，多个所述栅极结构之间相互平行设置；位于所述栅极结构上方的多个散热结构相互平行。
可选的，所述静电放电保护结构为栅接地N型场效应晶体管，所述器件区的基底内还形成有：多个源区和漏区，所述源区和漏区分别位于所述栅极结构两侧，且相邻栅极结构共用同一源区或漏区；与所述源区和漏区相连的多个连接插塞，用于实现静电输入和输出，多个所述连接插塞沿散热结构延伸方向排列。
与现有技术相比，本发明的技术方案具有以下优点：
本发明通过在介质层表面设置多个散热结构，多个所述散热结构位于所述栅极结构的上方，因此通过散热结构的设置能够增强所述栅极结构的散热能力；而且位于中间区域栅极结构上方的散热结构为第一散热结构，位于边缘区域栅极结构上方的散热结构为第二散热结构，所述第一散热结构的面积大于所述第二散热结构的面积，因此位于中间区域的栅极结构的散热能力强于位于边缘区域的栅极结构，克服了不同位置栅极结构温度不同的问题，改善了不同位置栅极结构存在温度差的问题，提高了不同位置栅极结构温度的均匀性，提高了不同位置晶体管的阈值电压的均匀性，提高了晶体管开启的均匀性，从而改善了所形成静电放电保护器件的性能。
附图说明
图1是现有技术中一种栅接地N型场效应晶体管静电放电保护器件的剖视结构示意图；
图2是现有技术中一种静电放电保护器件的俯视结构示意图；
图3和图4是本发明静电放电保护器件一实施例的结构示意图；
图5是本发明静电放电保护器件另一实施例的俯视结构示意图。
具体实施方式
现有技术中的静电放电保护器件的静电保护能力无法满足要求。造成静电保护力差的原因之一是晶体管开启均匀性较差的问题。现结合现有技术中静电放电保护器件的结构分析其开启均匀性差问题的原因：
参考图2，示出了现有技术中一种静电放电保护器件的俯视结构示意图。
此处以栅接地N型场效应晶体管构成的静电放电保护器件为例进行说明。
根据背景技术可知，现有技术中为了提高所述静电放电器件的静电放电能力，通常将多个晶体管并联构成静电放电保护器件。由此，参考图2，所述静电放电保护器件有多个N型晶体管并联构成，包括：基底20，包括形成有器件的器件区域21，所述器件区21形成有多个相互平行的栅极结构22以及位于栅极结构22两侧的源区23s和漏区23d，且相邻栅极结构22共用同一源区23s或漏区23d。此外，静电放电保护器件中，多个所述N型晶体管的栅极结构通过连接层24实现接地，以形成栅接地N型场效应晶体管。
出于版图设计考虑，现有技术中，用于接地的连接层24往往位于器件区的外侧，使器件区21不同位置的N型晶体管所对应的寄生电阻不同，从而导致在所述静电放电保护器件工作时，不同位置栅极结构所产生的热量不同，不同位置栅极结构的温度不同，进而导致不同位置N型晶体管的阈值电压不同，因此不同位置N型晶体管不会同时开启，出现晶体管开启均匀性差的问题，影响所述静电放电保护器件的静电放电能力。
为解决所述技术问题，本发明提供一种静电放电保护器件，包括：
基底，包括用于形成静电放电保护结构的器件区，所述器件区的基底表面形成有栅极结构以及覆盖所述栅极结构的介质层；与基底表面平行的平面内在垂直栅极结构延伸方向上，所述器件区包括中间区域和边缘区域；位于所述介质层表面的多个散热结构，多个所述散热结构位于所述栅极结构上方，位于中间区域栅极结构上方的散热结构为第一散热结构，位于边缘区域栅极结构上方的散热结构为第二散热结构，所述第一散热结构的面积大于所述第二散热结构的面积。
本发明通过在介质层表面设置多个散热结构，多个所述散热结构位于所述栅极结构的上方，因此通过散热结构的设置能够增强所述栅极结构的散热能力；而且位于中间区域栅极结构上方的散热结构为第一散热结构，位于边缘区域栅极结构上方的散热结构为第二散热结构，所述第一散热结构的面积大于所述第二散热结构的面积，因此位于中间区域的栅极结构的散热能力强于位于边缘区域的栅极结构，克服了不同位置栅极结构温度不同的问题，改善了不同位置栅极结构存在温度差的问题，提高了不同位置栅极结构温度的均匀性，提高了不同位置晶体管的阈值电压的均匀性，提高了晶体管开启的均匀性，从而改善了所形成静电放电保护器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图3和图4，示出了本发明静电放电保护器件一实施例的结构示意图。需要说明的是，本实施例以栅接地N型场效应晶体管为例进行说明，不应依次限制本发明。
参考图3，示出了本发明静电放电保护器件一实施例的俯视结构示意图。结合参考图4，示出了图3中沿AA线的剖视图。
所述静电放电保护器件包括：
基底100，包括用于形成静电放电保护结构的器件区101，所述器件区101的基底100表面形成有栅极结构110以及覆盖所述栅极结构110的介质层120。
所述基底100用于提供半导体工艺的操作平台。所述基底100形成静电放电保护结构的区域为器件区101。所述基底100的材料选自单晶硅、多晶硅或者非晶硅；所述基底100也可以选自硅、锗、砷化镓或硅锗化合物；所述基底100还可以选自具有外延层或外延层上硅结构；所述基底100还可以是其他半导体材料，本发明对此不做任何限制。本实施例中，所述基底100材料为硅。
所述基底100包括用于形成静电放电保护结构的器件区101，所述器件区101的基底100表面形成有栅极结构110以及覆盖所述栅极结构110的介质层120。
所述器件区101用于形成静电放电保护器件。本实施例中，所述器件区101内形成的所述静电放电保护结构为栅接地N型场效应晶体管。因此，所述基底100内还形成有：
多个源区130S和漏区130D。由于所述静电放电保护结构为栅接地N型场效应晶体管，因此所述静电放电保护结构为栅接地N型场效应晶体管内的掺杂离子为N型离子。
栅极结构110用于构成场效应晶体管。因此，所述栅极结构110位于所述源区130S和漏区130D之间，所述栅极结构110用于控制所述源区130S和漏区130D之间的导通和截断。此外，所述栅极结构110还与地端相连，用于实现静电释放。
为提高所述静电放电保护器件的集成度，减小其体积，相邻栅极结构110共用同一源区130S或漏区130D，也就是说，所述源区130S和所述漏区130D交错分布于所述栅极结构110两侧。
需要说明的是，为了改善所形成静电放电保护器件的开启均匀性，本实施例中，与基底表面平行的平面内，垂直所述栅极结构110延伸的方向上，所述漏区130D宽度大于所述源区130S的宽度。
此外，为了提高所述静电放电保护器件的保护能力，所述器件区101基底100表面形成有多个栅极结构110，多个所述栅极结构110之间相互平行设置。
覆盖所述栅极结构110的介质层120用于实现不同器件层之间的电隔离。本实施例中，所述介质层120的材料为氧化硅。
与基底100表面平行的平面内，在垂直栅极结构110延伸方向上，所述器件区101包括中间区域101c和边缘区域101e。多个所述栅极结构110的一端在所述器件区110外与连接层170相连，多个栅极结构110能够同时通过所述连接层170向地端释放静电。但是所述连接层170沿垂直栅极结构110延伸方向延伸。因此不同位置的晶体管所对应的寄生电阻不同，从而导致在所述静电放电保护器件工作时，不同位置栅极结构110所产生的热量不同，不同位置栅极结构110的温度不同，也就是说，位于中心区域101c的栅极结构110所产生的热量大于位于边缘区域101e的栅极结构110所产生的热量，所以位于中心区域101c栅极结构110的温度高于位于边缘区域101e栅极结构110的温度。因此，不同位置栅极结构110温度的差异会引起阈值电压不同，从而影响所述静电放电保护器件工作时晶体管开启的均匀性问题。
继续参考图3，所述静电放电保护器件还包括：位于所述介质层120表面的多个散热结构150，多个所述散热结构150位于所述栅极结构110上方，位于中间区域101c栅极结构110上方的散热结构150为第一散热结构150c，位于边缘区域101e栅极结构110上方的散热结构150为第二散热结构150e，所述第一散热结构150c的面积大于所述第二散热结构150e的面积。
散热结构150的面积越大，热量越容易通过所述散热结构150实现散逸。由于第一散热结构150c的面积大于所述第二散热结构150e的面积，所以第一散热结构150c下方的栅极结构110的散热能力大于所述第二散热结构150e下方的栅极结构110，也就是说，位于中心区域101c栅极结构110的散热能力大于位于边缘区域101e栅极结构110的散热能力。所以所述散热结构150的设置能够使温度较高的栅极结构110具有更强的散热能力，因此能够克服不同位置栅极结构110出现温度差的问题，能够改善因温差而引起的阈值电压不同，改善所述静电放电保护器件工作时晶体管开启的均匀性。
本实施例中，所述器件区101还包括位于中间区域101c和边缘区域101e之间的过渡区域101t；位于过渡区域101t栅极结构110上方的散热结构150t的面积沿从中间区域100c向边缘区域100e方向逐渐减小。
为了提高所述第一散热结构150c的散热能力，改善所述静电放电保护器件的性能，本实施例中，所述第一散热结构150c的面积为设计规则下的最大面积。具体的，所述设计规则描述半导体工艺能力的规则，具体的是以掩膜板各层几何图形的线宽、间距以及重叠量等最小容许值的形式出现。所述第一散热结构150c的面积为设计规则下的最大面积，也就是说，所述第一散热结构150c的面积为半导体工艺能力允许的情况下的最大面积。
本实施例中，所述器件区101基底100表面形成有多个栅极结构110，多个所述栅极结构110之间相互平行设置。所述散热结构150的形状为长条形，因此位于所述栅极结构110上方的多个散热结构150相互平行，且与所述栅极结构110相互平行。
具体的，所述散热结构150的材料为金属。金属是热的良导体，采用金属材料形成所述散热结构150能够有效提高热量散逸的速率，提高所述散热结构的散热能力。
进一步，结合参考图4，所述散热结构150与所述栅极结构110之间的距离h如果太大，则不利于热量从栅极结构110传导至所述散热结构150实现散逸，不利于降低所述栅极结构110的温度，本实施例中，所述散热结构150与所述栅极结构110顶部之间距离小于150纳米。
所述散热结构150包括一个或多个散热层151。如果所述散热结构150中散热层151数量太少，散热结构150表面积太小，不利于提高散热能力；如果所述散热结构150中散热层151的数量太多，则会增大散热结构150的结构复杂性，增大加工难度。本实施例中，所述散热结构150中散热层151的数量在1个到3个范围内。
所述散热结构150包括有多个散热层151，相邻散热层151之间的距离d如果太小，则不利于热量散逸，提高散热能力；相邻散热层151之间的距离d如果太大，则会增大所述散热结构150的体积。本实施例中，相邻散热层151之间的距离小于300纳米。
此外，本实施例中，所述散热结构150包括有三个散热层151，所述散热结构150还包括：连接相邻散热层151之间的导热插塞152。而且所述导热插塞152的材料为金属，能够有效提高热量从靠近栅极结构的散热片151向远离栅极结构散热板151的传导速率，提高所述散热结构150的散热能力。
具体的，所述第一散热结构150c内导热插塞152的数量大于所述第二散热结构150e内导热插塞152的数量。因此热量在第一散热结构150c内的传导速率大于在第二散热结构150e内的传导速率，而且第一散热结构150c的面积大于所述第二散热结构150e的面积，所以第一散热结构150c下方的栅极结构110的散热能力大于所述第二散热结构150e下方的栅极结构110，也就是说，位于中心区域101c栅极结构110的散热能力大于位于边缘区域101e栅极结构110的散热能力，因此能够克服不同位置栅极结构110出现温度差的问题，能够改善因温差而引起的阈值电压不同，改善所述静电放电保护器件工作时晶体管开启的均匀性。
本实施例中，所述器件区101还包括位于中间区域101c和边缘区域101e之间的过渡区域101t；位于过渡区域101t栅极结构110上方的散热结构150内导热插塞152的数量沿从中间区域101c向边缘区域101e的方向逐渐减小。
为了提高所述第一散热结构150c的散热能力，改善所述静电放电保护器件的性能，本实施例中，所述第一散热结构150c内导热插塞的数量为设计规则下的最大值，如前所述，所述设计规则用于描述半导体工艺能力的限制，所述第一散热结构150c内导热插塞152的数量为设计规则下的最大值，也就是说，所述第一散热结构150c内导热插塞152的数量为半导体工艺能力允许情况下的最大数量。
继续参考图3，本实施例中，所述器件区101的基底100内还形成有多个连接插塞160，用于实现静电的输入和输出。
位于器件区101的基底100内的所述连接插塞160与所述源区130S和漏区130D实现电连接，用于实现静电输入和输出。本实施例中，所述静电放电保护器件包括有多个连接插塞160，所述多个连接插塞160沿散热结构150延伸方向排列。具体的，本实施例中，所述散热结构150为长条形，与所述栅极结构110平行设置，多个所述连接插塞160沿散热结构150延伸方向排列。
参考图5，示出了本发明静电放电保护器件另一实施例的俯视结构示意图。
本实施例与前述实施例的相同之处，本发明再次不再赘述。本实施例与前述实施例的不同之处在于，所述散热结构250包括多个面积相等的子结构251，位于中间区域201c栅极结构210上方的子结构251为第一子结构251c，以构成第一散热结构250c；位于边缘区域201e栅极结构210上方的子结构251为第二子结构251e，以构成第二散热结构250c。
由于所述第一散热结构250c的面积大于所述第二散热结构250e的面积，所述第一子结构251c的面积与所述第二子结构251e的面积相等，所以所述第一子结构251c的数量大于所述第二子结构251e的数量。
此外，本实施例中，器件区201还包括位于中间区域201c和边缘区域201e之间的过渡区域201t；位于过渡区域201t栅极结构210上方的子结构251的数量沿从中间区域201c向边缘区域201e的方向逐渐减小。
具体的，本实施例中，位于中间区域201c，6个第一子结构251c构成所述第一散热结构250c；位于边缘区域201e，4个第二子结构251e构成所述第二散热结构250e；位于过渡区域201t，构成散热结构250的子结构251的数量为5个。
为了提高所述栅极结构210温度的均匀性，沿栅极结构210延伸方向，多个所述子结构251均匀分布于栅极结构210上方，且多个所述子结构251沿栅极结构210延伸方向排列。
综上，本发明通过在介质层表面设置多个散热结构，多个所述散热结构位于所述栅极结构的上方，因此通过散热结构的设置能够增强所述栅极结构的散热能力；而且位于中间区域栅极结构上方的散热结构为第一散热结构，位于边缘区域栅极结构上方的散热结构为第二散热结构，所述第一散热结构的面积大于所述第二散热结构的面积，因此位于中间区域的栅极结构的散热能力强于位于边缘区域的栅极结构，克服了不同位置栅极结构温度不同的问题，改善了不同位置栅极结构存在温度差的问题，提高了不同位置栅极结构温度的均匀性，提高了不同位置晶体管的阈值电压的均匀性，提高了晶体管开启的均匀性，从而改善了所形成静电放电保护器件的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种静电放电保护器件，其特征在于，包括：
基底，包括用于形成静电放电保护结构的器件区，所述器件区的基底表面形成有栅极结构以及覆盖所述栅极结构的介质层；与基底表面平行的平面内在垂直栅极结构延伸方向上，所述器件区包括中间区域和边缘区域；
位于所述介质层表面的多个散热结构，多个所述散热结构位于所述栅极结构上方，位于中间区域栅极结构上方的散热结构为第一散热结构，位于边缘区域栅极结构上方的散热结构为第二散热结构，所述第一散热结构的面积大于所述第二散热结构的面积。
2.如权利要求1所述的静电放电保护器件，其特征在于，所述器件区还包括位于中间区域和边缘区域之间的过渡区域；
位于过渡区域栅极结构上方的散热结构的面积沿从中间区域向边缘区域的方向逐渐减小。
3.如权利要求1所述的静电放电保护器件，其特征在于，所述第一散热结构的面积为设计规则下的最大面积。
4.如权利要求1所述的静电放电保护器件，其特征在于，所述散热结构的材料为金属。
5.如权利要求1所述的静电放电保护器件，其特征在于，所述散热结构与所述栅极结构顶部之间距离小于150纳米。
6.如权利要求1所述的静电放电保护器件，其特征在于，所述散热结构包括一个或多个散热层。
7.如权利要求6所述的静电放电保护器件，其特征在于，所述散热结构中散热层的数量在1个到3个范围内。
8.如权利要求6所述的静电放电保护器件，其特征在于，所述散热结构包括多个散热层，相邻散热层之间的距离小于300纳米。
9.如权利要求6所述的静电放电保护器件，其特征在于，所述散热结构包括多个散热层，所述散热结构还包括：连接相邻散热层的导热插塞。
10.如权利要求9所述的静电放电保护器件，其特征在于，所述导热插塞的材料为金属。
11.如权利要求9所述的静电放电保护器件，其特征在于，所述第一散热结构内导热插塞的数量大于所述第二散热结构内导热插塞的数量。
12.如权利要求11所述的静电放电保护器件，其特征在于，所述器件区还包括位于中间区域和边缘区域之间的过渡区域；
位于过渡区域栅极结构上方的散热结构内导热插塞的数量沿从中间区域向边缘区域的方向逐渐减小。
13.如权利要求11所述的静电放电保护器件，其特征在于，所述第一散热结构内导热插塞的数量为设计规则下的最大值。
14.如权利要求1所述的静电放电保护器件，其特征在于，所述散热结构包括多个面积相等的子结构；位于中间区域栅极结构上方的子结构为第一子结构，以构成第一散热结构；位于边缘区域栅极结构上方的子结构为第二字结构，以构成第二散热结构；
所述第一子结构的数量大于所述第二子结构的数量。
15.如权利要求14所述的静电放电保护器件，其特征在于，所述器件区还包括位于中间区域和边缘区域之间的过渡区域；
位于过渡区域栅极结构上方的子结构的数量沿从中间区域向边缘区域的方向逐渐减小。
16.如权利要求14所述的静电放电保护器件，其特征在于，沿栅极结构延伸方向，多个所述子结构均匀分布于栅极结构上方。
17.如权利要求1所述的静电放电保护器件，其特征在于，所述器件区基底表面形成有多个栅极结构，多个所述栅极结构之间相互平行设置；
位于所述栅极结构上方的多个散热结构相互平行。
18.如权利要求1所述的静电放电保护器件，其特征在于，所述静电放电保护结构为栅接地N型场效应晶体管，
所述器件区的基底内还形成有：
多个源区和漏区，所述源区和漏区分别位于所述栅极结构两侧，且相邻栅极结构共用同一源区或漏区；
与所述源区和漏区相连的多个连接插塞，用于实现静电输入和输出，多个所述连接插塞沿散热结构延伸方向排列。
CN201610083826.8A 2016-02-05 2016-02-05 静电放电保护器件 Pending CN107046028A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610083826.8A CN107046028A (zh) 2016-02-05 2016-02-05 静电放电保护器件
US15/407,290 US10535583B2 (en) 2016-02-05 2017-01-17 Electrostatic discharge protection device and fabrication method thereof
EP17153216.1A EP3203516A1 (en) 2016-02-05 2017-01-26 Electrostatic discharge protection device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610083826.8A CN107046028A (zh) 2016-02-05 2016-02-05 静电放电保护器件

Publications (1)

Publication Number Publication Date
CN107046028A true CN107046028A (zh) 2017-08-15

Family

ID=57909493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610083826.8A Pending CN107046028A (zh) 2016-02-05 2016-02-05 静电放电保护器件

Country Status (3)

Country Link
US (1) US10535583B2 (zh)
EP (1) EP3203516A1 (zh)
CN (1) CN107046028A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427762A (zh) * 2017-08-22 2019-03-05 中芯国际集成电路制造(上海)有限公司 静电放电晶体管阵列装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212459A (zh) * 1997-09-12 1999-03-31 日本电气株式会社 热可靠性能改善的半导体装置
US6407445B1 (en) * 2000-10-06 2002-06-18 National Semiconductor Corporation MOSFET-based electrostatic discharge (ESD) protection structure with a floating heat sink

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455898B1 (en) * 1999-03-15 2002-09-24 Macronix International Co., Ltd. Electrostatic discharge input protection for reducing input resistance
US8203185B2 (en) 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
US20070022847A1 (en) * 2005-07-28 2007-02-01 Terence Chen Positioning device for positioning driving member in wrench
JP4519097B2 (ja) * 2006-03-29 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
DE102014105790B4 (de) 2014-04-24 2019-08-29 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102016115822A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212459A (zh) * 1997-09-12 1999-03-31 日本电气株式会社 热可靠性能改善的半导体装置
US6407445B1 (en) * 2000-10-06 2002-06-18 National Semiconductor Corporation MOSFET-based electrostatic discharge (ESD) protection structure with a floating heat sink

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427762A (zh) * 2017-08-22 2019-03-05 中芯国际集成电路制造(上海)有限公司 静电放电晶体管阵列装置
CN109427762B (zh) * 2017-08-22 2020-12-18 中芯国际集成电路制造(上海)有限公司 静电放电晶体管阵列装置

Also Published As

Publication number Publication date
EP3203516A1 (en) 2017-08-09
US20170229369A1 (en) 2017-08-10
US10535583B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
TWI601240B (zh) 用於高電壓（ｈｖ）靜電放電（ｅｓｄ）保護之ｒｃ堆疊ｍｏｓｆｅｔ電路
CN102157522B (zh) 半导体装置
KR101352685B1 (ko) Ｅｓｄ를 위한 수직 ｂｊｔ 및 ｓｃｒ
US10461150B2 (en) Semiconductor device
US9595516B2 (en) Semiconductor devices and arrangements including dummy gates for electrostatic discharge protection
US9653447B2 (en) Local interconnect layer enhanced ESD in a bipolar-CMOS-DMOS
TWI704670B (zh) 具有靜電放電防護功能的半導體元件
TWI784064B (zh) 閘極控制雙載子接面電晶體及其操作方法
US20090026492A1 (en) Lateral junction breakdown triggered silicon controlled rectifier based electrostatic discharge protection device
TWI536562B (zh) 高壓半導體元件及其製造方法
US8937334B2 (en) Triggerable bidirectional semiconductor device
TWI697092B (zh) 半導體靜電放電保護電路、半導體靜電放電保護元件及其佈局結構
US20080169513A1 (en) Emitter Ballasting by Contact Area Segmentation in ESD Bipolar Based Semiconductor Component
CN107046028A (zh) 静电放电保护器件
US10396066B2 (en) Electro-static discharge transistor array apparatus
US9449960B2 (en) Electrostatic discharge protection structure
TWI703702B (zh) 場效電晶體及半導體裝置
TWI566376B (zh) 半導體裝置及其製造方法
JP3830871B2 (ja) 静電放電保護素子
Chen et al. ESD nMOSFETs in Advanced Bulk FinFET Technology With Dual S/D Epitaxy
TWI763029B (zh) 垂直式雙極性電晶體裝置
TW201838135A (zh) 半導體結構
TWI585936B (zh) 靜電放電保護結構
US9899369B2 (en) Layout structure for electrostatic discharge protection
TWI655746B (zh) 二極體與二極體串電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170815

RJ01 Rejection of invention patent application after publication