CN102157522B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN102157522B CN102157522B CN2011100725430A CN201110072543A CN102157522B CN 102157522 B CN102157522 B CN 102157522B CN 2011100725430 A CN2011100725430 A CN 2011100725430A CN 201110072543 A CN201110072543 A CN 201110072543A CN 102157522 B CN102157522 B CN 102157522B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- contact
- metal
- semiconductor device
- semiconductor regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 239000002184 metal Substances 0.000 claims abstract description 182
- 229910052751 metal Inorganic materials 0.000 claims abstract description 182
- 229910021332 silicide Inorganic materials 0.000 claims description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 21
- 230000003068 static effect Effects 0.000 claims description 17
- 230000001012 protector Effects 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 74
- 239000010410 layer Substances 0.000 description 46
- 230000017525 heat dissipation Effects 0.000 description 18
- 239000000758 substrate Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000027950 fever generation Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体装置，能使在ESD保护元件上产生的热迅速且高效地向半导体装置外部散热。该半导体装置(1)包括：具有漏极区域(4)、源极区域(6)和栅电极(7)的MOSFET型ESD保护元件，和热扩散部。在漏极区域上形成的热扩散部包括与垫片电连接的金属层(13)以及连接漏极区域和金属层的接点(12)。金属层包括沿栅电极延伸的第一金属配线(21)和与其垂直交叉的第二金属配线(22)。接点与第一金属配线和第二金属配线的交叉部连接。在ESD保护元件的pn结合部产生、由接点传导的热在金属层中通过第一金属配线和第二金属配线同时向三个方向扩散，向垫片散热。
Description
本申请是申请日为2007年3月29日、申请号为200710089055.4、发明名称为“半导体装置”的发明专利申请的分案申请。
技术区域
本发明涉及一种半导体装置，具有保护内部电路不受到静电放电破坏的静电放电保护元件，特别涉及一种半导体装置，具有有微细化扩散层的静电保护元件、或难以向基板方向散热的静电保护元件，例如SOI(Silicon on Insulator，绝缘硅)基板上的静电保护元件。
背景技术
半导体装置的内部电路有时会被来自外部(人体、机械)的静电放电(ESD；Electro-Static Discharge)所破坏。例如，在MOS场效应晶体管(MOSFET；Metal-Oxide-Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)上，随着近年来半导体装置的微细化，栅极绝缘膜(氧化膜)形成得非常薄。因此，栅极绝缘膜变得容易被ESD电压破坏。所以，为了防止这种ESD对半导体装置的破坏，通常在垫片和内部电路(被保护电路)之间设置ESD保护元件。
作为ESD保护元件，公知的是，利用MOSFET的寄生双极晶体管的动作的元件(例如，参照专利文件1及专利文件2)。该ESD保护元件中，漏极区域连接被保护电路，源极区域(和栅电极)连接漏极区域或电流区域。例如，n型MOSFET的ESD保护元件中，ESD电流从垫片流入漏极区域时，变为逆偏压，发生雪崩击穿。并且，电流由漏极区域流向硅基板。该电流提高通道区域的电位。由此，基极区域的电压超过预定电压时，漏极区域变为集极、硅基板变为基极、源极区域作为发射极，构成寄生双极晶体管进行动作。由此漏极-源极之间流过ESD电流，ESD电流流向地区域。
ESD电流流过ESD保护元件内时，pn结合部如漏极区域-通道区域间会发热。专利文件1和专利文件2所述的ESD保护元件为了防止这种发热产生的破坏，在漏极区域形成散热区域(heat sink，散热器)。专利文件1所述的ESD保护元件中，散热区域设置成不作为ESD电流的电流路径。于是各散热区域在栅电极宽度方向上各自分离。并且，专利文件2所述的ESD保护元件中，在pn接合部附近形成不与散热器直接电连接的浮动散热区域(Floating heat sink)。
专利文件1：特开2005-311134号公报
专利文件2：美国专利第6407445号说明书
随着近年来半导体装置的微细化，ESD保护元件中的pn接合部和散热区域也被缩小化。因此，ESD保护元件形成了ESD电流产生的热容易集中在pn接合部的构造。而且，基板上形成的浅槽元件隔离(STI；Shallow Trench Isolation，浅槽隔离)区域限定为散热路径，这样也造成热容易停滞的状况。因此，近年来的ESD保护元件形成热难以向基板方向逃逸的构造。这种情况特别是在利用绝缘物将基板完全分离的SOI基板等构造中很显著。进而，半导体装置中采用铜配线的情况下，用CMP(Chemical Mechanical Polishing(化学机械研磨))进行的研磨工程中，形成微细配线，因而很难制作粗的配线。因此很难得到来自铜配线的较大散热效果。因此，近年的ESD保护元件形成了散热性差的构造。无法高效地散热而造成过热状态时，会使ESD保护元件特别是pn结合部受到热破坏。
因此，在专利文件1、2所述的ESD保护元件中，散热区域(散热器)在扩散区域(漏极区域)上形成。然而，专利文件1、2所述的散热区域处于不与垫片等电连接的浮动状态，这种散热区域的热容量小，散热能力低。因此，很有可能无法适当实现pn结合部的过热保护。要使散热区域的热容量变大，需要增大散热区域的面积、体积。这要求散热区域占有较大的空间，对于半导体装置而言并不优选。
并且，在ESD保护元件中，如果流入ESD电流的接点在靠近pn结合部的位置上形成，则ESD电流会局部流过接点附近的pn结合部，因此，这一部分发热，该发热会进一步使电流集中。因此，这种构造的ESD保护元件中，接点附近的pn结合部尤其容易受到热破坏。
图9至图11表示流入ESD电流的接点在靠近pn结合部的位置上形成的ESD保护元件的平面图和截面图。图9是ESD保护元件的概要平面图，图10是图9的C-C线概要截面图。图11是有别于图9的其他方式的ESD保护元件的概要平面图。在图9至图11所示的ESD保护元件中，ESD保护元件31例如是n型MOSFET的情况下，ESD电流通过金属层42和接点41流入漏极区域33，从源极区域35通过接点43和金属层44向地区域(未图示)流出。此时，漏极区域33和通道区域34之间、以及通道区域34和源极区域35之间的pn结合部39会产生热。基板32内的热扩散受到基板32上形成的STI区域38的妨碍。因此，pn结合部39附近产生的热通过接点41、43向上方传导。在此，说明图9和图11所示的现有方式中的热扩散路径。
图9所示的方式中，金属层42a、42b、42c沿着pn结合部39(栅电极36)延伸的方向(栅电极36宽度方向)被分开。例如，与金属层42b连接的接点41b附近的pn结合部39a中产生局部的发热时，热从接点41b向金属层42b传导。此时，接点41b传导来的热，没有通过垫片(未图示)的通孔(via)，只有在形成有接点(未图示)的图中右方向(箭头方向)上具有传导路径，不能向金属层42a、42c方向传导热。因此，热的传导路径被限定为一个方向，因此散热效率较差。
在图11所示的方式中，金属层42沿着pn结合部39(栅电极36)延伸存在，接点41a至41d也沿着pn结合部39排列。例如，在接点41b、41c之间的pn结合部39a产生局部发热的情况下，热从接点41b、41c两处向金属层42传导。此时，接点41b、41c传导来的热，可以看出分别有2个方向的传导路径。例如，接点41b传导来的热，可以看出在金属层42上有接点41a方向和接点41c方向的共计2个方向的传导路径。然而，因为热不会向温度较高处传导，因此接点41b传导来的热只能向接点41a方向传导，接点41c方向传导来的热只能向接点41d方向传导。因此，图11所示的方式中热的传导路径实际上限定为一个方向。
因此，近年来的半导体装置中ESD保护元件是难以散热的构造，因此在半导体装置中需要确保高效、具有可靠性的散热路径。
发明内容
根据本发明，提供一种半导体装置，包括具有形成第一pn结合部的第一半导体区域和第二半导体区域的静电放电保护元件，其特征在于，包括：在上述静电放电保护元件上方形成的第一金属层，和与上述第一半导体区域和上述第一金属层连接的多个第一接点，上述第一金属层和上述第一接点不会出现热浮动状态，上述第一金属层具有：将上述多个第一接点中至少1个第一接点传导来的热，从该金属层与上述至少1个第一接点的连接部，向上述第一pn结合部延伸的方向中至少一个方向、和与上述第一pn结合部延伸的方向交叉的方向中至少一个方向同时扩散的第一扩散路径，上述第一扩散路径构成向半导体装置外部传导热的传导路径的一部分。
本发明中，“不会出现热浮动状态”是指，可以通过金属(包括硅化物)将热向半导体装置外部传导的状态。例如，指可通过接点、金属层、通孔等将热直接向垫片传导。
在本发明中，可以进行以下展开方式。
优选的是，上述第一金属层具有：沿上述第一pn结合部延伸的方向延伸的至少1根第一金属配线；和与上述第一金属配线交叉的多根第二金属配线，上述第一接点与上述第一金属配线和上述第二金属配线交叉的交叉部连接。
优选的是，上述第一金属层与垫片电连接，上述第一金属层和上述第一接点是静电放电电流的传导路径。
优选的是，上述第一半导体区域在表面部分有硅化物层，上述第一接点与上述硅化物层连接。
优选的是，上述静电放电保护元件还具有上述第二半导体区域和形成第二pn结合部的第三半导体区域，上述第三半导体区域与地区域或电源区域电连接。
优选的是，还具有：上述静电放电保护元件上方形成的第二金属层；和与上述第三半导体区域和上述第二金属层连接的多个第二接点，上述第二金属层和上述第二接点不会出现热浮动状态，上述第二金属层具有：将上述多个第二接点中至少1个第二接点传导来的热，从该金属层与上述至少1个第二接点的连接部，向上述第二pn结合部延伸的方向中至少一个方向、和与上述第二pn结合部延伸的方向交叉的方向中至少一个方向同时扩散的第二扩散路径，上述第二扩散路径形成向半导体装置外部传导热的传导路径的一部分。
优选的是，上述第二金属层具有：沿上述第二pn结合部延伸的方向延伸的至少1根第三金属配线，和与上述第三金属配线交叉的多根第四金属配线，上述第二接点与上述第三金属配线和上述第四金属配线交叉的交叉部连接。
优选的是，上述第二金属层与地区域或电源区域电连接，上述第二金属层和上述第二接点是静电放电电流的传导路径。
优选的是，上述第三半导体区域在表面部分有硅化物层，上述第二接点与上述硅化物层连接。
优选的是，上述第一半导体区域是漏极区域，上述第二半导体区域是通道区域，上述第三半导体区域是源极区域，上述静电放电保护元件具有在上述第二半导体区域上还具有栅极绝缘膜和栅电极的金属氧化物膜半导体场效应晶体管构造。
发明的效果
在本发明的半导体装置中，扩散路径是ESD电流产生的热向pn结合部延伸的方向和与该方向交叉的、优选是垂直的方向扩散。由此，在ESD保护元件产生的热能够在短时间内向大范围扩散。此外，扩散路径与半导体装置的外部电连接。因此扩散的热不会停留在该处，而是能够向半导体装置外部迅速地散热。
所以，根据本发明，ESD电流产生的热无论其产生部位在何处均可高效散热，可以实现更有可靠性的散热路径。即，根据本发明可提高ESD保护元件的耐热性能。
附图说明
图1是本发明的第一实施方式的半导体装置的概要平面图。
图2是图1所示的A-A线概要截面图。
图3是图1所示金属层的放大图。
图4是本发明的第二实施方式的半导体装置的概要平面图。
图5是本发明的第三实施方式的半导体装置的概要平面图。
图6是图5所示的B-B线的概要截面图。
图7是实施例1中使用的半导体装置的金属层部分的概要平面图。
图8是实施例1的测定结果。
图9是用于说明本发明要解决的课题的半导体装置的概要平面图。
图10是图9所示的C-C线概要截面图。
图11是用于说明本发明要解决的课题的半导体装置的概要平面图。
具体实施方式
首先，对本发明的第一实施方式的半导体装置进行说明。图1表示本发明的第一实施方式的半导体装置的概要平面图。并且，图1的A-A线概要截面图如图2所示。本发明的半导体装置1具有：ESD保护元件2以及用来传导ESD电流和热的热扩散部11、16。ESD保护元件2具有pn结合部10a、10b，是用于保护内部电路(被保护电路)(未图示)不受ESD电流破坏的元件。
第一实施方式的半导体装置1的ESD保护元件2是MOSFET型的ESD保护元件。ESD保护元件2具有：在阱(well)3上形成的作为第一半导体区域的漏极区域4、作为第二半导体区域的通道区域5、作为第三半导体区域的源极区域6、以及在通道区域5上形成的栅电极7和栅极绝缘膜8(与侧壁一体图示)。漏极区域4、源极区域6和栅电极7的表面部分上优选形成硅化物层(未图示)。MOSFET型的ESD保护元件2(各半导体区域4、5、6，栅电极7，硅化物层等)，STI区域9，接点12、17，金属层13、15、18、20，通孔14、19等可使用公知方法制作。另外，在图中省略了层间绝缘膜的图示。
第一热扩散部11形成在漏极区域4上，具有第一接点12和第一金属层13。第一接点12与漏极区域4和第一金属层13连接。漏极区域4具有硅化物层的情况下，第一接点12优选和硅化物层连接。第一金属层13形成在ESD保护元件2(漏极区域4)的上方，具有至少1根第一金属配线21和多根第二金属配线22。第一金属配线21沿着在漏极区域4和通道区域5形成的第一pn结合部10a延伸的方向(栅电极7延伸方向)延伸，各第二金属配线22与第一金属配线21交叉(接合)地延伸。第二金属配线22的延伸方向优选为ESD电流从漏极区域4向通道区域5流动的方向，更优选的是，沿着与第一pn结合部10a延伸的方向垂直的方向。第一接点12沿着第一pn结合部10a(栅电极7)的延伸方向排列，与第一金属层13在第一金属配线21和第二金属配线22交叉的交叉部分连接。由此，第一金属配线21和第二金属配线22形成用于向半导体装置外部传导热的第一扩散路径的一部分。
第二热扩散部16形成在源极区域6上，具有第二接点17和第二金属层18。第二接点17与源极区域6及第二金属层18连接。源极区域6具有硅化物层的情况下，第二接点17优选和硅化物层连接。第二金属层18形成在ESD保护元件2(源极区域6)的上方，具有至少1根第三金属配线23和多根第四金属配线24。第三金属配线23沿着在源极区域6和通道区域5形成的第二pn结合部10b的延伸方向(栅电极7的延伸方向)延伸，各第四金属配线24与第三金属配线23交叉(接合)状延伸。第四金属配线24的延伸方向优选为ESD电流从通道区域5向源极区域6流动的方向，更优选的是沿着与第二pn结合部10b的延伸方向垂直的方向。第二接点17沿着第二pn结合部10b(栅电极7)的延伸方向排列，与第二金属层18在第三金属配线23和第四金属配线24交叉的交叉部分连接。由此，第三金属配线23和第四金属配线24形成用于向半导体装置外部传导热的第二扩散路径的一部分。
第一热扩散部11和第二热扩散部16不会出现热浮动状态。在第一热扩散部11中，优选通过通孔14和金属层15与垫片(未图示)连接。或者金属层15作为垫片也可以。更优选的是，该垫片是ESD电流的传导路径。由此，第一热扩散部11(第一接点12和第一金属层13)成为ESD电流的传导路径。垫片是电源垫片、输入垫片、或输出垫片均可。并且，在第二热扩散部16中，优选通过通孔19和金属层20与地区域或电源区域电连接。或者金属层20作为地区域或电源区域也可以。由此，第二热扩散部16(第二接点17和第二金属层18)成为ESD电流的传导路径。
ESD保护元件2是n型MOSFET和p型MOSFET中的任一种均可。n型MOSFET作为ESD保护元件使用时，源极区域6与地区域连接。而另一方面，p型MOSFET作为ESD保护元件使用时，源极区域6与电源区域连接。
接着对本发明的半导体装置的散热路径进行说明。ESD保护元件2是n型MOSFET的情况下，ESD电流通过金属层15、通孔14、第一金属层13、第一接点12、漏极区域4、通道区域5、源极区域6、第二接点17、第二金属层18、通孔19以及金属层20向地区域流出。此时，在漏极区域4和通道区域5形成的第一pn结合部10a处、以及在通道区域5和源极区域6形成的第二pn结合部10b处发热。特别是考虑到n型MOSFET在突发击穿(snapback)模式下放电的正施加的情况下，由于漏极区域4一侧形成逆偏压，电位差较大，因此在作为输入侧的第一pn结合部10a大量发热。根据图1和图2所示的构成，在第一pn结合部10a产生的热从漏极区域4向第一热扩散部11传导。图3表示第一金属层13的部分放大图。例如，如图3(a)所示那样，在第一接点12b附近的第一pn结合部10a处局部发热的情况下，热主要经由第一接点12向第一金属层13传导。由于第一接点12b与第一金属配线21和第二金属配线22的交叉部分连接，因此第一接点12b传导来的热可通过第一金属层13从交叉部分向3个方向(第一接点12a方向、通孔14b方向和第一接点12c方向)同时传导。通过第一金属配线21向第一接点12a方向传导的热通过第二金属配线22a向通孔14a方向传导，同样地，通过第一金属配线21向第一接点12c方向传导的热通过第二金属配线22c向通孔14c方向传导、以及通过第一金属配线21向与第一接点12b相反的方向传导。这样，向各通孔14传导的热进一步向上层的金属层15和垫片(未图示)传导。
另外，例如如图3(b)所示，第一接点12b、12c间的第一pn结合部10a处局部产生热的情况下，热通过第一接点12b、12c的双接点向第一金属层传导。此时，热不能向温度较高的方向传导。因此，第一接点12b传导来的热不能向第一接点12c方向传导，同样地第一接点12c传导来的热不能向第一接点12b方向传导。然而，在本实施方式中，第一接点12b传导来的热可以向第一接点12a以及通孔14b的两个方向传导，同样地，第一接点12c传导来的热可以向通孔14c以及第一接点12d的两个方向传导。
综上所述，根据第一实施方式的半导体装置，即使是作为ESD电流传导路径的接点附近局部产生的热，也可以通过pn结合部延伸的方向的双方向和与该延伸方向垂直的1个方向的共计3个方向的路径更迅速地扩散。而且，第一热扩散部11不会出现热浮动状态。即例如第一热扩散部11由于与垫片电连接，因此热不会滞留在第一热扩散部11，可以在短时间内直接向半导体装置外部散热。因此可以高效地将ESD保护元件2中产生的热散热。
而且，根据第一实施方式的半导体装置，无论热的局部产生部位在哪里，都可以确保pn结合部延伸方向和与该方向垂直方向的双方向扩散路径。由此，可以确保实现具有可靠性的散热路径。
以上所述，特别是对于第一pn结合部10a产生的热通过第一热扩散部11的散热路径进行了说明，第二pn结合部10b产生的热通过第二热扩散部16的散热路径与第一热扩散部11是同样的。
作为第一实施方式的半导体装置，表示了在第一半导体区域(漏极区域)4以及第三半导体区域(源极区域)6的两个区域上分别具有热扩散部11和16的方式。然而，热扩散部也可以仅仅在其中任意一个区域中形成。例如，在图2所示的截面图中，也可以仅在第一半导体区域4上形成热扩散部11，在第三半导体区域6上形成不具有本发明的结构的通常的接点和金属配线。热扩散部仅在一方的区域中形成的情况下，优选在发热量大的pn结合部一侧(例如n型MOSFET的ESD保护元件中第一pn结合部10a一侧)形成热扩散部。
另外，在第一实施方式中，图示了第一金属配线21和第三金属配线23相对于pn结合部10平行延伸的方式，然而如果第一金属配线21和第三金属配线23延伸的方向可以与沿着pn结合部10(各半导体区域4、6)排列的接点12、17连接，其延伸方向就不限定为平行。而且，图示了第一实施方式中第一金属配线21和第二金属配线22(以及第三金属配线23和第四金属配线24)垂直相交的方式。而第一金属配线21和第二金属配线22(或者第三金属配线23和第四金属配线24)的连接角度不限定为直角，可以根据情况选择适当的角度。
接着，对本发明的第二实施方式的半导体装置进行说明。图4表示本发明第二实施方式的半导体装置的部分概要图。图4是第一热扩散部11的第一金属层13以及第二热扩散部16的第二金属层18部分的平面图。在第一实施方式中，例如第一热扩散部11，在第一接点12b和第一金属层13连接的部分，第一金属配线21和第二金属配线22b呈丁字状交叉。另一方面，在第二实施方式中，第一金属配线21和第二金属配线22呈十字状交叉。即第二金属配线22向第三半导体区域6的方向延伸。并且，在第二金属配线22的两端部与连接上层金属层(未图示)的通孔14、25连接。因此，例如第一接点12b传导来的热可以在第一金属层13向4个方向(第一接点12a方向、通孔14b方向、第一接点12c方向以及通孔25b方向)传导。因此，根据第二实施方式，可以确保有pn结合部10延伸方向的2个方向以及与pn结合部10延伸的方向垂直的2个方向的共计4个方向的扩散路径，由此可以更高效地将热扩散。
在第二实施方式中，第三半导体区域6一侧的第二金属层18也可具有与第一金属层13同样的方式。此时，如图4所示，如果第一金属层13中从第一金属配线21向第二金属层18一侧突出的金属配线22部分(通孔25连接的部分)和第二金属层18中从第三金属配线23向第一金属层13一侧突出的金属配线24部分(通孔26连接的部分)交错嵌合而配置，可以不浪费空间地灵活运用。
在图4所示的方式中，表示了第一半导体区域4和第三半导体区域6这两个区域上具有热扩散部(金属层13、18)的方式。然而，在第二实施方式中也和第一实施方式同样地，仅在任意一方的半导体区域上形成热扩散部也可以。
接着，对本发明的第三实施方式的半导体装置进行说明。第三实施方式说明ESD保护元件具有被称为多指(multi-finger)的多个MOSFET构造的情况下MOSFET构造的排列方式。第三实施方式的半导体装置的2个手指的概要平面图如图5所示。图5的B-B线概要图如图6所示。并且，图5和图6中省略了栅极绝缘膜的图示。在图5和图6中表示了2个MOSFET构造的各个漏极区域4相对着排列的一对MOSFET构造。ESD保护元件2在2个漏极区域4之间具有扩散区域30和绝缘区域(STI区域)9。漏极区域4和扩散区域30间设置有STI区域9。在该STI区域9间，2个扩散区域30通过STI区域9形成。扩散区域30上形成硅化物层(未图示)。接点27与扩散区域30上的硅化物层连接，扩散区域30和第一热扩散部11的第一金属层13连接。因此，漏极区域4上形成的各个第一热扩散部11通过第一接点12、第一金属层13(第一金属配线22)以及接点27与漏极区域4和扩散区域30交联。并且，2个扩散区域30在2个接点29和第三金属层28交联。接点29与扩散区域30上的硅化物层连接，与扩散区域30和第三金属层28连接。第三金属层28通过通孔(未图示)与上层的垫片(未图示)连接。而且，第三金属层28与第二金属配线22交错着配置在第二金属配线22之间。另外，扩散区域30与漏极区域4为同样的导电型。例如，ESD保护元件2为n型MOSFET构造的情况，扩散区域30是n+不纯物区域。
此时，第一热扩散部11通过扩散区域30连接垫片。但由于在扩散区域30上形成了硅化物层，因此第一热扩散部11不会出现热浮动状态。即ESD保护元件2中产生的热可以通过第一热扩散部11、硅化物层等直接向垫片传导。
第一热扩散部11的第一金属层13的方式与第一实施方式中同样，第一金属配线21和第二金属配线22形成为丁字状(除第一金属配线21的端部)。第一接点12与第一金属配线21和第二金属配线22的交叉部连接。在第一实施方式中，在源极区域6上也形成了热扩散部，但在图5和图6所示的第三实施方式中，源极区域6上没有形成热扩散部。但当然也可以像第一实施方式那样，在源极区域6上也形成热扩散部。而且热扩散部也可以设置成第二实施方式中的方式。源极区域6上的金属层18与地区域或电源区域电连接。
接着，说明ESD电流的传导路径。例如，当ESD保护元件2是n型MOSFET构造的情况下，ESD电流流入与第三金属层28连接的垫片(未图示)时，ESD电流在第三金属层28上向2个接点29分散。之后，ESD电流通过扩散区域30、接点27、第一金属层13和第一接点12流入漏极区域4。此时，扩散区域30、漏极区域4和接点12、27、29作为用来抑制向各个手指集中电流的镇流电阻区域起作用。
因ESD电流在ESD保护元件2中产生的热通过第一接点12向第一金属层13传导。在此与第一实施方式同样地，热向各金属配线21、22扩散。之后，热通过接点27、扩散区域30(硅化物层)、接点29、第三金属层28等传导至垫片。
在第三实施方式中，ESD保护元件2具有多个如图5和图6所示的一对MOSFET构造的情况下，多个一对MOSFET构造可以排列成共有各MOSFET构造的源极区域6。例如，图5和图6所示方式中的右侧的源极区域6右侧，可排列成具有栅电极7、漏极区域4、扩散区域30等。另外，在图5和图6所示的方式中，虽然漏极区域4间的扩散区域30由STI区域9分离成两个区域，但也可以不形成STI区域9，只形成一个区域。
ESD保护元件2的多个MOSFET构造的排列方式和扩散区域等方式，除上述说明的方式以外还可以应用各种方式。例如，可以应用特开2005-183661号公报中记载的多个MOSFET构造的排列、扩散区域、接点、金属层等的方式。因此，作为本发明的半导体装置可能适用的方式，援用特开2005-183661号公报记载的方式。
实施例1
实施了确认本发明的半导体装置中热扩散部的散热效果的试验。作为试验装置，使用了具有n型MOSFET构造的ESD保护元件的半导体装置A、B(以下称“试验装置”)。试验装置A、B的金属层部分的放大概要平面图如图7所示。图7(a)所示的试验装置A表示本发明的半导体装置，图7(b)表示的试验装置B是作为比较例的半导体装置。图7(a)所示的热扩散部与本发明的第一实施方式的半导体装置有同样的方式。另外，在源极区域6上没有形成热扩散部。图7(b)所示的热扩散部是图9所示的方式，与图7(a)所示的试验装置A相比是只有第二金属配线22的方式，即具有在第一金属配线21上没有连接第二金属配线22的方式。试验装置A与试验装置B中除了以上区别外其他方式是同样的。试验装置A和B的ESD保护元件具有20个手指构成的多指(multi-finger)构造。试验装置A和B的多指构造与图5、图6所示的方式是同样的，各个手指具有图5和图6所示的镇流电阻区域。试验装置A和B是按照90nm世代规范制作的半导体装置。试验装置A和B的ESD保护元件的主要的尺寸为：图5和图6中栅极长度L1为60nm，漏极区域4的栅极长度方向的长度L2为300nm，半导体区域的接点12、17、27、29的径(矩形一边的长度)D1为90nm，漏极区域4上的接点12间的距离(栅极宽度方向)W1为600nm，且STI区域9的深度D2为300nm。
说明本实施例的试验方法。用TLP(Transmission Line Pulse，传输线脉冲)法向试验装置A、B分别施加脉冲，测定出各试验装置的破坏电流值。用TLP法评价的ESD保护元件的破坏电流与ESD试验(HBM(Human Body Model，人体放电模式)法等的国际标准试验)结果之间是相关的，TLP法是广泛使用于ESD保护元件的评价的方法。各试验装置的破坏电流值在10ns、20ns、50ns、100ns和200ns的5种脉冲宽度进行了测定。图8表示各脉冲宽度下试验装置A、B的测定结果。图8是表示脉冲宽度与破坏电流值的关系的图表。并且，图8也表示了试验装置A的破坏电流值的改善率的变化。改善率可以根据数学式1计算。
改善率[％]＝(试验装置A的破坏电流值[A]-试验装置B的破坏电流值[A])/试验装置B的破坏电流值[A]×100……(1)
如图8所示，无论在哪种脉冲宽度下，本发明的试验装置A都得到比试验装置B更高的破坏电流值。可认为这一结果表明通过本发明(即热扩散部)，ESD保护元件的热破坏耐久性、即散热能力是有所提高的。
而且，根据图8的测定结果，随着脉冲宽度缩短，试验装置A的改善率上升。由此可以得出：脉冲宽度越短，对金属层(热扩散部)连接的上层金属配线方向的影响大于对基板方向的影响。即可知本发明在ESD电流的脉冲宽度短的CDM(Charge Device Model(器件充电模式))中是有效的。
产业上的利用可能性
上述实施方式中，虽然利用具有MOSFET型ESD保护元件的半导体装置说明了本发明，但本发明不限定于MOSFET型的ESD保护元件，具有二极管型ESD保护元件、可控硅型ESD保护元件、双极晶体管型ESD保护元件等的半导体装置上也可适用。即，本发明适用于具备有pn结合部的ESD保护元件的半导体装置。并且，热扩散部(接点及金属层)的方式也不限定于上述实施方式，当然可以在本发明的范围内进行各种变形和改良。
Claims (9)
1.一种半导体装置，包括具有形成第一pn结合部的第一半导体区域和第二半导体区域的静电放电保护元件，上述第一半导体区域和第二半导体区域位于浅槽隔离区域之间，其特征在于，包括：
在上述静电放电保护元件上方形成的第一金属层，上述第一金属层在上述浅槽隔离区域所包围的区域之外的位置与垫片电连接，和
在上述浅槽隔离区域之间的位置与上述第一半导体区域和上述第一金属层连接的多个第一接点，
上述第一金属层具有：沿向上述第一pn结合部延伸的第一方向延伸的至少1根第一金属配线；和与上述第一金属配线交叉的多根第二金属配线，
上述第一接点与上述第一金属配线和上述第二金属配线交叉的交叉部连接。
2.根据权利要求1所述的半导体装置，其特征在于：
上述第一金属层和上述第一接点是静电放电电流的传导路径。
3.根据权利要求1所述的半导体装置，其特征在于：
上述第一半导体区域在表面部分有硅化物层，
上述第一接点与上述硅化物层连接。
4.根据权利要求1所述的半导体装置，其特征在于：
上述静电放电保护元件还具有与上述第二半导体区域形成第二pn结合部的第三半导体区域，
上述第三半导体区域与接地区域或电源区域电连接。
5.根据权利要求4所述的半导体装置，其特征在于，还具有：
上述静电放电保护元件上方形成的第二金属层；和
在上述浅槽隔离区域之间的位置与上述第三半导体区域和上述第二金属层连接的多个第二接点，
上述第二金属层和上述第二接点不会出现热浮动状态，
上述第二金属层具有：将上述多个第二接点中至少1个第二接点传导来的热，从该金属层与上述至少1个第二接点的连接部，向上述第二pn结合部延伸的第二方向、和与上述第二方向交叉的第三方向同时扩散的扩散路径，
上述扩散路径形成向半导体装置外部传导热的传导路径的一部分。
6.根据权利要求5所述的半导体装置，其特征在于：
上述第二金属层具有：沿上述第二方向延伸的至少1根第三金属配线，和与上述第三金属配线交叉的多根第四金属配线，
上述第二接点与上述第三金属配线和上述第四金属配线交叉的交叉部连接。
7.根据权利要求5所述的半导体装置，其特征在于：
上述第二金属层与接地区域或电源区域电连接，
上述第二金属层和上述第二接点是静电放电电流的传导路径。
8.根据权利要求5所述的半导体装置，其特征在于：
上述第三半导体区域在表面部分有硅化物层，
上述第二接点与上述硅化物层连接。
9.根据权利要求4至8中任一项所述的半导体装置，其特征在于：
上述第一半导体区域是漏极区域，
上述第二半导体区域是通道区域，
上述第三半导体区域是源极区域，
上述静电放电保护元件具有金属氧化物膜半导体场效应晶体管构造，该构造在上述第二半导体区域上还具有栅极绝缘膜和栅电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006091555A JP4519097B2 (ja) | 2006-03-29 | 2006-03-29 | 半導体装置 |
| JP2006-091555 | 2006-03-29 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100890554A Division CN101047177B (zh) | 2006-03-29 | 2007-03-29 | 半导体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102157522A CN102157522A (zh) | 2011-08-17 |
| CN102157522B true CN102157522B (zh) | 2013-03-27 |
Family
ID=38557550
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100725430A Expired - Fee Related CN102157522B (zh) | 2006-03-29 | 2007-03-29 | 半导体装置 |
| CN2007100890554A Expired - Fee Related CN101047177B (zh) | 2006-03-29 | 2007-03-29 | 半导体装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100890554A Expired - Fee Related CN101047177B (zh) | 2006-03-29 | 2007-03-29 | 半导体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7843008B2 (zh) |
| JP (1) | JP4519097B2 (zh) |
| CN (2) | CN102157522B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2904473B1 (fr) * | 2006-07-27 | 2009-01-16 | St Microelectronics Sa | Dispositif de protection d'un circuit integre contre les decharges electrostatiques |
| US8084821B2 (en) * | 2008-01-30 | 2011-12-27 | Infineon Technologies Ag | Integrated circuit including a power MOS transistor |
| JP5595751B2 (ja) * | 2009-03-11 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | Ｅｓｄ保護素子 |
| US9082695B2 (en) | 2011-06-06 | 2015-07-14 | Avalanche Technology, Inc. | Vialess memory structure and method of manufacturing same |
| KR101668885B1 (ko) * | 2011-07-01 | 2016-10-25 | 매그나칩 반도체 유한회사 | Ｅｓｄ 보호 소자 |
| JP5864216B2 (ja) * | 2011-11-04 | 2016-02-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2013153018A (ja) * | 2012-01-24 | 2013-08-08 | Seiko Instruments Inc | 半導体装置 |
| JP6093556B2 (ja) * | 2012-11-13 | 2017-03-08 | 富士通株式会社 | 半導体装置および半導体集積回路装置、電子装置 |
| CN107046028A (zh) * | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | 静电放电保护器件 |
| CN107564961B (zh) * | 2016-06-30 | 2020-05-12 | 无锡华润上华科技有限公司 | 具有静电保护结构的金属氧化物半导体场效应管 |
| CN106783842B (zh) * | 2017-01-04 | 2019-05-17 | 京东方科技集团股份有限公司 | 一种静电保护电路、阵列基板、显示面板及显示装置 |
| US10741476B2 (en) * | 2017-04-19 | 2020-08-11 | Infineon Technologies Ag | Passive electrical component with thermal via |
| JP2020098865A (ja) * | 2018-12-18 | 2020-06-25 | 株式会社村田製作所 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1630078A (zh) * | 2003-12-19 | 2005-06-22 | 恩益禧电子股份有限公司 | 半导体器件 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3417646B2 (ja) * | 1994-03-31 | 2003-06-16 | 川崎マイクロエレクトロニクス株式会社 | 基準電圧発生回路のレイアウト構造 |
| JP3179004B2 (ja) | 1995-10-17 | 2001-06-25 | 富士通株式会社 | 論理回路検証システムおよび方法 |
| JPH10270640A (ja) | 1997-03-26 | 1998-10-09 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US6470445B1 (en) * | 1999-09-07 | 2002-10-22 | Hewlett-Packard Company | Preventing write-after-write data hazards by canceling earlier write when no intervening instruction uses value to be written by the earlier write |
| US6407445B1 (en) | 2000-10-06 | 2002-06-18 | National Semiconductor Corporation | MOSFET-based electrostatic discharge (ESD) protection structure with a floating heat sink |
| JP2004273834A (ja) * | 2003-03-10 | 2004-09-30 | Nec Corp | 半導体集積回路 |
| JP2005019452A (ja) | 2003-06-23 | 2005-01-20 | Toshiba Corp | 半導体装置 |
| CN1603378A (zh) | 2003-09-29 | 2005-04-06 | 赵远 | 一种强防水建筑胶 |
| JP2005294691A (ja) * | 2004-04-02 | 2005-10-20 | Canon Inc | 半導体集積回路における静電気保護装置 |
| JP2005311134A (ja) | 2004-04-22 | 2005-11-04 | Nec Electronics Corp | 静電気放電保護素子 |
| US7064353B2 (en) * | 2004-05-26 | 2006-06-20 | Philips Lumileds Lighting Company, Llc | LED chip with integrated fast switching diode for ESD protection |
-
2006
- 2006-03-29 JP JP2006091555A patent/JP4519097B2/ja active Active
-
2007
- 2007-03-28 US US11/727,741 patent/US7843008B2/en active Active
- 2007-03-29 CN CN2011100725430A patent/CN102157522B/zh not_active Expired - Fee Related
- 2007-03-29 CN CN2007100890554A patent/CN101047177B/zh not_active Expired - Fee Related
-
2010
- 2010-11-09 US US12/942,343 patent/US8310010B2/en not_active Expired - Fee Related
-
2012
- 2012-11-09 US US13/673,295 patent/US8643112B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1630078A (zh) * | 2003-12-19 | 2005-06-22 | 恩益禧电子股份有限公司 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130062697A1 (en) | 2013-03-14 |
| US7843008B2 (en) | 2010-11-30 |
| US8310010B2 (en) | 2012-11-13 |
| CN102157522A (zh) | 2011-08-17 |
| CN101047177A (zh) | 2007-10-03 |
| US8643112B2 (en) | 2014-02-04 |
| JP2007266450A (ja) | 2007-10-11 |
| CN101047177B (zh) | 2011-05-18 |
| US20070228476A1 (en) | 2007-10-04 |
| US20110049632A1 (en) | 2011-03-03 |
| JP4519097B2 (ja) | 2010-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102157522B (zh) | 半导体装置 | |
| TWI536535B (zh) | 靜電放電防護裝置及靜電放電防護方法 | |
| US7615417B2 (en) | Triggered silicon controlled rectifier for RF ESD protection | |
| CN103219363B (zh) | Esd保护电路 | |
| EP1943676A2 (en) | Electrostatic discharge protection device | |
| US9673189B2 (en) | ESD unit | |
| WO2012121255A1 (ja) | 半導体装置 | |
| TWI236131B (en) | Input/output cell with robust electrostatic discharge protection | |
| TWI640076B (zh) | 半導體結構及其形成方法 | |
| US7196377B2 (en) | MOS type semiconductor device having electrostatic discharge protection arrangement | |
| JP6471557B2 (ja) | 半導体装置および半導体装置の試験方法 | |
| TWI697092B (zh) | 半導體靜電放電保護電路、半導體靜電放電保護元件及其佈局結構 | |
| TWI703702B (zh) | 場效電晶體及半導體裝置 | |
| JP4504664B2 (ja) | 静電気放電保護素子及び静電気放電保護回路 | |
| KR100927808B1 (ko) | 폴리실리콘 유계 스냅백 장치 | |
| TWI538160B (zh) | 靜電放電保護裝置及其應用 | |
| JP4694123B2 (ja) | 静電気放電保護素子 | |
| CN108933120B (zh) | 半导体结构及其操作方法 | |
| JP3830871B2 (ja) | 静電放電保護素子 | |
| Okushima et al. | Layout technique to alleviate soft failure for short pitch multi finger ESD protection devices | |
| US9899369B2 (en) | Layout structure for electrostatic discharge protection | |
| KR20210074159A (ko) | 정전기 방전 보호 소자 및 이를 포함하는 반도체 장치 | |
| JP4401120B2 (ja) | 静電気放電保護素子 | |
| TW202044533A (zh) | 靜電放電保護裝置及其形成方法 | |
| JP2004327854A (ja) | 静電気放電保護素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa Patentee before: Renesas Electronics Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130327 Termination date: 20190329 |