CN106783842B - 一种静电保护电路、阵列基板、显示面板及显示装置 - Google Patents

一种静电保护电路、阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN106783842B
CN106783842B CN201710005647.7A CN201710005647A CN106783842B CN 106783842 B CN106783842 B CN 106783842B CN 201710005647 A CN201710005647 A CN 201710005647A CN 106783842 B CN106783842 B CN 106783842B
Authority
CN
China
Prior art keywords
grounding wire
ground line
insulating layer
layer
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710005647.7A
Other languages
English (en)
Other versions
CN106783842A (zh
Inventor
任艳伟
徐敬义
张琨鹏
刘宇
刘敏
田瑞英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710005647.7A priority Critical patent/CN106783842B/zh
Publication of CN106783842A publication Critical patent/CN106783842A/zh
Priority to PCT/CN2017/095766 priority patent/WO2018126669A1/zh
Priority to US15/751,209 priority patent/US10825807B2/en
Application granted granted Critical
Publication of CN106783842B publication Critical patent/CN106783842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种静电保护电路、阵列基板、显示面板及显示装置，通过在静电保护电路中设置第一接地线和第二接地线两条接地线，两条接地线分别与印刷电路板形成回路可以将静电导出，且两条接地线通过第一过孔电性连接，这样，静电保护电路导出静电的路径包括三条：通过第一接地线将静电导出、通过第二接地线将静电导出、通过第一过孔使静电在第一接地线与第二接地线之间穿梭导出，通过增加静电导出的路径，可以提高静电保护电路的静电导出能力；并且，两条接地线分别与位于阵列基板的显示区域内的薄膜晶体管中的源漏极和栅极同层设置，因此，不会增加阵列基板的制作工艺。

Description

一种静电保护电路、阵列基板、显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种静电保护电路、阵列基板、显示面板及显示装置。
背景技术
在显示面板的制作过程中，很多工序中都可能会产生静电。如果静电导入阵列基板，则会导致显示面板在静电测试时出现显示异常的问题，并且，对于栅极驱动电路集成于阵列基板(Gate On Array，GOA)的结构而言，静电还会对GOA电路造成损坏；如果静电导入彩膜基板，则会导致显示面板出现发红的问题；因此，为了避免静电对显示面板造成损坏，一般会在显示面板中设置静电保护电路。
现有的静电保护电路，如图1所示，在阵列基板100的外围区域(如图1所示的阴影区域)内设置有接地线101，接地线101通过接地引脚102与绑定在阵列基板100的外围区域内的印刷电路板103形成回路，该回路可以将静电导出，实现静电保护。实际上，大部分静电可以通过如图1所示的路径①导走，然而，仍有部分静电会通过如图1所示的路径②导入显示面板的内部，可见，现有的静电保护电路导出静电的路径较少，静电导出的效果欠佳。
因此，如何提高静电保护电路的静电导出能力，是本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此，本发明实施例提供了一种静电保护电路、阵列基板、显示面板及显示装置，用以提高静电保护电路的静电导出能力。
因此，本发明实施例提供了一种静电保护电路，位于阵列基板的外围区域内，包括：与位于所述阵列基板的显示区域内的薄膜晶体管中的源极和漏极同层设置的第一接地线和与所述薄膜晶体管中的栅极同层设置的第二接地线；其中，
所述第一接地线与绑定在所述外围区域内的印刷电路板形成第一回路，所述第一回路包围所述显示区域；所述第二接地线与所述印刷电路板形成第二回路，所述第二回路包围所述显示区域；
所述第一接地线通过至少一个第一过孔与所述第二接地线电性连接。
在一种可能的实现方式中，在本发明实施例提供的上述静电保护电路中，还包括：与所述薄膜晶体管中的有源层同层设置的第三接地线；
所述第三接地线与所述印刷电路板形成第三回路，所述第三回路包围所述显示区域；
所述第三接地线通过至少一个第二过孔与所述第一接地线电性连接，所述第三接地线与所述第二接地线相互绝缘。
在一种可能的实现方式中，在本发明实施例提供的上述静电保护电路中，所述第三接地线、所述第二接地线和所述第一接地线依次层叠设置于所述阵列基板上；所述第二接地线具有贯穿所述第二接地线所在膜层且孔径大于所述第二过孔的孔径的第三过孔；
还包括：位于所述第一接地线所在膜层与所述第二接地线所在膜层之间的第一绝缘层和位于所述第二接地线所在膜层与所述第三接地线所在膜层之间的第二绝缘层；
所述第一过孔贯穿所述第一绝缘层；所述第二过孔贯穿所述第一绝缘层、所述第二接地线中的所述第三过孔和所述第二绝缘层。
在一种可能的实现方式中，在本发明实施例提供的上述静电保护电路中，所述第三接地线的材料为多晶硅；
还包括：位于所述第三接地线背离所述第二接地线一侧的第四接地线和位于所述第三接地线所在膜层与所述第四接地线所在膜层之间的第三绝缘层；其中，
所述第四接地线与位于所述显示区域内、所述有源层背离所述栅极的一侧用于遮挡所述有源层的遮光层同层设置；
所述第四接地线与所述印刷电路板形成第四回路，所述第四回路包围所述显示区域；
所述第四接地线通过贯穿所述第三绝缘层和所述第二绝缘层的至少一个第四过孔与所述第二接地线电性连接，所述第四接地线分别与所述第一接地线和所述第三接地线相互绝缘。
在一种可能的实现方式中，在本发明实施例提供的上述静电保护电路中，所述第一接地线、所述第三接地线和所述第二接地线依次层叠设置于所述阵列基板上；
还包括：位于所述第二接地线所在膜层与所述第三接地线所在膜层之间的第四绝缘层和位于所述第三接地线所在膜层与所述第一接地线所在膜层之间的第五绝缘层；
所述第一过孔贯穿所述第四绝缘层和所述第五绝缘层；所述第二过孔贯穿所述第五绝缘层。
在一种可能的实现方式中，在本发明实施例提供的上述静电保护电路中，所述第二接地线、所述第三接地线和所述第一接地线依次层叠设置于所述阵列基板上；
还包括：位于所述第一接地线所在膜层与所述第三接地线所在膜层之间的第六绝缘层和位于所述第三接地线所在膜层与所述第二接地线所在膜层之间的第七绝缘层；
所述第一过孔贯穿所述第六绝缘层和所述第七绝缘层；所述第二过孔贯穿所述第六绝缘层。
在一种可能的实现方式中，在本发明实施例提供的上述静电保护电路中，各所述第一过孔和各所述第二过孔沿所述第一接地线和所述第二接地线的延伸方向排列；
相邻两个所述第二过孔之间设置有至少两个所述第一过孔。
本发明实施例还提供了一种阵列基板，包括：本发明实施例提供的上述静电保护电路。
本发明实施例还提供了一种显示面板，其特征在于，包括：本发明实施例提供的上述阵列基板。
本发明实施例还提供了一种显示装置，其特征在于，包括：本发明实施例提供的上述显示面板。
本发明实施例提供的上述静电保护电路、阵列基板、显示面板及显示装置，通过在静电保护电路中设置第一接地线和第二接地线两条接地线，两条接地线分别与印刷电路板形成回路可以将静电导出，且两条接地线通过第一过孔电性连接，这样，静电保护电路导出静电的路径包括三条：通过第一接地线将静电导出、通过第二接地线将静电导出、通过第一过孔使静电在第一接地线与第二接地线之间穿梭导出，通过增加静电导出的路径，可以提高静电保护电路的静电导出能力；并且，两条接地线分别与位于阵列基板的显示区域内的薄膜晶体管中的源漏极和栅极同层设置，因此，不会增加阵列基板的制作工艺。
附图说明
图1为现有的静电保护电路的结构示意图；
图2a为本发明实施例提供的静电保护电路的结构示意图之一；
图2b为图2a沿AA方向的剖视图；
图3a为本发明实施例提供的静电保护电路的结构示意图之二；
图3b为图3a沿B1B1方向的剖视图；
图3c为图3a沿B2B2方向的剖视图；
图3d为图3a沿B3B3方向的剖视图；
图4a为本发明实施例提供的静电保护电路的结构示意图之三；
图4b为图4a沿C1C1方向的剖视图；
图4c为图4a沿C2C2方向的剖视图；
图5a为本发明实施例提供的静电保护电路的结构示意图之四；
图5b为图5a沿D1D1方向的剖视图；
图5c为图5a沿D2D2方向的剖视图；
图5d为图5a沿D3D3方向的剖视图；
图5e为图5a沿D4D4方向的剖视图；
图6a为本发明实施例提供的静电保护电路的结构示意图之五；
图6b为图6a沿E1E1方向的剖视图；
图6c为图6a沿E2E2方向的剖视图；
图6d为图6a沿E3E3方向的剖视图；
图6e为图6a沿E4E4方向的剖视图。
具体实施方式
下面结合附图，对本发明实施例提供的静电保护电路、阵列基板、显示面板及显示装置的具体实施方式进行详细地说明。
附图中各膜层的形状和厚度不反映其真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种静电保护电路，如图2a和图2b所示，图2b为图2a沿AA方向的剖视图，位于阵列基板的外围区域a内，包括：与位于阵列基板的显示区域b(即被外围区域a包围的区域)内的薄膜晶体管中的源极和漏极同层设置的第一接地线1和与薄膜晶体管中的栅极同层设置的第二接地线2；图2a和图2b以第一接地线1位于第二接地线2的上方即薄膜晶体管中源极和漏极位于栅极的上方为例，其中，
第一接地线1与绑定在外围区域a内的印刷电路板3形成第一回路，第一回路包围显示区域b；第二接地线2与印刷电路板3形成第二回路，第二回路包围显示区域b；
第一接地线1通过至少一个第一过孔4与第二接地线2电性连接。
本发明实施例提供的上述静电保护电路，通过设置第一接地线和第二接地线两条接地线，两条接地线分别与印刷电路板形成回路可以将静电导出，且两条接地线通过第一过孔电性连接，这样，如图2b所示，静电保护电路导出静电的路径包括三条：通过第一接地线1将静电导出(如图2b所示的路径①)、通过第二接地线2将静电导出(如图2b所示的路径②)、通过第一过孔4使静电在第一接地线1与第二接地线2之间穿梭导出(如图2b所示的路径③)，通过增加静电导出的路径，可以提高静电保护电路的静电导出能力；并且，两条接地线分别与位于阵列基板的显示区域内的薄膜晶体管中的源极(漏极)和栅极同层设置，因此，无需额外增加掩膜次数，只需在用于形成源极和漏极的掩膜板中与外围区域对应的区域增加形成第一接地线的图形所需的图案，在用于形成栅极的掩膜板中与外围区域对应的区域增加形成第二接地线的图形所需的图案即可，不会增加阵列基板的制作工艺。
在具体实施时，在本发明实施例提供的上述静电保护电路中，如图2a所示，第一接地线1可以通过接地引脚5与印刷电路板3形成第一回路，第二接地线2可以通过接地引脚5与印刷电路板3形成第二回路。
较佳地，在本发明实施例提供的上述静电保护电路中，还可以包括：与薄膜晶体管中的有源层同层设置的第三接地线；由于第三接地线与第一接地线和第二接地线的层级关系取决于薄膜晶体管中有源层与源极(漏极)和栅极的层级关系，即取决于薄膜晶体管是顶栅型结构还是底栅型结构，因此，下面结合薄膜晶体管的具体结构再对第三接地线与第一接地线和第二接地线的层级关系进行详细介绍；同样地，第三接地线与印刷电路板形成第三回路，第三回路包围显示区域，第三接地线通过至少一个第二过孔与第一接地线电性连接，第三接地线与第二接地线相互绝缘；由于增加设置的第三接地线与薄膜晶体管中的有源层同层设置，因此，不会额外增加掩膜次数，只需在用于形成有源层的掩膜板中与外围区域对应的区域增加形成第三接地线的图形所需的图案即可，不会增加阵列基板的制作工艺；并且，由于栅极在通电后可以作为开关使有源层具有导电能力，因此，与栅极同层设置的第二接地线在通电后同样可以作为开关使与有源层同层设置的第三接地线具有导电能力，第三接地线与印刷电路板形成第三回路可以将静电导出，且第三接地线通过第二过孔与第一接地线电性连接，这样，静电保护电路导出静电的路径可以再增加两条：通过第三接地线将静电导出、通过第二过孔使静电在第三接地线与第一接地线之间穿梭导出，从而可以进一步地增加静电导出的路径，进而可以进一步地提高静电保护电路的静电导出能力。
在具体实施时，本发明实施例提供的上述静电保护电路可以应用于具有顶栅型结构的薄膜晶体管的阵列基板；或者，本发明实施例提供的上述静电保护电路也可以应用于具有底栅型结构的薄膜晶体管的阵列基板，在此不做限定。
下面通过三个具体的实例对本发明实施例提供的上述静电保护电路的具体结构进行详细说明。
实例一：本发明实施例提供的上述静电保护电路应用于具有顶栅型结构的薄膜晶体管的阵列基板，薄膜晶体管中的有源层、栅极、源极(漏极)依次层叠设置于阵列基板上。
在具体实施时，在本发明实施例提供的上述静电保护电路中，如图3a-图3c所示，图3b为图3a沿B1B1方向的剖视图，图3c为图3a沿B2B2方向的剖视图，第三接地线6、第二接地线2和第一接地线1依次层叠设置于阵列基板上；如图3b所示，第二接地线2具有贯穿第二接地线2所在膜层且孔径大于第二过孔7的孔径的第三过孔8；本发明实施例提供的上述静电保护电路，如图3b和图3c所示，还可以包括：位于第一接地线1所在膜层与第二接地线2所在膜层之间的第一绝缘层9和位于第二接地线2所在膜层与第三接地线6所在膜层之间的第二绝缘层10；如图3c所示，第一过孔4贯穿第一绝缘层9；如图3b所示，第二过孔7贯穿第一绝缘层9、第二接地线2中的第三过孔8和第二绝缘层10；由于第一接地线1与薄膜晶体管中的源极和漏极同层设置，第二接地线2与薄膜晶体管中的栅极同层设置，第三接地线6与薄膜晶体管中的有源层同层设置，第二过孔7可以与薄膜晶体管中用于将有源层和源极(漏极)电性连接的过孔同时形成，第一过孔4可以在形成第二过孔7的同时形成，因此，本发明实施例提供的上述静电保护电路，不会增加阵列基板的制作工艺；并且，如图3d所示，图3d为图3a沿B3B3方向的剖视图，静电保护电路导出静电的路径包括五条：通过第一接地线1将静电导出(如图3d所示的路径①)、通过第二接地线2将静电导出(如图3d所示的路径②)、通过第一过孔4使静电在第一接地线1与第二接地线2之间穿梭导出(如图3d所示的路径③)、通过第三接地线6将静电导出(如图3d所示的路径④)、通过第二过孔7使静电在第三接地线6与第一接地线1之间穿梭导出(如图3d所示的路径⑤)，与现有的静电保护电路相比，静电导出的路径增加，静电导出的能力增强。
需要说明的是，在本发明实施例提供的上述静电保护电路中，如图3d所示，第二过孔7贯穿第一绝缘层9、第二接地线2中的第三过孔8和第二绝缘层10至第三接地线6的上表面，即第一接地线1通过第二过孔7与第三接地线6的上表面电性连接；当然，第二过孔还可以贯穿第一绝缘层、第二接地线中的第三过孔、第二绝缘层和第三接地线，即第一接地线通过第二过孔与第三接地线的侧面电性连接，在此不做限定。
在具体实施时，本发明实施例提供的上述静电保护电路可以应用于具有氧化物有源层的薄膜晶体管的阵列基板；或者，本发明实施例提供的上述静电保护电路可以应用于具有多晶硅有源层的薄膜晶体管的阵列基板，在此不做限定。
较佳地，本发明实施例提供的上述静电保护电路尤其适用于具有多晶硅有源层的薄膜晶体管的阵列基板，即第三接地线的材料为多晶硅；本发明实施例提供的上述静电保护电路，如图4a和图4b所示，图4b为图4a沿C1C1方向的剖视图，还可以包括：位于第三接地线6背离第二接地线2一侧的第四接地线11和位于第三接地线6所在膜层与第四接地线11所在膜层之间的第三绝缘层12；其中，第四接地线11与位于显示区域b内、有源层背离栅极的一侧用于遮挡有源层的遮光层同层设置，该遮光层可以防止背光模组发出的光照射多晶硅有源层而影响薄膜晶体管的性能；第四接地线11与印刷电路板3形成第四回路，第四回路包围显示区域b；如图4b所示，第四接地线11通过贯穿第三绝缘层12和第二绝缘层10的至少一个第四过孔13与第二接地线2电性连接，第四接地线11分别与第一接地线1和第三接地线6相互绝缘；由于增加设置的第四接地线11与遮光层同层设置，因此，不会额外增加掩膜次数，只需在用于形成遮光层的掩膜板中与外围区域a对应的区域增加形成第四接地线11的图形所需的图案即可，不会增加阵列基板的制作工艺；该遮光层一般不会采用与黑矩阵相同的材料，而采用耐高温的金属材料，第四接地线11与印刷电路板3形成第四回路可以将静电导出，且第四接地线11通过第四过孔13与第二接地线2电性连接，这样，如图4c所示，图4c为图4a沿C2C2方向的剖视图，静电保护电路导出静电的路径可以再增加两条：通过第四接地线11将静电导出(如图4c所示的路径⑥)、通过第四过孔13使静电在第四接地线11与第二接地线2之间穿梭导出(如图4c所示的路径⑦)，从而可以进一步地增加静电导出的路径，进而可以进一步地提高静电保护电路的静电导出能力。
较佳地，在本发明实施例提供的上述静电保护电路中，如图3a和图4a所示，各第一过孔4和各第二过孔7沿第一接地线1和第二接地线2的延伸方向排列，并且，相邻两个第二过孔7之间设置有至少两个第一过孔4；这样，可以进一步地增加静电导出的路径，从而可以进一步地提高静电保护电路的静电导出的能力。实际上，静电保护电路中设置的第一过孔和第二过孔的数量越多，静电导出的路径越多，但实际制作的工艺难度会加大，因此，可以根据实际需要设置适量的第一过孔和第二过孔。
实例二：本发明实施例提供的上述静电保护电路应用于具有顶栅型结构的薄膜晶体管的阵列基板，薄膜晶体管中的源极(漏极)、有源层、栅极依次层叠设置于阵列基板上。
在具体实施时，本发明实施例提供的上述静电保护电路，如图5a-图5c所示，图5b为图5a沿D1D1方向的剖视图，图5c为图5a沿D2D2方向的剖视图，第一接地线1、第三接地线6和第二接地线2依次层叠设置于阵列基板上；本发明实施例提供的上述静电保护电路，如图5b和图5c所示，还可以包括：位于第二接地线2所在膜层与第三接地线6所在膜层之间的第四绝缘层14和位于第三接地线6所在膜层与第一接地线1所在膜层之间的第五绝缘层15；如图5b所示，第一过孔4贯穿第四绝缘层14和第五绝缘层15；如图5c所示，第二过孔7贯穿第五绝缘层15；如图5d和图5e所示，图5d为图5a沿D3D3方向的剖视图，图5e为图5a沿D4D4方向的剖视图，静电保护电路导出静电的路径包括五条：通过第一接地线1将静电导出(如图5d和图5e所示的路径①)、通过第二接地线2将静电导出(如图5d和图5e所示的路径②)、通过第一过孔4使静电在第一接地线1与第二接地线2之间穿梭导出(如图5d所示的路径③)、通过第三接地线6将静电导出(如图5e所示的路径④)、通过第二过孔7使静电在第三接地线6与第一接地线1之间穿梭导出(如图5e所示的路径⑤)，与现有的静电保护电路相比，静电导出的路径增加，静电导出的能力增强。
较佳地，在本发明实施例提供的上述静电保护电路中，如图5a所示，各第一过孔4和各第二过孔7沿第一接地线1和第二接地线2的延伸方向排列，并且，相邻两个第二过孔7之间设置有至少两个第一过孔4；这样，可以进一步地增加静电导出的路径，从而可以进一步地提高静电保护电路的静电导出的能力。实际上，静电保护电路中设置的第一过孔和第二过孔的数量越多，静电导出的路径越多，但实际制作的工艺难度会加大，因此，可以根据实际需要设置适量的第一过孔和第二过孔。
实例三：本发明实施例提供的上述静电保护电路应用于具有底栅结构的薄膜晶体管的阵列基板，薄膜晶体管中的栅极、有源层、源极(漏极)依次层叠设置于阵列基板上。
在具体实施时，在本发明实施例提供的上述静电保护电路中，如图6a-图6c所示，图6b为图6a沿E1E1方向的剖视图，图6c为图6a沿E2E2方向的剖视图，第二接地线2、第三接地线6和第一接地线1依次层叠设置于阵列基板上；如图6b和图6c所示，还可以包括：位于第一接地线1所在膜层与第三接地线6所在膜层之间的第六绝缘层16和位于第三接地线6所在膜层与第二接地线2所在膜层之间的第七绝缘层17；如图6b所示，第一过孔4贯穿第六绝缘层16和第七绝缘层17；如图6c所示，第二过孔7贯穿第六绝缘层16；由于第一接地线1与薄膜晶体管中的源极和漏极同层设置，第二接地线2与薄膜晶体管中的栅极同层设置，第三接地线6与薄膜晶体管中的有源层同层设置，第二过孔7可以与薄膜晶体管中用于将有源层和源极(漏极)电性连接的过孔同时形成，第一过孔4可以在形成第二过孔7的同时形成，因此，本发明实施例提供的上述静电保护电路，不会增加阵列基板的制作工艺；并且，如图6d和图6e所示，图6d为图6a沿E3E3方向的剖视图，图6e为图6a沿E4E4方向的剖视图，静电保护电路导出静电的路径包括五条：通过第一接地线1将静电导出(如图6d和图6e所示的路径①)、通过第二接地线2将静电导出(如图6d和图6e所示的路径②)、通过第一过孔4使静电在第一接地线1与第二接地线2之间穿梭导出(如图6d所示的路径③)、通过第三接地线6将静电导出(如图6e所示的路径④)、通过第二过孔7使静电在第三接地线6与第一接地线1之间穿梭导出(如图6e所示的路径⑤)，与现有的静电保护电路相比，静电导出的路径增加，静电导出的能力增强。
较佳地，在本发明实施例提供的上述静电保护电路中，如图6a所示，各第一过孔4和各第二过孔7沿第一接地线1和第二接地线2的延伸方向排列，并且，相邻两个第二过孔7之间设置有至少两个第一过孔4；这样，可以进一步地增加静电导出的路径，从而可以进一步地提高静电保护电路的静电导出的能力。实际上，静电保护电路中设置的第一过孔和第二过孔的数量越多，静电导出的路径越多，但实际制作的工艺难度会加大，因此，可以根据实际需要设置适量的第一过孔和第二过孔。
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述静电保护电路。该阵列基板的实施可以参见上述静电保护电路的实施例，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。该显示面板的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。
本发明实施例提供的一种静电保护电路、阵列基板、显示面板及显示装置，通过在静电保护电路中设置第一接地线和第二接地线两条接地线，两条接地线分别与印刷电路板形成回路可以将静电导出，且两条接地线通过第一过孔电性连接，这样，静电保护电路导出静电的路径包括三条：通过第一接地线将静电导出、通过第二接地线将静电导出、通过第一过孔使静电在第一接地线与第二接地线之间穿梭导出，通过增加静电导出的路径，可以提高静电保护电路的静电导出能力；并且，两条接地线分别与位于阵列基板的显示区域内的薄膜晶体管中的源漏极和栅极同层设置，因此，不会增加阵列基板的制作工艺。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种静电保护电路，其特征在于，位于阵列基板的外围区域内，包括：与位于所述阵列基板的显示区域内的薄膜晶体管中的源极和漏极同层设置的第一接地线和与所述薄膜晶体管中的栅极同层设置的第二接地线，以及与所述薄膜晶体管中的有源层同层设置的第三接地线；其中，
所述第一接地线与绑定在所述外围区域内的印刷电路板形成第一回路，所述第一回路包围所述显示区域；所述第二接地线与所述印刷电路板形成第二回路，所述第二回路包围所述显示区域；
所述第一接地线通过至少一个第一过孔与所述第二接地线电性连接；
所述第三接地线与所述印刷电路板形成第三回路，所述第三回路包围所述显示区域；所述第三接地线通过至少一个第二过孔与所述第一接地线电性连接。
2.如权利要求1所述的静电保护电路，其特征在于，所述第三接地线、所述第二接地线和所述第一接地线依次层叠设置于所述阵列基板上；所述第二接地线具有贯穿所述第二接地线所在膜层且孔径大于所述第二过孔的孔径的第三过孔；
还包括：位于所述第一接地线所在膜层与所述第二接地线所在膜层之间的第一绝缘层和位于所述第二接地线所在膜层与所述第三接地线所在膜层之间的第二绝缘层；
所述第一过孔贯穿所述第一绝缘层；所述第二过孔贯穿所述第一绝缘层、所述第二接地线中的所述第三过孔和所述第二绝缘层。
3.如权利要求2所述的静电保护电路，其特征在于，所述第三接地线的材料为多晶硅；
还包括：位于所述第三接地线背离所述第二接地线一侧的第四接地线和位于所述第三接地线所在膜层与所述第四接地线所在膜层之间的第三绝缘层；其中，
所述第四接地线与位于所述显示区域内、所述有源层背离所述栅极的一侧用于遮挡所述有源层的遮光层同层设置；
所述第四接地线与所述印刷电路板形成第四回路，所述第四回路包围所述显示区域；
所述第四接地线通过贯穿所述第三绝缘层和所述第二绝缘层的至少一个第四过孔与所述第二接地线电性连接，所述第四接地线分别与所述第一接地线和所述第三接地线相互绝缘。
4.如权利要求1所述的静电保护电路，其特征在于，所述第一接地线、所述第三接地线和所述第二接地线依次层叠设置于所述阵列基板上；
还包括：位于所述第二接地线所在膜层与所述第三接地线所在膜层之间的第四绝缘层和位于所述第三接地线所在膜层与所述第一接地线所在膜层之间的第五绝缘层；
所述第一过孔贯穿所述第四绝缘层和所述第五绝缘层；所述第二过孔贯穿所述第五绝缘层。
5.如权利要求1所述的静电保护电路，其特征在于，所述第二接地线、所述第三接地线和所述第一接地线依次层叠设置于所述阵列基板上；
还包括：位于所述第一接地线所在膜层与所述第三接地线所在膜层之间的第六绝缘层和位于所述第三接地线所在膜层与所述第二接地线所在膜层之间的第七绝缘层；
所述第一过孔贯穿所述第六绝缘层和所述第七绝缘层；所述第二过孔贯穿所述第六绝缘层。
6.如权利要求1-5任一项所述的静电保护电路，其特征在于，各所述第一过孔和各所述第二过孔沿所述第一接地线和所述第二接地线的延伸方向排列；
相邻两个所述第二过孔之间设置有至少两个所述第一过孔。
7.一种阵列基板，其特征在于，包括：如权利要求1-6任一项所述的静电保护电路。
8.一种显示面板，其特征在于，包括：如权利要求7所述的阵列基板。
9.一种显示装置，其特征在于，包括：如权利要求8所述的显示面板。
CN201710005647.7A 2017-01-04 2017-01-04 一种静电保护电路、阵列基板、显示面板及显示装置 Active CN106783842B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710005647.7A CN106783842B (zh) 2017-01-04 2017-01-04 一种静电保护电路、阵列基板、显示面板及显示装置
PCT/CN2017/095766 WO2018126669A1 (zh) 2017-01-04 2017-08-03 静电保护电路、阵列基板、显示面板及显示装置
US15/751,209 US10825807B2 (en) 2017-01-04 2017-08-03 Electrostatic protection circuit, array substrate, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710005647.7A CN106783842B (zh) 2017-01-04 2017-01-04 一种静电保护电路、阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN106783842A CN106783842A (zh) 2017-05-31
CN106783842B true CN106783842B (zh) 2019-05-17

Family

ID=58949468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710005647.7A Active CN106783842B (zh) 2017-01-04 2017-01-04 一种静电保护电路、阵列基板、显示面板及显示装置

Country Status (3)

Country Link
US (1) US10825807B2 (zh)
CN (1) CN106783842B (zh)
WO (1) WO2018126669A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783842B (zh) * 2017-01-04 2019-05-17 京东方科技集团股份有限公司 一种静电保护电路、阵列基板、显示面板及显示装置
CN107219699B (zh) * 2017-06-22 2020-08-04 武汉华星光电技术有限公司 一种阵列基板
CN206833100U (zh) * 2017-06-27 2018-01-02 京东方科技集团股份有限公司 显示面板及显示装置
CN107844010A (zh) * 2017-11-21 2018-03-27 武汉华星光电半导体显示技术有限公司 阵列基板以及显示装置
CN108873461B (zh) * 2018-07-19 2021-04-27 Oppo（重庆）智能科技有限公司 液晶显示面板、液晶显示装置及制备液晶显示面板的方法
CN109215558B (zh) * 2018-10-23 2022-04-01 惠科股份有限公司 显示装置
CN109449168B (zh) * 2018-11-14 2021-05-18 合肥京东方光电科技有限公司 导线结构及其制造方法、阵列基板和显示装置
US11047903B2 (en) * 2018-11-29 2021-06-29 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and method for testing for occurrence of crack in display panel
CN110197843B (zh) * 2019-05-31 2021-10-26 武汉天马微电子有限公司 显示面板和显示装置
CN110416271A (zh) * 2019-07-31 2019-11-05 云谷（固安）科技有限公司 Oled显示面板及其制作方法、显示装置
CN113970984A (zh) * 2019-11-15 2022-01-25 京东方科技集团股份有限公司 触控基板及其制作方法、触控显示基板以及触控显示装置
CN112670270B (zh) * 2020-12-22 2024-01-26 武汉天马微电子有限公司 一种显示面板及显示装置
CN112713139B (zh) * 2020-12-28 2024-04-02 武汉天马微电子有限公司 柔性显示面板及柔性显示装置
CN117652027A (zh) * 2022-06-29 2024-03-05 京东方科技集团股份有限公司 显示基板及显示装置
CN115472656B (zh) * 2022-09-06 2024-06-25 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345245A (zh) * 2007-07-12 2009-01-14 统宝光电股份有限公司 具有静电放电防护效应的面板与电子装置
CN104423112A (zh) * 2013-08-30 2015-03-18 乐金显示有限公司 液晶显示装置及其制造方法
CN105911787A (zh) * 2016-07-05 2016-08-31 厦门天马微电子有限公司 一种阵列基板以及显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3236583B2 (ja) * 1999-06-24 2001-12-10 ローム株式会社 半導体集積回路装置
JP4519097B2 (ja) 2006-03-29 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
DE102006022360B4 (de) 2006-05-12 2009-07-09 Infineon Technologies Ag Abschirmvorrichtung
TWI339285B (en) * 2007-01-29 2011-03-21 Chimei Innolux Corp Liquid crystal display device
CN100578796C (zh) * 2007-07-19 2010-01-06 中华映管股份有限公司 有源元件阵列基板
US7851314B2 (en) 2008-04-30 2010-12-14 Alpha And Omega Semiconductor Incorporated Short channel lateral MOSFET and method
TWI376544B (en) * 2008-06-16 2012-11-11 Wintek Corp Liquid crystal display panel
WO2012121255A1 (ja) 2011-03-09 2012-09-13 ルネサスエレクトロニクス株式会社 半導体装置
TW201422072A (zh) * 2012-11-22 2014-06-01 Wintek Corp 周邊線路結構
FR3009432B1 (fr) 2013-08-05 2016-12-23 Commissariat Energie Atomique Circuit integre sur soi muni d'un dispositif de protection contre les decharges electrostatiques
CN104460070B (zh) * 2014-12-31 2018-09-07 合肥鑫晟光电科技有限公司 显示面板及其制作方法、显示装置
CN106783842B (zh) * 2017-01-04 2019-05-17 京东方科技集团股份有限公司 一种静电保护电路、阵列基板、显示面板及显示装置
CN109036140A (zh) * 2018-08-29 2018-12-18 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345245A (zh) * 2007-07-12 2009-01-14 统宝光电股份有限公司 具有静电放电防护效应的面板与电子装置
CN104423112A (zh) * 2013-08-30 2015-03-18 乐金显示有限公司 液晶显示装置及其制造方法
CN105911787A (zh) * 2016-07-05 2016-08-31 厦门天马微电子有限公司 一种阵列基板以及显示面板

Also Published As

Publication number Publication date
US20200203336A1 (en) 2020-06-25
US10825807B2 (en) 2020-11-03
WO2018126669A1 (zh) 2018-07-12
CN106783842A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106783842B (zh) 一种静电保护电路、阵列基板、显示面板及显示装置
US11658167B2 (en) Display panel and display device
US10409121B2 (en) Array substrate and display device including the same
CN106796949B (zh) 柔性显示装置
US10707288B2 (en) TFT array substrate and OLED display panel
CN109991788B (zh) 显示面板及显示装置
CN106200162B (zh) 一种阵列基板、显示面板及显示装置
CN113196159B (zh) 显示基板和显示装置
CN108873515B (zh) 显示面板和显示装置
CN107065287B (zh) 一种显示面板和显示装置
US20210366899A1 (en) Electrostatic discharge protection circuit, array substrate and display device
CN108549180A (zh) 一种显示面板及显示装置
US20220376003A1 (en) Display panel and display apparatus
US9799744B2 (en) TFT array substrate, method of manufacturing the same and display device
CN101320736A (zh) 有机发光显示器件及其母板
CN112687190B (zh) 显示面板、显示装置及显示面板的制备方法
CN112183398B (zh) 显示基板及其制作方法、显示装置
CN114026489B (zh) 显示基板和显示装置
KR102081598B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
US9626014B2 (en) Touch display panel and manufacturing method thereof
US11398471B2 (en) Display motherboard, method of fabricating the same
CN103681514A (zh) 阵列基板及其制作方法、显示装置
CN108257974B (zh) 阵列基板、显示装置以及制备阵列基板的方法
CN109709731B (zh) 一种阵列基板及显示装置
US20190146293A1 (en) Array substrate and manufacturing method thereof, and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant